CN113125876A - 一种电子装置 - Google Patents
一种电子装置 Download PDFInfo
- Publication number
- CN113125876A CN113125876A CN202011618976.7A CN202011618976A CN113125876A CN 113125876 A CN113125876 A CN 113125876A CN 202011618976 A CN202011618976 A CN 202011618976A CN 113125876 A CN113125876 A CN 113125876A
- Authority
- CN
- China
- Prior art keywords
- test
- electronic device
- signal
- reference data
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000012360 testing method Methods 0.000 claims abstract description 156
- 230000002093 peripheral effect Effects 0.000 claims abstract description 24
- 230000004044 response Effects 0.000 claims description 17
- 238000000034 method Methods 0.000 claims description 8
- 238000010586 diagram Methods 0.000 description 4
- 101000713290 Homo sapiens Proton-coupled amino acid transporter 3 Proteins 0.000 description 2
- 102100036918 Proton-coupled amino acid transporter 3 Human genes 0.000 description 2
- 230000004913 activation Effects 0.000 description 2
- 101100189378 Caenorhabditis elegans pat-3 gene Proteins 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000033764 rhythmic process Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种电子装置,包括多个外围元件、闪存及测试模式电路。闪存提供多个测试参考数据。测试模式电路反应于测试进入信号将基于测试参考数据的多个测试数据分别提供至外围元件,以进行外围元件的测试。本发明实施例的电子装置中,将通过闪存提供的数据作为测试模式电路进行测试所参考的测试参考数据,而不需从电子装置输入测试相关数据,因此在进入测试模式时可省略输入接脚而把大部分的或全部的接脚用于输出数据或测试结果。藉此,可以提高电子装置进行测试的能力,且可以缩短测试的时间及成本。
Description
技术领域
本发明是涉及一种电子装置,特别涉及一种进入测试模式的电子装置。
背景技术
在过去,电子装置的测试模式是由输入输出接口,例如通用型的输入输出(GPIO),输入特定的数据且判断所输入的数据是否为进入密钥(Entry Key)来判断是否进入测试模式。然而,为了避免客户使用输入输出接口时误入测试模式进而影响芯片的行为,进入密钥会被设计成复杂度高、位数多且不容易随机进入的形式。但是,这样的操作模式同时提升了测试人员进入测试模式的困难度。此外,操作人员进入测试模式后必须将重置接脚的电压状态维持在重置状态下,才能使处理器,例如中央处理单元(CPU),不参与运作,进而能够在测试模式下进行测试。因此,如何使测试模式可以更简易的进入且不会被使用者误入则成为设计电子装置的一个重点。
发明内容
本发明提供一种电子装置,可以提高电子装置进行测试的能力,且可以缩短测试的时间及成本。
本发明的电子装置,包括多个外围元件、闪存及测试模式电路。闪存提供多个测试参考数据。测试模式电路反应于测试进入信号将基于测试参考数据的多个测试数据分别提供至外围元件,以进行外围元件的测试。
基于上述,本发明实施例的电子装置中,将通过闪存提供的数据作为测试模式电路进行测试所参考的测试参考数据,而不需从电子装置输入测试相关数据,因此在进入测试模式时可省略输入接脚而把大部分的或全部的接脚用于输出数据或测试结果。藉此,可以提高电子装置进行测试的能力,且可以缩短测试的时间及成本。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1为依据本发明一实施例的电子装置的系统示意图;
图2为依据本发明另一实施例的电子装置的系统示意图。
附图标号说明
100、200:电子装置
110:电源电路
120:闪存
130:处理器
140、220:测试模式电路
150、160:外围元件
210:栓锁电路
230:多任务器
Clk_I:内部频率信号
D_PAT3:第三部分数据
D_Test1、D_Test2:测试数据
Data:数据
DPc、DP1、DP2、DPT:初始化参数
DTS:测试参考数据
HRESETn:重置信号
Mtest:测试储存区域
Pon:电源启动信号
S_Ext:外部信号
S_LAT:栓锁信号
S_Test:测试进入信号
Vdd:系统电压
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为依据本发明一实施例的电子装置的系统示意图。请参照图1,在本实施例中,电子装置100包括电源电路110、闪存120、处理器130、测试模式电路140及外围元件150、160,其中外围元件150、160至少包括压控振荡器、稳压器及参考电压电路。闪存120耦接至电源电路110、处理器130、测试模式电路140及外围元件150、160,电源电路110耦接至处理器130,并且测试模式电路140耦接外围元件150、160。
在本实施例中,电子装置100反应于电源启动信号Pon而启动,其中电源启动信号Pon可以由电子装置100的输入接口(例如按键、触控键、开关等)产生。进一步来说,电源电路110反应于电源启动信号Pon至少会提供系统电压Vdd至闪存120,并且闪存120反应于接收系统电压Vdd启动初始化程序。
在初始化期间中,电源电路110会控制处理器130的重置接脚处于重置状态,例如电源电路110可提供为逻辑低准位或逻辑准位“0”的重置信号HRESETn至处理器130的重置接脚。
在初始化程序中,闪存120依序提供多个初始化参数DPc、DP1、DP2、DPT至处理器130、外围元件150、160及测试模式电路140,以依序设定处理器130、外围元件150、160及测试模式电路140的操作模式及操作状态。
在初始化程序后,也就是初始化完成后,电子装置100反应于是否接收到(或产生)测试进入信号S_Test而决定是操作于测试模式或用户模式,其中测试进入信号S_Test可以通过输入接口(例如接脚)自电子装置100的外部输入或者由电子装置100自行产生。
并且,在初始化程序后,闪存120可以依序提供多个数据Data至处理器130及测试模式电路140。当电子装置100接收到(或产生)测试进入信号S_Test时,测试模式电路140反应于测试进入信号S_Test而被启用,并且电源电路110会反应于测试进入信号S_Test使处理器130的重置接脚维持于重置状态,也就是重置信号HRESETn维持于逻辑低准位或逻辑准位“0”,使得处理器130保持于不能运作的状态。
此时,闪存120的数据会作为测试参考数据DTS提供至处理器130及测试模式电路140,但处理器130不会反应于测试参考数据DTS,而测试模式电路140会反应于测试进入信号S_Test将基于测试参考数据DTS的多个测试数据D_Test1、D_Test2(例如模拟电路的输入控制信号)分别提供至外围元件150、160,以进行外围元件150、160的测试。
当电子装置100未接收到(或未产生)测试进入信号S_Test时,测试模式电路140反应于未接收到测试进入信号S_Test而被禁用,并且电源电路110会反应于未接收到测试进入信号S_Test使处理器130的重置接脚从重置状态中释放,也就是重置信号HRESETn会从逻辑低准位或逻辑准位“0”改变到逻辑高准位或逻辑准位“1”,使得处理器130进入可以运作的状态。
接着,电子装置100会回到开机流程,以恢复所有元件(例如处理器130、外围元件150、160)的电力供应。在完成开机流程后,会进入用户模式,此时处理器130可以自闪存120存取数据Data,以执行由使用者写入闪存120的应用程序。
依据上述,在本发明实施例中,通过闪存120提供的数据作为测试模式电路140进行测试所参考的测试参考数据DTS,而不需从电子装置100输入测试相关数据,因此在进入测试模式时可省略输入接脚而把大部分的(或全部)的接脚用于输出数据(或测试结果)。藉此,可以提高电子装置100进行测试的能力,且可以缩短测试的时间及成本。
在本发明实施例中,测试数据D_Test1、D_Test2可以分别为对应的测试参考数据DTS的第一部分数据。并且,这些测试参考数据DTS的第二部分数据可用以指示各这些测试数据D_Test1、D_Test2传送至对应的外围元件150、160,也就是测试参考数据DTS的第二部分数据表示电子装置100的测试项目,其中第二部分数据不同于第一部分数据。
在本发明实施例中,闪存120中储存测试参考数据DTS的测试储存区域Mtest是与用户共享的,也就是测试储存区域Mtest不是系统专用的区域,而是用户可以看到及使用的区域。因此,在外围元件150、160的测试完成前,测试储存区域Mtest可以储存测试相关数据,也就是测试参考数据DTS,并且在外围元件150、160的测试完成后,抹除测试储存区域Mtest,以避免影响使用者的可用空间。
在本发明实施例中,可在电子装置100中配置控制电路(未绘示)来控制闪存120输出初始化参数DPc、DP1、DP2、DPT、以及测试参考数据DTS的时序,也就是控制电路(未绘示)可依序提供初始化参数DPc、DP1、DP2、DPT、以及测试参考数据DTS所对应的地址至控制闪存120。换句话说,控制电路(未绘示)可反应于系统电压Vdd提供初始化参数DPc、DP1、DP2、DPT、以及测试参考数据DTS所对应的地址。在本发明实施例中,控制电路(未绘示)可配置闪存120中。在本发明实施例中,控制电路(未绘示)可反应于系统电压Vdd而启用,并且可反应于测试进入信号S_Test而禁用。
图2为依据本发明另一实施例的电子装置的系统示意图。请参照图1及图2,其中电子装置200主要是绘示与电子装置100的不同处,换句话说,电子装置200还包括栓锁电路210及多任务器230。栓锁电路210耦接于闪存120、测试模式电路140及处理器130之间,以反应于接收栓锁信号S_LAT而将测试参考数据DTS的其一提供至测试模式电路140及处理器130,也就是反应于栓锁信号S_LAT逐笔将多个测试参考数据DTS传送至测试模式电路140及处理器130。
多任务器230具有接收外部信号S_Ext的第一输入端、接收内部频率信号Clk_I的第二输入端、接收测试进入信号S_Test的控制端及提供栓锁信号S_LAT的输出端,其中内部频率信号Clk_I可以由电子装置100内部的频率产生器或振荡器所产生,并且外部信号S_Ext是通过电子装置200的接脚从外部输入的。
在本发明的实施例中,当多任务器230的控制端接收测试进入信号S_Test时,多任务器230可以提供外部信号S_Ext作为栓锁信号S_LAT,此时测试者可以通过外部信号S_Ext控制电子装置200进行测试的速度或节奏;当多任务器230的控制端未接收测试进入信号S_Test时,多任务器230可以提供内部频率信号Clk_I作为栓锁信号S_LAT。
测试模式电路140还耦接至闪存120,并且测试模式电路140将测试参考数据DTS的第三部分数据D_PAT3回传至闪存120,以指示下一个读取的测试参考数据DTS的地址,其中第三部分数据D_PAT3不同于测试参考数据DTS的第一部分数据及第二部分数据。藉此,当电子装置200进入测试模式时,电子装置200会自动进行测试的动作。
综上所述,本发明实施例的电子状态中,将通过闪存提供的数据作为测试模式电路进行测试所参考的测试参考数据,而不需从电子装置输入测试相关数据,因此在进入测试模式时可省略输入接脚而把大部分的(或全部)的接脚用于输出数据(或测试结果)。藉此,可以提高电子装置进行测试的能力,且可以缩短测试的时间及成本。
最后应说明的是,以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。
Claims (10)
1.一种电子装置,其特征在于,包括:
多个外围元件;
闪存,提供多个测试参考数据;以及
测试模式电路,独立于处理器,反应于一测试进入信号,将基于所述多个测试参考数据的多个测试数据分别提供至所述多个外围元件,以对所述多个外围元件进行测试。
2.根据权利要求1所述的电子装置,其特征在于,还包括电源电路,其中,
所述处理器,具有重置接脚;以及
所述电源电路,反应于所述测试进入信号使所述重置接脚维持于一重置状态。
3.根据权利要求2所述的电子装置,其特征在于,所述电源电路反应于一电源启动信号提供一系统电压至所述闪存,并且所述闪存反应于接收所述系统电压启动一初始化程序,在所述初始化程序中所述闪存依序提供多个初始化参数至所述处理器、所述多个外围元件及所述测试模式电路。
4.根据权利要求3所述的电子装置,其特征在于,所述闪存于所述初始化程序后提供所述多个测试参考数据。
5.根据权利要求3所述的电子装置,其特征在于,各所述多个测试数据为对应的测试参考数据的第一部分数据。
6.根据权利要求5所述的电子装置,其特征在于,各所述多个测试参考数据的第二部分数据指示各所述多个测试数据传送至对应的外围元件,其中所述第二部分数据不同于所述第一部分数据。
7.根据权利要求6所述的电子装置,其特征在于,各所述多个测试参考数据的第三部分数据回传至所述闪存,以指示下一个读取的测试参考数据的地址。
8.根据权利要求2所述的电子装置,其特征在于,还包括:
栓锁电路,耦接于所述闪存、所述测试模式电路及所述处理器之间,以反应于接收一栓锁信号而将所述多个测试参考数据的其中一个提供至所述测试模式电路及所述处理器。
9.根据权利要求8所述的电子装置,其特征在于,还包括:
多任务器,具有接收一外部信号的第一输入端、接收一内部频率信号的第二输入端、接收所述测试进入信号的控制端及提供所述栓锁信号的输出端。
10.根据权利要求9所述的电子装置,其特征在于,当所述控制端接收所述测试进入信号时,所述多任务器提供所述外部信号作为所述栓锁信号,当所述控制端未接收所述测试进入信号时,所述多任务器提供所述内部频率信号作为所述栓锁信号。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW108148311A TWI760673B (zh) | 2019-12-30 | 2019-12-30 | 電子裝置 |
TW108148311 | 2019-12-30 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113125876A true CN113125876A (zh) | 2021-07-16 |
Family
ID=76772247
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202011618976.7A Pending CN113125876A (zh) | 2019-12-30 | 2020-12-30 | 一种电子装置 |
Country Status (2)
Country | Link |
---|---|
CN (1) | CN113125876A (zh) |
TW (1) | TWI760673B (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09159734A (ja) * | 1995-12-11 | 1997-06-20 | Asia Electron Inc | Ic試験装置 |
JPH11174132A (ja) * | 1997-11-07 | 1999-07-02 | Hetai Semiconductor Co Ltd | テストモードの検出装置及び検出方法 |
US20010009530A1 (en) * | 2000-01-20 | 2001-07-26 | Kazunori Maeda | Semiconductor memory device |
CN101360015A (zh) * | 2008-09-02 | 2009-02-04 | 北京星网锐捷网络技术有限公司 | 测试网络设备的方法、系统及装置 |
US7873885B1 (en) * | 2004-01-20 | 2011-01-18 | Super Talent Electronics, Inc. | SSD test systems and methods |
CN104977523A (zh) * | 2014-04-11 | 2015-10-14 | 瑞萨电子株式会社 | 半导体器件、诊断测试和诊断测试电路 |
CN109656799A (zh) * | 2017-10-10 | 2019-04-19 | 北京京东尚科信息技术有限公司 | 测试方法和装置 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007058659A (ja) * | 2005-08-25 | 2007-03-08 | Yazaki Corp | 車載装置のハードウエアテスト方法及び製品用ソフトウエア書き込み方法 |
TWI348615B (en) * | 2007-11-28 | 2011-09-11 | Universal Scient Ind Shanghai | Debug device of embedded system and method thereof |
CN102934121B (zh) * | 2010-04-13 | 2016-07-27 | 惠普发展公司,有限责任合伙企业 | 安全系统和方法 |
-
2019
- 2019-12-30 TW TW108148311A patent/TWI760673B/zh active
-
2020
- 2020-12-30 CN CN202011618976.7A patent/CN113125876A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09159734A (ja) * | 1995-12-11 | 1997-06-20 | Asia Electron Inc | Ic試験装置 |
JPH11174132A (ja) * | 1997-11-07 | 1999-07-02 | Hetai Semiconductor Co Ltd | テストモードの検出装置及び検出方法 |
US20010009530A1 (en) * | 2000-01-20 | 2001-07-26 | Kazunori Maeda | Semiconductor memory device |
US7873885B1 (en) * | 2004-01-20 | 2011-01-18 | Super Talent Electronics, Inc. | SSD test systems and methods |
CN101360015A (zh) * | 2008-09-02 | 2009-02-04 | 北京星网锐捷网络技术有限公司 | 测试网络设备的方法、系统及装置 |
CN104977523A (zh) * | 2014-04-11 | 2015-10-14 | 瑞萨电子株式会社 | 半导体器件、诊断测试和诊断测试电路 |
CN109656799A (zh) * | 2017-10-10 | 2019-04-19 | 北京京东尚科信息技术有限公司 | 测试方法和装置 |
Non-Patent Citations (2)
Title |
---|
葛宏河: "基于覆盖率的ART方法及其在面向对象软件测试中的应用", 《中国优秀硕士学位论文全文数据库 (信息科技辑)》, no. 1, pages 82 * |
邓仲华 等: "《信息系统分析与设计》", 武汉大学出版社, pages: 267 * |
Also Published As
Publication number | Publication date |
---|---|
TW202125523A (zh) | 2021-07-01 |
TWI760673B (zh) | 2022-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101110994B1 (ko) | 에러 동작으로부터 집적 회로를 보호하는 방법 및 장치 | |
US20080109594A1 (en) | Non-volatile memory device controlled by a micro-controller | |
KR20010072036A (ko) | 집적 회로의 셀프테스트를 실행하기 위한 셀프테스트장치를 포함하는 집적 회로 | |
JP2868710B2 (ja) | 集積回路装置及びその試験方法 | |
JP2018082169A (ja) | 自己テスト可能な集積回路装置及び集積回路を自己テストする方法 | |
US7287199B2 (en) | Device capable of detecting BIOS status for clock setting and method thereof | |
US4989208A (en) | Data processor | |
US9476937B2 (en) | Debug circuit for an integrated circuit | |
EP0488281B1 (en) | Test mode setting arrangement for use in microcomputer | |
KR100205847B1 (ko) | 모드 설정회로를 구비한 정보처리 장치 | |
US20080163012A1 (en) | Apparatus for Configuring a USB PHY to Loopback Mode | |
US7143229B2 (en) | Single-chip microcomputer with dynamic burn-in test function and dynamic burn-in testing method therefor | |
US20080159157A1 (en) | Method for Configuring a USB PHY to Loopback Mode | |
KR930008042B1 (ko) | 마이크로 콘트롤러 유닛 | |
CN113127275A (zh) | 电子装置及其测试模式启用方法 | |
CN113125876A (zh) | 一种电子装置 | |
US6973405B1 (en) | Programmable interactive verification agent | |
US6948086B2 (en) | Computer system | |
US20060036803A1 (en) | Non-volatile memory device controlled by a micro-controller | |
US6535974B1 (en) | Device and method for noninvasive, user replacement of an inoperable boot program | |
US8006148B2 (en) | Test mode control circuit and method for using the same in semiconductor memory device | |
US5224103A (en) | Processing device and method of programming such a processing device | |
US5604713A (en) | Circuitry and method that allows for external control of a data security device | |
CN113760800A (zh) | 基于bmc的串口路径选择方法、系统、终端及存储介质 | |
JP3292145B2 (ja) | 半導体記憶装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |