CN114003541A - 一种通用型iic总线电路及其传输方法 - Google Patents

Abstract

本发明公开了一种通用型IIC总线电路及其传输方法,包括：主机、多个IIC控制的外部器件、开漏电路、SDA线和SCL线，主机包括数字滤波模块、移位寄存器模块、地址锁存模块、时序控制模块、内部寄存器模块。时序控制模块，用于产生数据传输时的所需要的时序，通过在时序控制电路中加入一个计数器来简化时序，在外部的SDA线和SCL线加入数字滤波模块，用于滤除外部输入的杂波，可以更好的进行数据传输，通过在外部加入开漏电路调节传输速度。本发明结构和设计更简单，传输效率更高，可移植性更高，实现时芯片面积更小。

Description

一种通用型IIC总线电路及其传输方法

技术领域

本发明属于数字电路技术领域，尤其涉及一种通用型IIC总线电路及其传输方法。

背景技术

IIC总线是由Philips公司开发的一种简单、双向的二进制同步串行总线，支持半双工通信。IIC总线除了与外部电源、时钟线和地线连接外，由时钟线SCL和数据线SDA两条线组成。SDA和SCL都是信号线，通过上拉电阻连接到高电平，当总线空闲时，这两根信号线都保持高电平。

中国专利：CN103823782 A,2014.05.28(参考文献1)公开了一种IIC桥接通讯方法、装置及系统，如图1所示，该系统包括：IIC输入模块、桥接状态模块及IIC输出模块。IIC输入模块用于根据第一时钟信号接收第一数据信号、第一使能信号、第二数据信号及第二使能信号，并根据所述第一数据信号、所述第一使能信号、所述第二数据信号及所述第二使能信号生成IIC输入数据信号，以及用于透传第二时钟信号；桥接状态模块用于所述IIC输入数据信号生成IIC输出数据信号；IIC输出模块信号用于根据所述IIC输出数据信号生成第三数据信号、第三使能信号、第四数据信号及第四使能信号，并根据所述第一时钟信号将所述第三数据信号、所述第三使能信号、所述第四数据信号及所述第四使能信号发送。此系统可以连续传输很多条数据信息，但是通讯过程较繁琐，整个电路结构比较复杂，可移植性比较差。

中国专利CN206097101 U,2017.04.12(参考文献2)公开了一种多路IIC扩展电路系统，包括：IIC总线模块、扩展电路处理模块和并行总线模块连接，所述扩展电路处理模块的一端与所述IIC总线模块连接，所述扩展电路处理模块的另一端与所述并行总线模块连接，所述IIC总线模块具有8条IIC总线。此电路可以提高传输速度，但是还需要加入扩展电路处理模块进行辅助，这将增加设计的复杂度以及难度并增加芯片的面积。

发明内容

本发明目的在于提供一种通用型IIC总线电路及其传输方法,以解决如何既可以简化内部时序，又可以滤除杂波，还可以调节传输速度的技术问题。

为解决上述技术问题，本发明的具体技术方案如下：

一种通用型IIC总线电路，包括主机、开漏电路、SCL线和SDA线、两个以上的外部器件；

所述主机用于传输命令和进行数据的移位寄存；

所述主机是由代码编写，通过数字综合实现；

所述开漏电路与主机的SCL线和SDA线连接，用于将电平拉高并且调节数据的传输速度；

所述外部器件与主机连接；

所述SCL线与主机连接，用于传输时序信号；

所述SDA线与主机连接，用于传输数据信号；

所述主机包括数字滤波模块、移位寄存器模块、地址锁存模块、时序控制模块、内部寄存器模块；

所述数字滤波模块连接外部的SCL线和SDA线，用于滤除外部输入信号的杂波；

所述移位寄存器模块进行具体的读写操作；

所述地址锁存模块用于锁存内部的数据的控制字；

所述时序控制模块用于控制传输过程中的时序；

所述内部寄存器模块用于锁存内部的地址位和数据位；

所述内部寄存器模块内部设有计数器模块，用于计数。

进一步的，所述开漏电路利用晶体管、电阻和施密特触发器组成一个开漏输出，开漏输出的输出端相当于三极管的集电极，通过加入上拉电阻，让它做电流型驱动，通过调节上拉电阻，改变传输速度。

进一步的，所述的两个以上的外部器件为相同类型的器件，所述SCL线和SDA线通过主机对两个以上的外部器件进行操作，其中，当通过单路SCL线向两个以上的外部器件提供时序信号时，SDA线向相应的两个以上的外部器件传送数据信号，将两个以上的外部器件与主机的内部寄存器模块相连接。

进一步的，所述外部器件基于所述的SCL时序信号和对应的SDA数据信号执行相应的写入操作或读出操作，根据所述SCL时序信号和外部器件的地址信息通过所述的SDA线向相应的外部器件传送数据信号。

进一步的，所述计数器模块具有自启动能力，通过对传输时序进行计数，在传输开始后，当传输第一个数据位时，计数器模块为0，传输第二个数据位时，计数器模块为1，当传输第七个数据位时，计数器模块为6，当传输第八个响应位时，计数器模块为7，之后清零，从而简化传输流程。

进一步的，所述数字滤波模块利用D触发器、与门和或非门，通过D触发器的级联滤除外部输入信号的杂波，通过加入D触发器进行传输门的延时，通过延时避免亚稳态的产生。

进一步的，相同的外部器件配置为具有互不相同的地址。

一种通用型IIC总线电路的传输方法，包括主机向外部器件写入数据和主机从外部器件读出数据；

所述主机向外部器件写入数据包括以下步骤：

步骤1、主机发送一个起始信号和设备地址给外部器件；

步骤2、主机发送数据给外部器件；

步骤3、主机发送一个停止信号结束发送过程；

所述主机从外部器件读出数据包括以下步骤：

步骤a、主机发送一个起始信号和设备地址给外部器件；

步骤b、主机发送一个要读取的地址给外部器件；

步骤c、主机从外部器件接收数据；

步骤d、主机发送一个停止信号给外部器件结束整个接收过程。

本发明的一种通用型IIC总线电路及其传输方法，具有以下优点：

1)本发明通过在主机中加入数字滤波模块，可以滤除输入信号的杂波，具有更广的通用性，通过在内部加入计数器模块进行计数，可以简化时序，降低了设计难度；

2)通过本发明加入开漏电路，可以进行对数据进行写入和读出的操作，同时可以调节传输速度；

3)本发明当中的主机模块由代码综合生成，这样就省去了其他的辅助电路，通过加入开漏电路，可以获得了更高的速度，且编码电路由数字综合实现，所以针对不同工艺具有更优的可移植性并更利于片上实现。

附图说明

图1是本发明的一种通用型IIC总线电路结构示意图；

图2是本发明中主机的模块示意图；

图3是本发明的计数器示意图；

图4是本发明的开漏电路的示意图；

图5(a)是本发明SCL线的数字滤波模块示意图；

图5(b)是本发明SDA线的数字滤波模块示意图；

图6是数字滤波模块的滤波原理图。

具体实施方式

为了更好地了解本发明的目的、结构及功能，下面结合附图，对本发明一种通用型IIC总线电路及其传输方法做进一步详细的描述。

图1是根据本发明实施例的通用型IIC同步通信的系统结构示意图。如图1所示，整个系统包括主机、SCL线、SDA线、开漏电路和4个外部器件。4个外部器件为第一器件、第二器件、第三器件和第四器件，外部器件为相同类型的器件。主机主要是为了传输命令和进行数据的移位寄存，开漏电路是为了将电平拉高并且调节数据的传输速度，SCL线和SDA线分别用于传输时序信号和数据信号。

主机包括数字滤波模块、移位寄存器模块、地址锁存模块、时序控制模块、内部寄存器模块。内部寄存器模块包括第一内部寄存器、第二内部寄存器、第三内部寄存器和第四内部寄存器。其中数字滤波模块用于滤除外部SCL时序信号和SDA数据信号的杂波；移位寄存器模块在时序控制模块的控制下根据读写使能信号对数据进行处理；地址锁存模块用于锁存内部控制字；时序控制模块用于控制内部的传输时序；内部寄存器模块用于计数传输过程中的字节数；

主机与第一器件、第二器件、第三器件和第四器件中的每一个都连接，即第一器件与主机的第一内部寄存器连接，第二器件与主机的第二内部寄存器连接，第三器件与主机的第三内部寄存器连接、第四器件与主机的第四内部寄存器连接。外部的SCL线和SDA线向主机提供时序信号和数据信号，单路SCL线通过主机向第一器件、第二器件、第三器件和第四器件提供时序信号，主机根据SCL时序信号和地址信息通过所述单路SDA线向相应的外部器件传送数据信息。

主机通过SDA线和SCL线对第一器件、第二器件、第三器件和第四器件进行读写操作，主机是整个电路设计的核心，图2是通用型IIC总线的主机的内部示意框图。

在可选实施例中，相同的外部器件可以配置为具有互不相同的地址。例如，第一器件、第二器件、第三器件和第四器件类型相同但配置的地址互不相同。这样，主机根据SCL时序信号和地址信息通过SDA数据信号向相应的外部器件传送数据信号。

当通信内容不相同时，主机可以预先剔除不使用的外部器件，然后与使用的外部器件通过主机进行通信。此外，该通信机制能够随时检测无应答的器件，例如，在SDA线向第一器件通过主机发送一个字节的数据之后，第一器件会产生一个响应位，之后将响应位传送给主机，如果主机没有接收到该响应位，则认为第一器件无应答，因此后续不会在对第一器件传输数据。整个传输时序由时序控制模块控制，时序控制模块是整个IIC总线电路的核心，用于实现IIC总线的时序，通过在时序控制模块中加入一个计数器模块简化时序，图3是基于图2中的计数器模块的示意图，它由三个D触发器构成，具有自启动能力。当数据开始传输的时候，计数器模块启动，记录下每次传输的数据的位数。当传输第一个数据位时，计数器模块为000，当传输第二个数据位时，计数器模块为001，以此类推，当传输第八个数据位时，计数器模块为111，之后计数器模块清零，为下一个数据进行计数。

将主机的SCL线和SDA线与开漏电路进行连接，通过调节开漏电路来调节传输速度。图4是基于图1的开漏电路示意图，开漏电路是用来连接不同的器件，匹配电平，当开漏电路的引脚不连外部的上拉电阻时，只能输出低电平，如果需要同时具备输出高电平的功能，则需要上拉电阻，通过改变上拉电阻，便可以改变传输电平，上拉电阻值越大，速度越低功耗越小，上拉电阻值越小，速度越高功耗越大。

在外部信号经过开漏电路向内部传输过程中，由于外部的时序信号和数据信号有很多的杂波，所以在主机中添加一个数字滤波模块滤除杂波。数字滤波模块用于连接外部的SCL线和SDA线，可以通过滤波模块对信号进行滤波。图5是基于图2的数字滤波模块的示意图，它由六个D触发器、与门和或非门构成，由于SCL线和SDA线是通过外面连接的，因此在信号传输过程中可能会产生毛刺现象，这个时候需要对接收进来的数据进行滤波，以避免杂波的干扰，杂波一般存在1-3个时钟周期，因此，设置了输入信号打四拍对信号进行滤波处理。图5是基于图5的数字滤波模块的原理图，如图6所示，第一种是出现低电平信号，在低电平时，出现高电平毛刺现象，若进入寄存器的四拍均为高电平，则可以认为真正的信号发生了变化，而不是受到了毛刺的影响，此时，信号进入高电平状态。否则是毛刺造成的短暂高电平，需要保持低电平状态不变。第二种是出现高电平信号，在高电平时，出现低电平毛刺现象，若进入寄存器的四拍均为低电平，则可以认为真正的信号发生了变化，而不是受到了毛刺的影响，此时，信号进入低电平状态。否则是毛刺造成的短暂高电平，需要保持高电平状态不变。

一种通用型IIC总线电路的传输方法，包括主机向外部器件写入数据和主机从外部器件读出数据；

所述主机向外部器件写入数据包括以下步骤：

步骤1、主机发送一个起始信号和设备地址给外部器件；

步骤2、主机发送数据给外部器件；

步骤3、主机发送一个停止信号结束发送过程；

所述主机从外部器件读出数据包括以下步骤：

步骤a、主机发送一个起始信号和设备地址给外部器件；

步骤b、主机发送一个要读取的地址给外部器件；

步骤c、主机从外部器件接收数据；

步骤d、主机发送一个停止信号给外部器件结束整个接收过程。

在IIC总线传输过程中，当SCL为高电平时，SDA线上的电平从高电平转变为低电平表明开始传输；当SCL为低电平时，SDA线上的电平从低电平转变为高电平表明结束传输，由主机发送起始传输和停止传输信号。当主机发送起始传输信号后，主机进入忙状态。当主机发送停止传输信号后一段时间，主机进入空闲状态。如果主机接收到重复起始信号而不是停止传输信号，主机继续处于忙状态。

在传输信号的过程中，IIC主机首先发送起始传输信号，然后，主机发送7位的外部器件的地址位和1位的读写使能信号，被寻址的外部器件如果处于空闲状态则向主机发送响应位，接下来主机和外部器件在时钟信号的作用下开始进行数据传输。IIC总线的数据传输是按字节传输，每个字节必须为8位，首先传输的是数据的最高位。每次传输的字节数不受限制，每传送完一个字节的数据必须跟一位响应位。在响应的时钟脉冲期间，主机释放SDA线，SDA线为高电平。在响应的时钟脉冲期间，主机必须将SDA拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。通常，被寻址的外部器件在接收到每个字节后，必须产生一个响应。当外部器件不能响应主机的地址时，主机必须使数据线SDA保持高电平。主机接着产生一个停止传输条件终止传输或者产生重复起始传输信号开始新的传输。

所述IIC总线的开漏电路是用来连接不同的信号电平，在外部用于连接SDA线和SCL线，通过上拉电阻连接到高电平。当总线空闲时，这两根外部信号线都保持高电平，不会消耗电流，通过调节上拉电阻的大小，可以改变传输电平，从而改变传输速度。上拉电阻越大，速度越低，功耗越小；上拉电阻越小，速度越高，功耗越大。

所述主机通过内部的移位寄存器对所述的外部器件执行相应的读取操作或者写入操作。

在整个传输过程中，SCL时序信号和SDA数据信号最先进入IIC接口的主机内部的数字滤波模块，之后转入内部的移位寄存器，确定读操作还是写操作，接着，将内部信号的控制字送入地址锁存模块，将时序信号的地址和数据送入内部寄存器模块，最终由内部的时序控制模块控制内部的数据传输到外部的器件中。

总的来说，在本实施例的实现通用型IIC总线的数字电路中，主机可以与不同的外部器件通信。可选地，所述SDA时序信号和SCL数据信号通过主机可以连接两个以上的外部器件，并且所述两个以上的外部器件的地址互不相同。在根据所述SCL时序信号和外部器件的地址信息利用SDA线通过主机传输数据。

可以理解，本发明是通过一些实施例进行描述的，本领域技术人员知悉的，在不脱离本发明的精神和范围的情况下，可以对这些特征和实施例进行各种改变或等效替换。另外，在本发明的教导下，可以对这些特征和实施例进行修改以适应具体的情况及材料而不会脱离本发明的精神和范围。因此，本发明不受此处所公开的具体实施例的限制，所有落入本申请的权利要求范围内的实施例都属于本发明所保护的范围内。

Claims (8)

1.一种通用型IIC总线电路，其特征在于，包括主机、开漏电路、SCL线和SDA线、两个以上的外部器件；

所述主机用于传输命令和进行数据的移位寄存；

所述主机是由代码编写，通过数字综合实现；

所述开漏电路与主机的SCL线和SDA线连接，用于将电平拉高并且调节数据的传输速度；

所述外部器件与主机连接；

所述SCL线与主机连接，用于传输时序信号；

所述SDA线与主机连接，用于传输数据信号；

所述主机包括数字滤波模块、移位寄存器模块、地址锁存模块、时序控制模块、内部寄存器模块；

所述数字滤波模块连接外部的SCL线和SDA线，用于滤除外部输入信号的杂波；

所述移位寄存器模块进行具体的读写操作；

所述地址锁存模块用于锁存内部的数据的控制字；

所述时序控制模块用于控制传输过程中的时序；

所述内部寄存器模块用于锁存内部的地址位和数据位；

所述内部寄存器模块内部设有计数器模块，用于计数。

2.根据权利要求1所述的通用型IIC总线电路，其特征在于，所述开漏电路利用晶体管、电阻和施密特触发器组成一个开漏输出，开漏输出的输出端相当于三极管的集电极，通过加入上拉电阻，让它做电流型驱动，通过调节上拉电阻，改变传输速度。

3.根据权利要求2所述的通用型IIC总线电路，其特征在于，所述的两个以上的外部器件为相同类型的器件，所述SCL线和SDA线通过主机对两个以上的外部器件进行操作，其中，当通过单路SCL线向两个以上的外部器件提供时序信号时，SDA线向相应的两个以上的外部器件传送数据信号，将两个以上的外部器件与主机的内部寄存器模块相连接。

4.根据权利要求3所述的通用型IIC总线电路，其特征在于，所述外部器件基于所述的SCL时序信号和对应的SDA数据信号执行相应的写入操作或读出操作，根据所述SCL时序信号和外部器件的地址信息通过所述的SDA线向相应的外部器件传送数据信号。

5.根据权利要求4所述的通用型IIC总线电路，其特征在于，所述计数器模块具有自启动能力，通过对传输时序进行计数，在传输开始后，当传输第一个数据位时，计数器模块为0，传输第二个数据位时，计数器模块为1，当传输第七个数据位时，计数器模块为6，当传输第八个响应位时，计数器模块为7，之后清零，从而简化传输流程。

6.根据权利要求5所述的通用型IIC总线电路，其特征在于，所述数字滤波模块利用D触发器、与门和或非门，通过D触发器的级联滤除外部输入信号的杂波，通过加入D触发器进行传输门的延时，通过延时避免亚稳态的产生。

7.根据权利要求6所述的通用型IIC总线电路，其特征在于，相同的外部器件配置为具有互不相同的地址。

8.根据权利要求1-7任一项所述的一种通用型IIC总线电路的传输方法，其特征在于，包括主机向外部器件写入数据和主机从外部器件读出数据；

所述主机向外部器件写入数据包括以下步骤：

步骤1、主机发送一个起始信号和设备地址给外部器件；

步骤2、主机发送数据给外部器件；

步骤3、主机发送一个停止信号结束发送过程；

所述主机从外部器件读出数据包括以下步骤：

步骤a、主机发送一个起始信号和设备地址给外部器件；

步骤b、主机发送一个要读取的地址给外部器件；

步骤c、主机从外部器件接收数据；

步骤d、主机发送一个停止信号给外部器件结束整个接收过程。

Images