CN109189619A

CN109189619A - I2c总线兼容性测试方法、系统、存储介质及设备

Info

Publication number: CN109189619A
Application number: CN201810917021.8A
Authority: CN
Inventors: 匡磊; 王磊; 蔡雅欣; 宋柳佳
Original assignee: Zi Zi Information Technology (shanghai) Co Ltd
Current assignee: Zi Zi Information Technology (shanghai) Co Ltd
Priority date: 2018-08-13
Filing date: 2018-08-13
Publication date: 2019-01-11
Anticipated expiration: 2038-08-13
Also published as: CN109189619B

Abstract

本发明提供一种I2C总线兼容性测试的方法、系统、存储介质及设备。所述I2C总线兼容性测试的方法包括：将安装在电子设备中的数学软件中用于产生波形数据的脚本中输入波形参数；在产生的波形数据中插入异常状况数据；通过所述数学软件将所述波形数据发送给信号发生器；所述信号发生器产生信号并等待所述信号被触发；读取所述波形数据并发送到示波器；分析所述示波器波形并读回写入值。本发明解决了现有技术中对I2C总线兼容性测试过程极为复杂并且测试效果不佳的问题。并创造性的利用实验室中的常见仪器和软件，构建了完整的I2C总线兼容性测试系统，降低了系统复杂度，提高了测试覆盖度。

Description

I2C总线兼容性测试方法、系统、存储介质及设备

技术领域

本发明特别涉及一种I2C总线兼容性测试方法、系统、存储介质及设备。

背景技术

接口总线兼容性对芯片的应用来说非常重要，由于I2C接口既包含了模拟滤波电路也包含数字逻辑电路，I2C总线兼容性测试的特别复杂。

现有技术中对I2C总线兼容性测试方法一部分无法测试噪声抑制和响应时间等模拟性能，一部分无法测试判决电平、输出电流和高频噪声抑制等指标，开发复杂，并且测试使用过程不具备灵活性以及测试覆盖范围较小。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种I2C总线兼容性测试方法、系统、存储介质及设备，用于解决现有技术中对I2C总线兼容性测试过程极为复杂并且测试效果不佳的的问题。

实现上述目的及其他相关目的，本发明提供一种I2C总线兼容性测试方法，所述方法包括：将安装在电子设备中的数学软件中用于产生波形数据的脚本中输入波形参数；在产生的波形数据中插入异常状况数据；通过所述数学软件将所述波形数据发送给信号发生器；所述信号发生器产生信号并等待所述信号被触发；读取所述波形数据并发送到示波器；分析所述示波器波形并读回写入值。

于本发明的一实施例中，所述分析所述示波器波形并读回写入值的一种实现过程包括：通过单片机辅助读回写入的I2C寄存器的值。

于本发明的一实施例中，所述波形参数包括：I2C设备地址，寄存器地址，寄存器数据及信号保持时间。

于本发明的一实施例中，所述在产生的波形数据中插入异常状况数据的一种实现过程包括：在所述波形中加入高频噪声用于测试被测物I2C内部模拟电路的滤波器是否具备过滤噪声的功能；和/或发送不完整的I2C总线波形，等待被测物回复异常信息。

于本发明的一实施例中，所述分析所述示波器波形并读回写入值的一种实现过程包括：分析产生所述波形的数据，过滤出波形的转折点；发送所述转折点至信号发生器；所述信号发生器自动执行信号补全插值。

为实现上述目的及其他相关目的，本发明还提供一种I2C总线兼容性测试系统，所述I2C总线兼容性测试系统包括：至少一个安装有数学软件的电子设备，用于运行产生总线信号数据的脚本算法；一测试平台，与所述电子设备通信相连，所述测试平台包括：信号发生器、用于生成总线测试所需的信号波形；示波器、与所述信号发生器相连，用于观察总线的信号波形。

为实现上述目的及其他相关目的，本发明还提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行如本发明所述的I2C总线兼容性测试方法。

为实现上述目的及其他相关目的，本发明还提供一种设备，包括：处理器及存储器；所述存储器用于存储电子设备程序，所述处理器用于执行所述存储器存储的电子设备程序，以使所述设备执行如本发明所述的I2C总线兼容性测试方法。

如上所述，本发明的I2C总线兼容性测试方法、系统、存储介质及设备，具有以下有益效果：本发明解决了现有技术中对I2C总线兼容性测试过程极为复杂并且测试效果不佳的问题。并创造性的利用实验室中的常见仪器和软件，构建了完整的I2C总线兼容性测试系统，降低了系统复杂度，提高了测试覆盖度。

附图说明

图1A显示为本发明实施例所述的一种I2C总线兼容性测试方法的一种实现流程示意图。

图1B显示为本发明实施例所述的一种I2C总线兼容性测试方法的一种实现流程示意图。

图2显示为本发明实施例所述的一种I2C总线兼容性测试系统的一种结构示意图。

图3显示为本发明实施例所述的一种设备的一种结构示意图。

元件标号说明

20 I2C总线兼容性测试系统

21 电子设备

22 信号发生器

23 示波器

30 设备

31 处理器

32 存储器

S101～S203 步骤

具体实施方式

以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。

需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。

请参阅图1A和1B所示，本发明提供一种I2C总线兼容性测试方法，所述方法包括：

S101、将安装在电子设备21中的数学软件中用于产生波形数据的脚本中输入波形参数；

S102、在产生的波形数据中插入异常状况数据；

S103、通过所述数学软件将所述波形数据发送给信号发生器22；

S104、所述信号发生器22产生信号并等待所述信号被触发；

S105、读取所述波形数据并发送到示波器23；

S106、分析所述示波器23波形并读回写入值。

所述分析所述示波器23波形并读回写入值的一种实现过程包括：

通过单片机辅助读回写入的I2C寄存器的值。

于本发明的一实施例中，所述波形参数包括：I2C设备30地址，寄存器地址，寄存器数据及信号保持时间。

于本发明的一实施例中，所述在产生的波形数据中插入异常状况数据的一种实现过程包括：

在所述波形中加入高频噪声用于测试被测物I2C内部模拟电路的滤波器是否具备过滤噪声的功能；

和/或发送不完整的I2C总线波形，等待被测物回复异常信息。

于本发明的一实施例中，所述分析所述示波器23波形并读回写入值的一种实现过程包括：

S201、分析产生所述波形的数据，过滤出波形的转折点；

S202、发送所述转折点至信号发生器22；

S203、所述信号发生器22自动执行信号补全插值。

——I2C(Inter－Integrated Circuit)总线是一种简单、双向二线制同步串行总线。它只需要两根线即可在连接于总线上的器件之间传送信息。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下.主机负责产生定时时钟和终止数据传送。I2C的工作原理为：SDA(串行数据线)和SCL(串行时钟线)都是双向I/O线，接口电路为开漏输出.需通过上拉电阻接电源VCC.当总线空闲时.两根线都是高电平，连接总线的外同器件都是CMOS器件，输出级也是开漏电路.在总线上消耗的电流很小，因此，总线上扩展的器件数量主要由电容负载来决定，因为每个器件的总线接口都有一定的等效电容.而线路中电容会影响总线传输速度.当电容过大时，有可能造成传输错误.所以，其负载能力为400pF，因此可以估算出总线允许长度和所接器件数量。主器件用于启动总线传送数据，并产生时钟以开放传送的器件，此时任何被寻址的器件均被认为是从器件.在总线上主和从、发和收的关系不是恒定的，而取决于此时数据传送方向。如果主机要发送数据给从器件，则主机首先寻址从器件，然后主动发送数据至从器件，最后由主机终止数据传送；如果主机要接收从器件的数据，首先由主器件寻址从器件.然后主机接收从器件发送的数据，最后由主机终止接收过程。在这种情况下.主机负责产生定时时钟和终止数据传送。I2C总线特点可以概括如下：(1)在硬件上，12C总线只需要一根数据线和一根时钟线两根线，总线接口已经集成在芯片内部，不需要特殊的接口电路，而且片上接口电路的滤波器可以滤去总线数据上的毛刺.因此I2C总线简化了硬件电路PCB布线，降低了系统成本，提高了系统可靠性。因为12C芯片除了这两根线和少量中断线，与系统再没有连接的线，用户常用IC可以很容易形成标准化和模块化，便于重复利用。(2)I2C总线是一个真正的多主机总线，如果两个或多个主机同时初始化数据传输，可以通过冲突检测和仲裁防止数据破坏，每个连接到总线上的器件都有唯一的地址，任何器件既可以作为主机也可以作为从机，但同一时刻只允许有一个主机。数据传输和地址设定由软件设定，非常灵活。总线上的器件增加和删除不影响其他器件正常工作。(3)I2C总线可以通过外部连线进行在线检测，便于系统故障诊断和调试，故障可以立即被寻址，软件也利于标准化和模块化，缩短开发时问。(4)连接到相同总线上的IC数量只受总线最大电容的限制，串行的8位双向数据传输位速率在标准模式下可达100Kbit/s，快速模式下可达400Kbit/s，高速模式下可达3.4Mbit/s。(5)总线具有极低的电流消耗.抗高噪声干扰，增加总线驱动器可以使总线电容扩大10倍，传输距离达到15m；兼容不同电压等级的器件，工作温度范围宽。数据传输：字节格式，发送到SDA线上的每个字节必须为8位，每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位(MSB)，如果从机要完成一些其他功能后(例如一个内部中断服务程序)才能接收或发送下一个完整的数据字节，可以使时钟线SCL保持低电平，迫使主机进入等待状态，当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。应答相应，数据传输必须带响应，相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA线(高)。在响应的时钟脉冲期间，接收器必须将SDA线拉低，使它在这个时钟脉冲的高电平期间保持稳定的低电平。通常被寻址的接收器在接收到的每个字节后，除了用CBUS地址开头的数，I2C总线数据传输和应答据，必须产生一个响应。当从机不能响应从机地址时(例如它正在执行一些实时函数不能接收或发送)，从机必须使数据线保持高电平，主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。如果从机接收器响应了从机地址，但是在传输了一段时间后不能接收更多数据字节，主机必须再一次终止传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平，主机产生一个停止或重复起始条件。如果传输中有主机接收器，它必须通过在从机发出的最后一个字节时产生一个响应，向从机发送器通知数据结束。从机发送器必须释放数据线，允许主机产生一个停止或重复起始条件。时钟同步，所有主机在SCL线上产生它们自己的时钟来传输I2C总线上的报文。数据只在时钟的高电平周期有效，因此需要一个确定的时钟进行逐位仲裁。时钟同步通过线与连接I2C接口到SCL线来执行。这就是说SCL线的高到低切换会使器件开始数它们的低电平周期，而且一旦器件的时钟变低电平，它会使SCL线保持这种状态直到到达时钟的高电平。但是如果另一个时钟仍处于低电平周期，这个时钟的低到高切换不会改变SCL线的状态。因此SCL线被有最长低电平周期的器件保持低电平。此时低电平周期短的器件会进入高电平的等待状态。当所有有关的器件数完了它们的低电平周期后，时钟线被释放并变成高电平。之后，器件时钟和SCL线的状态没有差别，而且所有器件会开始数它们的高电平周期。首先完成高电平周期的器件会再次将SCL线拉低。这样产生的同步SCL时钟的低电平周期由低电平时钟周期最长的器件决定，而高电平周期由高电平时钟周期最短的器件决定。快速模式器件可以在400kbit/s下接收和发送。最小要求是：它们可以和400kbit/s传输同步，可以延长SCL信号的低电平周期来减慢传输。快速模式器件都向下兼容，可以和标准模式器件在0～100kbit/s的I2C总线系统通讯。但是，由于标准模式器件不向上兼容，所以不能在快速模式I2C总线系统中工作。快速模式I2C总线规范与标准模式相比有以下特征：1、最大位速率增加到400kbit/s；2、调整了串行数据(SDA)和串行时钟(SCL)信号的时序；3、快速模式器件的输入有抑制毛刺的功能，SDA和SCL输入有施密特触发器；4、快速模式器件的输出缓冲器对SDA和SCL信号的下降沿有斜率控制功能；5、如果快速模式器件的电源电压被关断，SDA和SCL的I/O管脚必须悬空，不能阻塞总线；6、连接到总线的外部上拉器件必须调整以适应快速模式I2C总线更短的最大允许上升时间。对于负载最大是200pF的总线，每条总线的上拉器件可以是一个电阻，对于负载在200pF～400pF之间的总线，上拉器件可以是一个电流源(最大值3mA)或者是一个开关电阻电路。高速模式(Hs模式)器件对I2C总线的传输速度有巨大的突破。Hs模式器件可以在高达3.4Mbit/s的位速率下传输信息，而且保持完全向下兼容快速模式或标准模式(F/S模式)器件，它们可以在一个速度混合的总线系统中双向通讯。Hs模式传输除了不执行仲裁和时钟同步外，与F/S模式系统有相同的串行总线协议和数据格式。高速模式下I2C总线规范如下：1、Hs模式主机器件有一个SDAH信号的开漏输出缓冲器和一个在SCLH输出的开漏极下拉和电流源上拉电路。这个电流源电路缩短了SCLH信号的上升时间，任何时候在Hs模式，只有一个主机的电流源有效；2、在多主机系统的Hs模式中，不执行仲裁和时钟同步，以加速位处理能力。仲裁过程一般在前面用F/S模式传输主机码后结束；3、Hs模式主机器件以高电平和低电平是1:2的比率产生一个串行时钟信号。解除了建立和保持时间的时序要求；4、可以选择Hs模式器件有内建的电桥。在Hs模式传输中，Hs模式器件的高速数据(SDAH)和高速串行时钟(SCLH)线通过这个电桥与F/S模式器件的SDA和SCL线分隔开来。减轻了SDAH和SCLH线的电容负载，使上升和下降时间更快；5、Hs模式从机器件与F/S从机器件的唯一差别是它们工作的速度。Hs模式从机在SCLH和SDAH输出有开漏输出的缓冲器。SCLH管脚可选的下拉晶体管可以用于拉长SCLH信号的低电平，但只允许在Hs模式传输的响应位后进行；6、Hs模式器件的输出可以抑制毛刺，而且SDAH和SCLH输出有一个施密特触发器；7、Hs模式器件的输出缓冲器对SDAH和SCLH信号的下降沿有斜率控制功能。

——12C总线测试：在CPU与被控IC之间、IC与IC之间进行双向传送，确定总线上哪个部件需要接收数据；同时发送端设备(CPU或外设)还要发出“读”或“写”的操作指示，以及具体的消息内容。I2C协议的报文内容可分成以下几部分：

*开始位--Start Bit

*地址--Address：7或10比特

*读/写标志位--Read/Write Bit：

指示数据方向

读＝数据从从设备读到主设备

写＝数据从主设备写到从设备

*确认位--Acknowledge Bit

*字节数据--Data Byte(s)

除EEPROM数据读/写外，通常数据长度都<＝4

*重启动位--ReStart Bit

出现在组合的读/写消息内容中

*停止位--Stop Bit

软件工程师设计了I2C主控设备发出的消息内容，但硬件工程师需要确定消息是不是被准确无误的传送到物理线路上，需要了解总线上真正在发生什么。传统的使用示波器的方式是先用探头把信号捕获下来，然后根据电平特点转换成“1”或“0”，然后再去对比I2C协议，将其还原成有意义的消息帧。这种方式费时费力，对工程师的业务能力要求很高，而且仪器使用效率很低。SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只I2C位传输数据有效性有在SCL线的时钟信号是低电平时才能改变。工程师需要仪器能提供一种自动化的方式，直接将采集到的波形翻译成容易识别的内容，再根据不用类别工程师的需求，以不同的方式动态显示在仪器屏幕上。I2C是由多个节点组成的总线网络，每一个节点都用唯一的地址符加以识别。主控设备发出的消息会被总线上所有节点接收到，但只有目标地址和本节点匹配的消息才会被该节点送入上层软件接口处理，因此当某个特点的节点出了故障，我们希望仅观测到目标地址为该节点的I2C消息帧，而忽略其他地址节点的信息。工程师可能还面临这样一种情况：我不清楚I2C总线上有无故障节点，或不清楚是哪个节点收发数据有误，但我希望一旦总线上有出错状态时，我能立即定位到故障。EERPOM是在各类系统单板上广泛使用的存储器件，主要作用是存储系统上电时需要导入的信息，比如主内存地址、容量、模式，CPU初始化状态等，EEPROM器件一般都采用I2C总线与CPU建立通信传递数据。当读写EEPROM配置信息出错的情况下，我们就不仅仅需要知道是哪片EEPROM出问题，更有意义的是要深入到器件内部，定位具体是哪个地址单元出了问题，是读数据过程中有问题还是写数据过程中有问题。工程师需要能处理各种通用测量任务、同时又能满足分析I2C总线等低速串行总线的专用需求、且符合有限预算的解决方案，力科基于Windows操作系统的全系列示波器产品满足了这些需求，这些产品一个很重要的的应用方面就是调试串行总线。示波器不仅要能测量信号电平、频率等常规项目，还要能提供专门的软件包以更深入分析和调试I2C总线。

——I2C总线配置与测试：

1、管脚复用

在gel文件中可以找到控制管脚复用的寄存器，一般为PINMUX寄存器，例如I2C时钟线连接GPIO20管脚，此管脚的控制位为PINMUX3寄存器的21与22位，两位都为一时为gpio口，为1和0时为I2C口。设为I2C时可写为

PINMUX3|＝0x0400000；

PINMUX3&＝～0x0200000；

2、时钟频率设置

I2C的初始化函数为

计算公式为:

prescaler＝输入时钟/(I2C-ICPSC+1)，且要求prescaler大于5Mhz小于16Mhz

I2C时钟线频率＝prescaler/(I2C-ICCLKL+I2C-ICCLKH+10)

输入时钟为24MHz,经过上述计算得I2C时钟为100kHz。

——MATLAB是商业数学软件，用于算法开发、数据可视化、数据分析以及数值计算的高级技术计算语言和交互式环境，主要包括MATLAB和Simulink两大部分。MATLAB是matrix&laboratory两个词的组合，意为矩阵工厂(矩阵实验室)。是由美国mathworks公司发布的主要面对科学计算、可视化以及交互式程序设计的高科技计算环境。它将数值分析、矩阵计算、科学数据可视化以及非线性动态系统的建模和仿真等诸多强大功能集成在一个易于使用的视窗环境中，为科学研究、工程设计以及必须进行有效数值计算的众多科学领域提供了一种全面的解决方案，并在很大程度上摆脱了传统非交互式程序设计语言(如C、Fortran)的编辑模式，代表了当今国际科学计算软件的先进水平。MATLAB和Mathematica、Maple并称为三大数学软件。它在数学类科技应用软件中在数值计算方面首屈一指。MATLAB可以进行矩阵运算、绘制函数和数据、实现算法、创建用户界面、连接其他编程语言的程序等，主要应用于工程计算、控制设计、信号处理与通讯、图像处理、信号检测、金融建模设计与分析等领域。MATLAB的基本数据单位是矩阵，它的指令表达式与数学、工程中常用的形式十分相似，故用MATLAB来解算问题要比用C，FORTRAN等语言完成相同的事情简捷得多，并且MATLAB也吸收了像Maple等软件的优点，使MATLAB成为一个强大的数学软件。在新的版本中也加入了对C，FORTRAN，C++，JAVA的支持。MATLAB语言的单元测试框架。主要功能：·Trading Toolbox^TM:一款用于访问价格并将订单发送到交易系统的新产品。·Financial Instruments Toolbox^TM:赫尔-怀特、线性高斯和LIBOR市场模型的校准和MonteCarlo仿真。·Image Processing Toolbox^TM:使用有效轮廓进行图像分割、对10个函数实现C代码生成，对11个函数使用GPU加速。·Image Acquisition Toolbox^TM:提供了用于采集图像、深度图和框架数据的for 传感器支持。·Statistics Toolbox^TM:用于二进制分类的支持向量机(SVM)、用于缺失数据的PCA算法和Anderson-Darling拟合优度检验。·Data Acquisition Toolbox^TM:为Digilent Analog Discovery Design Kit提供了支持包。·Vehicle Network Toolbox^TM:为访问CAN总线上的ECU提供XCP。MATLAB支持·Simulation Performance Advisor，链接库模块的封装，以及通过逻辑表达式控制有效变量。·Simulink:除NXT、Pandaboard和Beagleboard外，还为Raspberry Pi^TM和硬件提供了内置支持。·SimRF^TM:针对快速仿真和模型加载时间的电路包络求解器。·SimMechanics^TM:发布了用于从CAD和其他系统导入模型的XML架构。·Simulink Design Verifier^TM:数组超出边界检查。MATLAB和Simulink的系统工具箱。·Communications System Toolbo Sphere解码器和Constellation框图系统对象。·Computer Vision System Toolbox^TM:相机标定，立体视觉，Viola-Jones对象检测培训，FREAK特征提取和其他新函数。·DSP System Toolbox^TM:频谱分析仪和逻辑分析示波器，以及时域示波器的触发。·Phased Array System Toolbox^TM:极化支持、数组锥化以及针对传感器数组分析、波形分析和雷达方程计算的应用程序代码生成和实现。·Simulink Coder^TM:减少了从调用的Simulink函数的数据副本。·Fixed-Point Designer^TM:一款结合了Fixed-Point Toolbox^TM和Simulink FixedPoint^TM功能。·HDL Verifier^TM:从MATLAB生成HDL测试工作台。优势特点：1)高效的数值计算及符号计算功能，能使用户从繁杂的数学运算分析中解脱出来；2)具有完备的图形处理功能，实现计算结果和编程的可视化；3)友好的用户界面及接近数学表达式的自然化语言，使学者易于学习和掌握；4)功能丰富的应用工具箱(如信号处理工具箱、通信工具箱等)，为用户提供了大量方便实用的处理工具。编程环境：MATLAB由一系列工具组成。这些工具方便用户使用MATLAB的函数和文件，其中许多工具采用的是图形用户界面。包括MATLAB桌面和命令窗口、历史命令窗口、编辑器和调试器、路径搜索和用于用户浏览帮助、工作空间、文件的浏览器。随着MATLAB的商业化以及软件本身的不断升级，MATLAB的用户界面也越来越精致，更加接近Windows的标准界面，人机交互性更强，操作更简单。而且新版本的MATLAB提供了完整的联机查询、帮助系统，极大的方便了用户的使用。简单的编程环境提供了比较完备的调试系统，程序不必经过编译就可以直接运行，而且能够及时地报告出现的错误及进行出错原因分析。简单易用：Matlab是一个高级的矩阵/阵列语言，它包含控制语句、函数、数据结构、输入和输出和面向对象编程特点。用户可以在命令窗口中将输入语句与执行命令同步，也可以先编写好一个较大的复杂的应用程序(M文件)后再一起运行。新版本的MATLAB语言是基于最为流行的C++语言基础上的，因此语法特征与C++语言极为相似，而且更加简单，更加符合科技人员对数学表达式的书写格式。使之更利于非计算机专业的科技人员使用。而且这种语言可移植性好、可拓展性极强，这也是MATLAB能够深入到科学研究及工程计算各个领域的重要原因。强大处理：MATLAB是一个包含大量计算算法的集合。其拥有600多个工程中要用到的数学运算函数，可以方便的实现用户所需的各种计算功能。函数中所使用的算法都是科研和工程计算中的最新研究成果，而且经过了各种优化和容错处理。在通常情况下，可以用它来代替底层编程语言，如C和C++。在计算要求相同的情况下，使用MATLAB的编程工作量会大大减少。MATLAB的这些函数集包括从最简单最基本的函数到诸如矩阵，特征向量、快速傅立叶变换的复杂函数。函数所能解决的问题其大致包括矩阵运算和线性方程组的求解、微分方程及偏微分方程的组的求解、符号运算、傅立叶变换和数据的统计分析、工程中的优化问题、稀疏矩阵运算、复数的各种运算、三角函数和其他初等数学运算、多维数组操作以及建模动态仿真等。图形处理：MATLAB自产生之日起就具有方便的数据可视化功能，以将向量和矩阵用图形表现出来，并且可以对图形进行标注和打印。高层次的作图包括二维和三维的可视化、图象处理、动画和表达式作图。可用于科学计算和工程绘图。新版本的MATLAB对整个图形处理功能作了很大的改进和完善，使它不仅在一般数据可视化软件都具有的功能(例如二维曲线和三维曲面的绘制和处理等)方面更加完善，而且对于一些其他软件所没有的功能(例如图形的光照处理、色度处理以及四维数据的表现等)，MATLAB同样表现了出色的处理能力。同时对一些特殊的可视化要求，例如图形对话等，MATLAB也有相应的功能函数，保证了用户不同层次的要求。另外新版本的MATLAB还着重在图形用户界面(GUI)的制作上作了很大的改善，对这方面有特殊要求的用户也可以得到满足。模块工具：ATLAB对许多专门的领域都开发了功能强大的模块集和工具箱。一般来说，它们都是由特定领域的专家开发的，用户可以直接使用工具箱学习、应用和评估不同的方法而不需要自己编写代码。领域，诸如数据采集、数据库接口、概率统计、样条拟合、优化算法、偏微分方程求解、神经网络、小波分析、信号处理、图像处理、系统辨识、控制系统设计、LMI控制、鲁棒控制、模型预测、模糊逻辑、金融分析、地图工具、非线性控制设计、实时快速原型及半物理仿真、嵌入式系统开发、定点仿真、DSP与通讯、电力系统仿真等，都在工具箱(Toolbox)家族中有了自己的一席之地。程序接口：新版本的MATLAB可以利用MATLAB编译器和C/C++数学库和图形库，将自己的MATLAB程序自动转换为独立于MATLAB运行的C和C++代码。允许用户编写可以和MATLAB进行交互的C或C++语言程序。另外，MATLAB网页服务程序还容许在Web应用中使用自己的MATLAB数学和图形程序。MATLAB的一个重要特色就是具有一套程序扩展系统和一组称之为工具箱的特殊应用子程序。工具箱是MATLAB函数的子程序库，每一个工具箱都是为某一类学科专业和应用而定制的，主要包括信号处理、控制系统、神经网络、模糊逻辑、小波分析和系统仿真等方面的应用。软件开发：在开发环境中，使用户更方便地控制多个文件和图形窗口；在编程方面支持了函数嵌套，有条件中断等；在图形化方面，有了更强大的图形标注和处理功能，包括对性对起连接注释等；在输入输出方面，可以直接向Excel和HDF5进行连接。

——数学软件，即处理数学问题的应用软件。它为计算机解决现代科学技术各领域中所提出的数学问题提供求解手段。数学软件又是组成许多应用软件的基本构件。数学软件就是专门用来进行数学运算、数学规划、统计运算、工程运算、绘制数学图形或制作数学动画的软件。著名的数学软件有：MathType、Matlab、Mathematica、Maple、MathCad、Scilab、SAGE、Microsoft Mathematics等。智能的数学软件有：mathtool实用数学软件。著名的统计软件有：SAS、SPSS、Minitab等。数学公式编辑软件有：Mathtype、Latex等。工程计算软件有：Nastran、Ansys(有限元软件)等。数学软件基本分为三类：1数值计算的软件，如matlab(商业软件)，scilab(开源自由软件)等等；2统计软件，如SAS(商业软件)、minitab(商业软件)、SPSS(商业软件)，R(开源自由软件)等；3符号运算软件，这种是最绝妙的，不像前两种那样只能计算出数值，而是可以把符号表达成的公式、方程进行推导和化简，可以求出微分积分的表达式，代表有MathType、maple(商业软件)、mathematica(商业软件)、maxima(开源自由软件)、mathcad(商业软件)、Microsoft Mathematics(商业软件，可以通过DreamSpark免费下载)等等。数学软件包括：数值软件，应用数值方法求解数学问题的软件，用离散形式或其他近似形式给出解。数值软件产品可划分为数学程序库、数学软件包和数学软件系统等三个级别。综合性数学程序库涉及广泛的数学领域。库的组成以算法程序为主，辅以问题解算程序和功能模块，已有多种产品，但各有侧重。例如，有的侧重数值代数和统计计算；有的在数值积分、微分方程等领域有较强的处理功能；有的以插值和逼近见长。数学软件包是专为某个科目或某种应用设计的程序构件集合。专用软件包通常是对处理对象做深入的研究后产生的，有更好的适应性和更强的处理能力。它们是程序库和应用软件的重要资源。专用性的数学软件包名目繁多，如有解一类数学问题的，有供算法研究的，有供教学用的。数学软件系统是面向一类数学问题的应用系统，有完备的控制管理系统和用户界面语言系统。它能根据用户阐明的数学问题，自动判断问题提出的合理性、完备性，分析问题的类型、特性，选择适宜的算法，或随解算过程动态选择算法，自动处理或报告解算过程出现的问题,验证结果的精度。这是一类高水平的数学软件,使用简便。公式处理系统，利用计算机作符号演算来完成数学推导,用数学表达式形式给出解。例如,作函数展开、代数演算、函数求导求积、代数方程和微分方程求解的软件等。用户利用公式处理系统，可以快速准确地完成公式推导，进行数学问题的加工处理。

更具体情况是，基于I2C总线的特点:通道少、模拟、串行、总线方式。我们提出用常用的2通道任意波形发生器和示波器相结合，用软件的方法，完整测试I2C总线模拟性能，逻辑功能以及容错性能。硬件设计的技术要点在于阻抗控制，测试系统需要有比实际I2C应用更宽的带宽，I2C电气规范是OC/OD输出，OC/OD输出电路的带宽有限，难以满足系统要求，我们提出，对于SCL用50ohm阻抗，对SDA用330ohm的阻抗，同时结合软件让任意波形发生器在待测件输出状态时降低电压，使系统同时满足电平和带宽需求。使用MATLAB软件基于测试用例给出的参数(比如上升沿时间，时钟高电平的有效时间等等)，产生I2C总线的数据与时钟的波形数据，并将其在测试前可视化。通过分析产生波形的数据，过滤出波形的转折点，将这些点发送给信号发生器，让信号发生器自动做信号补全(插值)，节省传递所有信号数据所产生的冗余时间，实际下降沿时间304ns与设置的期望值几乎一致，给信号发生器设置更多的采用点可以获得更高的精度，300ns＝30采样点x 10ns采样间隔。通过这种方法，可以便捷的在波形数据可以插入各种异常，来测试I2C总线兼容性，例如：在波形中加入高频噪声来测试被测物I2C内部模拟电路的滤波器是否有能力滤除噪声，确保I2C总线正常工作。(测试被测物I2C是否具备规范定义的某些特定功能)发送不完整的I2C总线波形，被测物在等待特定时间后将会回复异常，而不是一直等待波形缺失的剩余部分(卡住)。仅使用实验室中的常见仪器，构建了完整的I2C总线兼容性测试系统，降低了系统复杂度，提高了测试覆盖度。使用MATLAB在测试前可视化总线波形，便于分析，提高测试效率与灵活性。测试平台的搭建，包括如下设备：电脑：用于运行产生总线信号数据的脚本(算法)。信号发生器：生成总线测试所需的信号。波形示波器：用于观察总线的信号波形，例如读取数据波形和应答(ACK)信号，单片机(辅助)：用于读回写入值来确认测试是否通过，被测设备：总线上接受测试信号的设备。连接线：用于连接上述设备。

本发明所述的I2C总线兼容性测试方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。

本发明还提供一种I2C总线兼容性测试系统，所述I2C总线兼容性测试系统可以实现本发明所述的I2C总线兼容性测试方法，但本发明所述的I2C总线兼容性测试方法的实现装置包括但不限于本实施例列举的I2C总线兼容性测试系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。

请参阅图2所示，为实现上述目的及其他相关目的，本发明还提供一种I2C总线兼容性测试系统，所述I2C总线兼容性测试系统包括：

至少一个安装有数学软件的电子设备21，用于运行产生总线信号数据的脚本算法；

一测试平台，与所述电子设备21通信相连，所述测试平台包括：信号发生器22、用于生成总线测试所需的信号波形；示波器23、与所述信号发生器22相连，用于观察总线的信号波形。

和/或发送不完整的I2C总线波形，等待被测物回复异常信息。

分析产生所述波形的数据，过滤出波形的转折点；

发送所述转折点至信号发生器22；

所述信号发生器22自动执行信号补全插值。

需要说明的是，应理解以上装置的各个模块的划分仅仅是一种逻辑功能的划分，实际实现时可以全部或部分集成到一个物理实体上，也可以物理上分开。且这些模块可以全部以软件通过处理元件调用的形式实现，也可以全部以硬件的形式实现，还可以部分模块通过处理元件调用软件的形式实现，部分模块通过硬件的形式实现。例如：x模块可以为单独设立的处理元件，也可以集成在上述装置的某一个芯片中实现。此外，x模块也可以以程序代码的形式存储于上述装置的存储器中，由上述装置的某一个处理元件调用并执行以上x模块的功能。其它模块的实现与之类似。这些模块全部或部分可以集成在一起，也可以独立实现。这里所述的处理元件可以是一种集成电路，具有信号的处理能力。在实现过程中，上述方法的各步骤或以上各个模块可以通过处理器元件中的硬件的集成逻辑电路或者软件形式的指令完成。以上这些模块可以是被配置成实施以上方法的一个或多个集成电路，例如：一个或多个特定集成电路(Application Specific Integrated Circuit，简称ASIC)，一个或多个微处理器(Digital Singnal Processor，简称DSP)，一个或者多个现场可编程门阵列(Field Programmable Gate Array，简称FPGA)等。当以上某个模块通过处理元件调度程序代码的形式实现时，该处理元件可以是通用处理器，如中央处理器(CentralProcessing Unit，简称CPU)或其它可以调用程序代码的处理器。这些模块可以集成在一起，以片上系统(System-on-a-chip，简称SOC)的形式实现。

为实现上述目的及其他相关目的，本发明提供一种计算机可读存储介质，其上存储有计算机程序，该程序被处理器执行如本发明所述的I2C总线兼容性测试方法。

本领域普通技术人员可以理解：实现上述各方法实施例的全部或部分步骤可以通过计算机程序相关的硬件来完成。前述的计算机程序可以存储于一计算机可读存储介质中。该程序在执行时，执行包括上述各方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。

请参阅图3所示，为实现上述目的及其他相关目的，本发明提供一种设备30，包括：处理器31及存储器32；所述存储器32用于存储电子设备21程序，所述处理器31用于执行所述存储器32存储的电子设备21程序，以使所述设备30执行如本发明所述的I2C总线兼容性测试方法。

在本发明的一个实施例中，所述设备30包括：处理器、存储器、收发器、通信接口或/和系统总线；存储器和通信接口通过系统总线与处理器和收发器连接并完成相互间的通信，存储器用于存储计算机程序，通信接口用于和其他设备进行通信，处理器和收发器用于运行计算机程序，以使所述设备30执行如本发明所述的I2C总线兼容性测试方法。

上述提到的系统总线可以是外设部件互连标准(Peripheral ComponentInterconnect，简称PCI)总线或扩展工业标准结构(Extended Industry StandardArchitecture，简称EISA)总线等。该系统总线可以分为地址总线、数据总线、控制总线等。为便于表示，图中仅用一条粗线表示，但并不表示仅有一根总线或一种类型的总线。通信接口用于实现数据库访问装置与其他设备(如客户端、读写库和只读库)之间的通信。存储器可能包含随机存取存储器(Random Access Memory，简称RAM)，也可能还包括非易失性存储器(non-volatile memory)，例如至少一个磁盘存储器。

上述的处理器可以是通用处理器，包括中央处理器(Central Processing Unit，简称CPU)、网络处理器(Network Processor，简称NP)等；还可以是数字信号处理器(Digital Signal Processing，简称DSP)、专用集成电路(Application SpecificIntegrated Circuit，简称ASIC)、现场可编程门阵列(Field Programmable Gate Array，简称FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件。

如上所述，本发明的I2C总线兼容性测试方法和系统具有如下有益效果：创造性的利用实验室中的常见仪器和软件，构建了完整的I2C总线兼容性测试系统，降低了系统复杂度，提高了测试覆盖度。

本发明解决了现有技术中对I2C总线兼容性测试过程极为复杂并且测试效果不佳的问题，有效克服了现有技术中的种种缺点而具高度产业利用价值。

上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims

1.一种I2C总线兼容性测试方法，其特征在于，所述方法包括：

将安装在电子设备中的数学软件中用于产生波形数据的脚本中输入波形参数；

在产生的波形数据中插入异常状况数据；

通过所述数学软件将所述波形数据发送给信号发生器；

所述信号发生器产生信号并等待所述信号被触发；

读取所述波形数据并发送到示波器；

分析所述示波器波形并读回写入值。

2.根据权利要求1所述的I2C总线兼容性测试方法，其特征在于，所述分析所述示波器波形并读回写入值的一种实现过程包括：

通过单片机辅助读回写入的I2C寄存器的值。

3.根据权利要求1所述I2C总线兼容性测试方法，其特征在于，所述波形参数包括：I2C设备地址，寄存器地址，寄存器数据及信号保持时间。

4.根据权利要求1所述I2C总线兼容性测试方法，其特征在于，所述在产生的波形数据中插入异常状况数据的一种实现过程包括：

和/或发送不完整的I2C总线波形，等待被测物回复异常信息。

5.根据权利要求1所述I2C总线兼容性测试方法，其特征在于，所述分析所述示波器波形并读回写入值的一种实现过程包括：

分析产生所述波形的数据，过滤出波形的转折点；

发送所述转折点至信号发生器；

所述信号发生器自动执行信号补全插值。

6.一种I2C总线兼容性测试系统，其特征在于，所述I2C总线兼容性测试系统包括：

至少一个安装有数学软件的电子设备，用于运行产生总线信号数据的脚本算法；

一测试平台，与所述电子设备通信相连，所述测试平台包括：信号发生器、用于生成总线测试所需的信号波形；示波器、与所述信号发生器相连，用于观察总线的信号波形。

7.根据权利要求6所述I2C总线兼容性测试系统，其特征在于，所述在产生的波形数据中插入异常状况数据的一种实现过程包括：

和/或发送不完整的I2C总线波形，等待被测物回复异常信息。

8.根据权利要求6所述I2C总线兼容性测试系统，其特征在于，所述分析所述示波器波形并读回写入值的一种实现过程包括：

分析产生所述波形的数据，过滤出波形的转折点；

发送所述转折点至信号发生器；

所述信号发生器自动执行信号补全插值。

9.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，该程序被处理器执行如权利要求1至5任一项所述的I2C总线兼容性测试方法。

10.一种设备，其特征在于，包括：处理器及存储器；

所述存储器用于存储电子设备程序，所述处理器用于执行所述存储器存储的电子设备程序，以使所述设备执行如权利要求1至5中任一项所述的I2C总线兼容性测试方法。