CN115982079A - 一种应用于激光雷达片内的总线结构 - Google Patents

Abstract

本发明公开了一种应用于激光雷达片内的总线结构，涉及数据传输技术领域，包括：数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；数据处理模块，用于对初步数据流进行识别，判断初步数据流所属单波；数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。本发明构建了一个连接通用低速总线APB和AMBA中高速总线的结构，结合激光雷达芯片处理的不同场景与数据的安全性，可灵活的连接低速总线与各类高速总线，灵活的配置总线桥模块的数量和所处理的总线数据的位宽，从而提高激光雷达芯片的安全性。

Description

一种应用于激光雷达片内的总线结构

技术领域

本发明涉及数据传输技术领域，更具体的说是涉及一种应用于激光雷达片内的总线结构。

背景技术

对于汽车来说，车辆安全是制造汽车的重中之重，而激光雷达是车辆安全的重要组成部分，为驾驶员准确的提供车辆周围物体的位置、运动状态和形状等信息，也为无人驾驶的广泛应用提供了可能。目前车辆安全大致分为主动安全和被动安全，主动安全是指车辆行驶过程中车辆系统的稳定性，包括制动系统（ABS）、激光雷达检测系统、轮胎气压检测系统、车速感应系统等；被动安全指车辆发生碰撞时对驾驶员的安全保护，包括车身材质、安全带装置、安全气囊、转向柱能量吸收装置等。

而目前针对提高激光雷达探测的准确性和驾驶系统的安全性，现有专利技术（点云数据的处理方法、装置、存储介质及激光雷达系统）通常会在车辆上加装多个激光雷达收发装置来实现。其可通过提高装置的数量和放置的方位来采集车辆周围更多的激光反射信号，从而为系统提供更多的信息来提高车辆的安全性。

现有技术中将错误检查和纠正（ECC）的技术或思想应用在存储器或者闪存等存储设备上，为了保证系统在存储器上的读写操作能正确的进行，避免或降低对存储器中的数据进行操作时出现错误，从而保证系统读写数据的安全性，该类方法保证了数据存储的安全并未保证数据传输时的安全。

由于在车辆上加装多个激光雷达收发装置来提高激光雷达探测的准确性和驾驶系统的安全性，会提高生产成本；将ECC技术应用于存储器中，只能保证存储的数据在读写操作时的正确，并不能保证在总线中传输的数据的正确。因此，如何保证传输过程中数据的安全性是本领域技术人员亟需解决的问题。

发明内容

有鉴于此，本发明提供了一种应用于激光雷达片内的总线结构，克服上述缺陷。

为了实现上述目的，本发明提供如下技术方案：

一种应用于激光雷达片内的总线结构，包括：

数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；

数据处理模块，用于对初步数据流进行识别，判断初步数据流所属波形类别；还用于接收同一发射源的多个回波；

数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。

可选的，数据处理模块包括6个种类的通道，分别为：FD0 channel、FD1 channel、FD2 channel、FD3 channel、FB channel、CPU channel；

其中，FD0 channel、FD1 channel均用于总线通道信息重排、数据的重组和数据格式化操作；

FD2 channel用于实现数据的仲裁和数据格式化操作；

FD3 channel用于屏蔽掉总线主机任何通道的数据，放出需要发送的数据，具有mask功能和数据格式化操作；

FB channel用于实现回写操做；

CPU channel用于将采集到的数据上报给CPU。

可选的，总线的传输数据帧格式包括ECC模式、CRC模式和NO_ECC&CRC模式，在数据传输时会根据需要切换至对应的校准模式。

可选的，ECC模式下FD0-3channel中数据帧的相同结构为：每笔数据包transaction的LSB都是1bit的包尾、均具有3bit的目的地地址dest ID。

可选的，FD0-3channel中对初步数据流的处理步骤为：将各通道中的数据进行格式化，即将每笔数据包transaction的帧头剔除，并将每笔数据包transaction拼凑成与高速总线数据位宽一致的形式，以Tlast=1代表数据包的结尾。

可选的，回写操做的优先级高于总线的写操作和读操作。

可选的，读操作的具体步骤为：通过CPU配置寄存器，配置通道个数，开启选中的通道对接收数据进行纠错和校正，获得初步数据流；依据初步数据流从数据处理模块自动选择对应的通道，经过流处理后，将重组的数据经过FIFO作为缓存，并根据目的地地址destID，将缓存的数据通过高速总线主机发送到对应从机模块；其中，能够自动选择对应的通道是由于数据本身的一段3bit的位宽与6种通路存在映射关系，且每款芯片都会固定。

可选的，写操作的具体步骤为：通过CPU配置寄存器，选择所需的通道个数，将数据灌入开启的通道中，经过纠正模块对数据进行纠错和校正，然后将数据根据目的地地址dest ID发送到对应的从机模块。

经由上述的技术方案可知，与现有技术相比，本发明公开了一种应用于激光雷达片内的总线结构，构建了一个连接通用低速总线APB和AMBA中高速总线的结构，该结构可以处理激光雷达单波或全波的信号，提高单个激光雷达装置处理漫反射中的多个信号的能力；该总线结构运用了ECC和CRC的相关思想和技术，可实现数据在总线传输过程中的校正和纠错，可在数据还未存储到存储器之前便对数据进行处理，能更快速准确地处理反射回来的信号，从而提高系统的稳定性与安全性。本发明的总线结构结合了激光雷达芯片处理的不同场景与数据的安全性，可灵活的连接低速总线与各类高速总线，灵活的配置总线桥模块的数量和所处理的总线数据的位宽，从而提高激光雷达芯片的安全性。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。

图1为本发明的总线结构示意图；

图2为本发明的总线写操作的工作流程示意图；

图3为本发明的总线读操作的工作流程示意图；

图4为流处理模块的结构示意图；

图5为在ECC模式下FD0-3的帧结构示意图；

图6为FD0-3数据格式化结构示意图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

激光雷达的回波检测通常是处理反射回来的单波或全波，若芯片系统能及时接收物体表面反射回的单波或全波，并对接收到的信号进行纠错、校正处理，便可更准确的分析出检测到的物体的各种信息，从而让CPU高效的分配系统资源，提高系统的安全性。

在激光雷达芯片系统中会存在很多模块的相互作用，而模块相互作用的桥梁就是总线，该总线桥结构不仅使各个模块顺利的进行通信，还会对总线中的数据进行纠错和校正。该总线桥适用于32bit、64bit、128bit、256bit等位宽可调的数据，可使用单个或多个总线主机对数据进行处理，每个主机可连接4个总线从机，相当于一个主机可以连接4条独立的通道。以读写32bit数据，使用4个总线主机，以连接APB与AXI Stream总线为例进行介绍，该总线结构如图1所示，主要由三大部分组成，第一部分是数据纠正模块，即MBI Mastersand RW Controller（MBI主机和读写控制器），负责对总线中的数据进行纠错和校正的功能；第二部分数据处理模块，即RX Data Processor & Frame Dispatcher（收端数据处理和帧调度器），负责处理数据流，可识别出数据来自多波中的哪一个单波，提高系统分析探测的准确性；第三部分是数据传输模块，即FIFO-to-AXI Stream Master（主机总线数据传输器），负责将处理过的数据流通过FIFO缓存并发送到AXI stream总线接口中，完成向其他模块传输数据的功能。

该总线传输的数据帧格式共有ECC、CRC和不带ECC与CRC三种模式，芯片系统使用三种模式的哪一种会根据软件系统和实际情况综合决定，车辆在高速公路上行驶时，会自动开启运动模式，该模式下一般会提升车辆行驶速度，总线通常选择正常模式，不带CRC或ECC会节省功耗，在相对安全的行驶环境下也是一种最优的选择；当车辆在市区行驶时，一般会选择标准模式或经济模式（若是电动汽车还可选择纯电动模式），在周围环境比较复杂的情况下，芯片系统会选择ECC模式，为驾驶员提供更多周围环境的准确的参考信息，提高驾驶安全。每款芯片系统会根据车辆功能的不同，灵活地选择该总线的三种模式，若软件系统的应用场景与总线的三种模式搭配到最佳，可提升车辆系统的性能。

该总线写操作的工作流程如图2所示，通过CPU配置寄存器，将数据灌入开启的通道中，向从机发送数据，也就是激光雷达向目标物体发射探测信号。以4个master（主机）为例，CPU可以通过配置寄存器，可选择使用4个主机中的任何一个或多个，每个主机选择发送的通道，可以选择单个或多个，每个主机最多选择4个通道，即向目标物体发射单波或多波信号。该总线的传输通道可通过系统随机配置，面对不同模式或探测不同的物体，系统可以随时调整选中的通道数发射单波或多波，可动态的节省功耗，提高系统资源利用率。

该总线读操作的工作流程如图3所示，通过CPU配置寄存器，将数据灌入开启的通道中，经过矫正模块（即数据纠正模块）向流处理模块（即数据处理模块）发送，经过流处理后，会将重组的数据经过4路FIFO作为缓存（每一个总线主机对应一路FIFO），并将缓存的数据经AXI Stream总线发送到其他从机模块，在总线传输过程中会根据数据的destinationid（目的地地址）将其分配到对应的从机模块中，该dest ID（即destination id）在每一版芯片系统中是独特的。通常读操作时只选择选中的总线主机中的单一通道传输数据，但与写操作相同之处是可并行选中多个总线主机。

在RX Data Processor & Frame Dispatcher部分共分为6大种类的通道，该部分结构如图4所示，FD0 channel（帧调度器的0通道）与FD1 channel（帧调度器的1通道）的功能类似，可以实现总线通道信息重排、数据的重组和数据格式化操作；FD2 channel（帧调度器的2通道）可以实现数据的仲裁和数据格式化操作；FD3 channel（帧调度器的3通道）可屏蔽掉总线主机任何通道的数据，放出需要发送的数据，具有mask（屏蔽）功能和数据格式化操作；FB channel（回写通道）具有回写的功能，且优先级高于总线的写操作和读操作，当车辆遇到紧急情况时，系统会进行回写操做，为CPU的紧急制动等提供准确的信息；CPUchannel（CPU通道）具有将采集到的数据上报给CPU，由CPU进行统计分析等工作。FD0和FD1通常处理来自总线主机的短包，通常每个总线主机的通道发送的数据不超过8个transaction（数据包），每个transaction（数据包）的位宽会根据芯片系统的需要进行调整，通常采用32bit；FD2通常处理中长包，通常每个总线主机的通道发送的transaction数量范围为1-8；FD3通常处理超长包，通常每个总线主机的通道发送的transaction数量范围为8-400。

FD0-3的帧结构略有不同，一般与总线主机的模式一致，有ECC模式、CRC模式和不带ECC与CRC的模式。本实施例中在ECC模式下的帧结构如图5所示，相同之处：（1）每笔transaction的LSB都是1bit的包尾，若MF=0则代表该笔transaction为该帧数据的最后一笔；（2）都有3bit的dest ID，若每版芯片采用不同数量的总线主机，增加不同的从机模块，都会改变ID的位宽。帧结构不同之处：（1）FD0-1具有连续采集并处理多波的功能，当数据段中多收功能的标志位Arb（Arbitration hold）拉高后，芯片系统会重复的采集该类信号，即当激光雷达发射的激光遇到粗糙的物体表面发生漫反射时，系统可以处理接收到的多个波形信号，该一发多收的功能可提高激光雷达芯片对漫反射信号的利用率；（2）本实施例使用4个总线主机共能连接16个总线从机，故在FD帧格式中up-chnl（更新的通道）为4bit便可完成编码并代表16个不同的从机，up-chnl的位宽由芯片系统选择多少个总线主机决定。

FD0-3数据格式化结构图如图6所示，该部分为流处理部分中的最后一步，将FD0-3中的数据进行格式化，即把不同数据帧中的数据提取出来，重新将多组数据拼成与AXIStream总线数据位宽一致的形式，以Tlast=1代表数据包的结尾，将来自MBI通道的整包数据格式化后通过高速总线发送到其他从机模块中。

本实施例的总线支持多个总线主机可配，每个主机对应连接从机的通道可选，在通道中传输的数据位宽可选，可实现低速总线向高速总线的转换，可连接的总线类型较丰富，能将低速外围总线APB与AMBA中高速互联总线AXI3、4、AXI Stream、AHB等进行连接；

本实施例中总线的流处理部分可支持6大种类的数据处理，FD0-1、FD2、FD3、FB、CPU共6种channel分别可实现来自总线数据通道重排序输出、来自总线数据通道轮询输出、来自总线数据通道选择性输出、紧急制动下最高优先级控制、CPU统计分析数据的功能；

该总线FD0-1的读操作可支持雷达一发多收的功能（同一信号源收4次以上），可以对同一发射源发射后反射回来的多个信号进行处理，可在数据传输过程中支持数据的校正与报错功能，有ECC、CRC与NO_ECC&CRC三种模式可选，结合实际的应用场景与软件系统配套使用可提升系统的安全性，如提高车载中BSD盲区监测系统等的准确性和探测目标物体的实时性等。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种应用于激光雷达片内的总线结构，其特征在于，包括：

数据纠正模块，用于对总线中的数据进行纠错和校正，获得初步数据流；

数据处理模块，用于对初步数据流进行识别，判断初步数据流所属波形类别；还用于接收同一发射源的多个回波；

数据传输模块，用于将识别后的初步数据流通过FIFO缓存并发送到高速总线接口。

2.根据权利要求1所述的一种应用于激光雷达片内的总线结构，其特征在于，数据处理模块包括6个种类的通道，分别为：FD0 channel、FD1 channel、FD2 channel、FD3 channel、FB channel、CPU channel；

其中，FD0 channel、FD1 channel均用于总线通道信息重排、数据的重组和数据格式化操作；

FD2 channel用于实现数据的仲裁和数据格式化操作；

FD3 channel用于屏蔽掉总线主机任何通道的数据，放出需要发送的数据，具有mask功能和数据格式化操作；

FB channel用于实现回写操做；

CPU channel用于将采集到的数据上报给CPU。

3.根据权利要求2所述的一种应用于激光雷达片内的总线结构，其特征在于，总线的传输数据帧格式包括ECC模式、CRC模式和NO_ECC&CRC模式，在数据传输时会根据需要切换至对应的校准模式。

4.根据权利要求3所述的一种应用于激光雷达片内的总线结构，其特征在于，ECC模式下FD0-3channel中数据帧的相同结构为：每笔数据包transaction的LSB都是1bit的包尾、均具有3bit的目的地地址dest ID。

5.根据权利要求2所述的一种应用于激光雷达片内的总线结构，其特征在于，FD0-3channel中对初步数据流的处理步骤为：将各通道中的数据进行格式化，即将每笔数据包transaction的帧头剔除，并将每笔数据包transaction拼凑成与高速总线数据位宽一致的形式，以Tlast=1代表数据包的结尾。

6.根据权利要求4所述的一种应用于激光雷达片内的总线结构，其特征在于，回写操做的优先级高于总线的写操作和读操作。

7.根据权利要求6所述的一种应用于激光雷达片内的总线结构，其特征在于，读操作的具体步骤为：通过CPU配置寄存器，配置通道个数，开启选中的通道对接收数据进行纠错和校正，获得初步数据流；依据初步数据流从数据处理模块自动选择对应的通道，经过流处理后，将重组的数据经过FIFO作为缓存，并根据目的地地址dest ID，将缓存的数据通过高速总线主机发送到对应从机模块。

8.根据权利要求6所述的一种应用于激光雷达片内的总线结构，其特征在于，写操作的具体步骤为：通过CPU配置寄存器，选择所需的通道个数，将数据灌入开启的通道中，经过数据纠正模块对数据进行纠错和校正，然后将数据根据目的地地址dest ID发送到对应的从机模块。

Images