CN107832179A

CN107832179A - 一种PCIe Error Enabling测试方法

Info

Publication number: CN107832179A
Application number: CN201711206015.3A
Authority: CN
Inventors: 韩燕燕
Original assignee: Zhengzhou Yunhai Information Technology Co Ltd
Current assignee: Zhengzhou Yunhai Information Technology Co Ltd
Priority date: 2017-11-27
Filing date: 2017-11-27
Publication date: 2018-03-23

Abstract

本发明提供一种PCIe Error Enabling测试方法，首先使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，然后进行PCIe Error Enabling测试。该方法适用于带有XDP接口，支持PCIe Error Enabling功能的X86服务器产品。开启PCIe Error Enabling功能的情况下，给PCIe设备注入可纠正错误来模拟实际应用中出现的PCIe设备Error，通过读取寄存器的值判断PCIe Error Enabling功能是否成功实现，在Error数目达到阈值时不会发生服务器掉盘等现象。该测试方法操作简单，实用性较强，有效确保了服务器的可靠性和安全性。

Description

一种PCIe Error Enabling测试方法

技术领域

本发明涉及计算机技术领域，具体地说是一种PCIe Error Enabling测试方法。

背景技术

随着互联网等重大行业对于大数据的要求，服务器的发展迅猛，对服务器的安全可靠性要求越来越高。作为服务器产品提供商，一款服务器无论是在研发阶段还是生产阶段都需要模拟客户的使用过程，对产品的安全性进行测试，而安全性的测试主要体现在RAS性能上。

RAS特性中重要的一点就是PCIe设备的RAS特性。PCIe设备是服务器中的一种重要的电子器件，随着对服务器高性能高扩展性的要求，服务器中的PCIe扩展设备越来越多，从而在其工作过程中难免会出现错误，而对于稳定性要求高的用户来说，PCIe设备故障可能会引起掉盘、断网等致命性的问题。PCIe设备错误根据其原因还可分为硬件错误和软件错误。硬件错误是由于硬件的损害或者缺陷造成；软件错误是随机出现的，例如在PCIe设备附近突然出现信号干扰等因素都可能造成PCIe设备软件错误的发生。

RAS性能指的是机器的可靠性(Reliability)、可用性(Availability)和可服务性(Serviceability)。PCIe设备级别的RAS特性是评判服务器性能高低的一个重要的技术。因此对于高性能的服务器来说，必须具备必要的容错、在线恢复等技术支持。PCIe设备RAS中的PCIe Error功能，是当一个PCIe设备Error达到一定的阈值后,达到可纠正错误的上限，会产生一条log,来便于debug分析，但是系统能自我修复并且能正常工作。

RAS性能的测试方法多种多样，但是PCIe设备的拓扑结构比较复杂，系统下的工具或是用debug工具读出来的PCIe设备的port端口，都是和实际硬件设计相关，BIOS会从硬件设备读出实际端口，但是该拓扑端口是Python语言工具无法识别的，所以传统的纯软件测试方法如Intel的IDK工具很难实现，必须要有一种方法能够找到Python语言工具能够识别的拓扑端口。

发明内容

本发明的技术任务是针对现有技术的不足，提供一种PCIe Error Enabling测试方法。

本发明解决其技术问题所采用的技术方案是：

一种PCIe Error Enabling测试方法，首先使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，然后进行PCIe Error Enabling测试：给PCIe设备注错，模拟实际应用中PCIe设备出错情况，通过读取寄存器的值来判断PCIe Error Enabling功能是否成功实现，可纠正的错误是否能够修复。

可选地，使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，具体过程如下：

1）准备好测试平台；

2）准备好Windows控制端平台，需要安装 .Netframework3.5、安装工具Intel®Platform Debug Toolkit，并且拷贝PCIe注错脚本到系统盘；

3）用ITP工具连接测试平台和Windows控制端平台；

4）在Windows控制端平台打开工具Intel® Platform Debug Toolkit中的ConfigConsole，选择CPU对应的相应的平台，点击Apply连接上测试机，连上之后查看CPU的core状态，设备能够读取到所有的core的信息后才能确保CPU已经被工具正确的识别到，在Windows控制端平台系统中打开PCIe注错脚本文件中的Python控制台“startCscripts.py”，不同的注错脚本名称略有不同；

5）在Python控制台中输入指令，查看PCIe设备的Port Mapping，命令如下：

#disVcuAccessMethod()

#pcie.topology()

#pcie.port_map()

ITP设备识别到的port端口和Python识别到的方式不同，需要做一下转化，转化成Python语言能够识别的port端口：

首先需要用工具打开注错的功能并且清空寄存器，确保能够读到寄存器的数据，然后需要ITP设备读取服务器上所插得所有的PCIe扩展卡，并且识别每张扩展卡的实际port端口，而且根据速率信息判断是服务器上的哪张扩展卡，最后读取转化成的Python语言的port端口名称，注错过程中只能识别该端口。

可选地，所述测试平台下测试机安装Linux操作系统，或测试机不限制系统，在BIOS setup界面下模拟。

可选地，用ITP工具连接测试平台和Windows控制端平台，是指：在测试平台断电情况下，将ITP工具的数据线XDP接口端插在测试平台主板的XDP接口，USB口插在Windows控制端平台的USB端口上，并插上ITP电源，确保Windows控制端平台识别设备。

可选地，PCIe Error Enabling测试过程如下：

1）在查询PCIe设备的port端口的基础上，给PCIe设备模拟注错，测试机上电开机，进入BIOS Setup界面，测试机台启动到BIOS setup下，开启PCIe Error Enabling功能，保存设置后退出，重启测试机台，待测试机进入系统；

2）根据上一步读到的Python能够识别的port端口，对指定的设备进行模拟用户使用环境中报错机制，输入命令：

# ei.resetinjectorlockcheck()

#halt

#ei.injectPcieError(socket=*,port=*,errType=’ce’)

#go

注：ei.resetinjectorlockcheck()，是要清空注错寄存器中的数据和解除寄存器的锁定，halt目的是使系统暂停，CPU的运行速率非常高，高速环境中ITP很难模拟注错环境，ce为可纠正的错误，Socket = 0 or 1 (0=CPU1 / 1=CPU2)，port为识别到的PCIe设备的port，port为字母的情况下需要加上符号’*’；

3）根据阈值的设置大小给该PCIe设备注入可纠正的Error，当Error数目达到阈值，此时Server端通过命令ipmitool sel elist查看Error的log，通过log中的寄存器地址查看PCIe设备的错误是否注入成功并正确记录，

系统静置几分钟后，系统没有蓝屏或宕机现象，即在PCIe设备 Error达到阈值后，Device修正了PCIe设备Error。

可选地，开启PCIe Error Enabling功能，是指：设置“Advanced Settings ->Error Handling Settings”， Select “AER Handling” to “Firmware”，Select “S/WError injection Support” to “Disable”，“PCIe Error Enabling” to “Enable”。

可选地，该方法适用于带有XDP接口，支持PCIe Error Enabling功能的X86服务器产品。

本发明的一种PCIe Error Enabling测试方法，与现有技术相比所产生的有益效果是：

本发明提出一种使用Intel的debug工具ITP找到Python语言工具能够识别的拓扑端口，给PCIe设备注错，模拟实际应用中PCIe设备出错情况，通过读取寄存器的值来判断PCIeError Enabling功能是否成功实现，可纠正的错误是否能够修复。该方法适用于带有XDP接口，支持PCIe Error Enabling功能的X86服务器产品。开启PCIe Error Enabling功能的情况下，给PCIe设备注入可纠正错误来模拟实际应用中出现的PCIe设备Error，在Error数目达到阈值时不会发生服务器掉盘等现象。该测试方法操作简单，实用性较强，有效确保了服务器的可靠性和安全性。

附图说明

附图1是本发明测试方法的流程示意图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

如附图1所示，本发明的一种PCIe Error Enabling测试方法，首先使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，然后进行PCIe Error Enabling测试：给PCIe设备注错，模拟实际应用中PCIe设备出错情况，通过读取寄存器的值来判断PCIe Error Enabling功能是否成功实现，可纠正的错误是否能够修复。

1、使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，具体过程如下：

1）准备好测试平台；

3）用ITP工具连接测试平台和Windows控制端平台；

#disVcuAccessMethod()

#pcie.topology()

#pcie.port_map()

本发明中，测试平台下测试机安装Linux操作系统，或测试机不限制系统，在BIOSsetup界面下模拟。

本发明中，用ITP工具连接测试平台和Windows控制端平台，是指：在测试平台断电情况下，将ITP工具的数据线XDP接口端插在测试平台主板的XDP接口，USB口插在Windows控制端平台的USB端口上，并插上ITP电源，确保Windows控制端平台识别设备。

2、PCIe Error Enabling测试过程如下：

# ei.resetinjectorlockcheck()

#halt

#ei.injectPcieError(socket=*,port=*,errType=’ce’)

#go

以上所述仅为本发明的较佳实施例而已，并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所作的任何修改、等同替换、改进等，均包含在本发明的保护范围内。

除说明书所述的技术特征外，均为本专业技术人员的已知技术。

Claims

1.一种PCIe Error Enabling测试方法，其特征在于，首先使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，然后进行PCIe Error Enabling测试：给PCIe设备注错，模拟实际应用中PCIe设备出错情况，通过读取寄存器的值来判断PCIeError Enabling功能是否成功实现，可纠正的错误是否能够修复。

2.根据权利要求1所述的一种PCIe Error Enabling测试方法，其特征在于，使用debug工具ITP查询Python语言工具能够识别的PCIe设备的拓扑端口，具体过程如下：

1）准备好测试平台；

3）用ITP工具连接测试平台和Windows控制端平台；

#disVcuAccessMethod()

#pcie.topology()

#pcie.port_map()

3.根据权利要求2所述的一种PCIe Error Enabling测试方法，其特征在于，所述测试平台下测试机安装Linux操作系统，或测试机不限制系统，在BIOS setup界面下模拟。

4.根据权利要求2或3所述的一种PCIe Error Enabling测试方法，其特征在于，用ITP工具连接测试平台和Windows控制端平台，是指：在测试平台断电情况下，将ITP工具的数据线XDP接口端插在测试平台主板的XDP接口，USB口插在Windows控制端平台的USB端口上，并插上ITP电源，确保Windows控制端平台识别设备。

5.根据权利要求4所述的一种PCIe Error Enabling测试方法，其特征在于，PCIeError Enabling测试过程如下：

# ei.resetinjectorlockcheck()

#halt

#ei.injectPcieError(socket=*,port=*,errType=’ce’)

#go

6.根据权利要求4所述的一种PCIe Error Enabling测试方法，其特征在于，开启PCIeError Enabling功能，是指：设置“Advanced Settings -> Error Handling Settings”，Select “AER Handling” to “Firmware”，Select “S/W Error injection Support” to“Disable”，“PCIe Error Enabling” to “Enable”。

7.根据权利要求4所述的一种PCIe Error Enabling测试方法，其特征在于，该方法适用于带有XDP接口，支持PCIe Error Enabling功能的X86服务器产品。