CN117648084A - 一种实现i2c底层驱动的方法、装置及可读介质 - Google Patents

Abstract

本发明提供了一种实现I2C底层驱动的方法、装置及可读介质，该方法以FPGA作为I2C主机，对从设备进行读时序控制及写时序控制；写时序控制包括空闲状态、起始状态、发送数据状态及停止状态；读时序控制包括空闲状态、起始状态、发送数据状态、接收数据状态及停止状态；方案通过对各状态的跳转控制，完成主机对从机的数据写入及读取操作。本方案可根据不同I2C从设备的读写时序构建驱动程序，构建程序的时候无需改变I2C驱动代码，可兼容符合I2C协议的从设备的读写操作，提高了代码的复用率和工作效率。

Description

一种实现I2C底层驱动的方法、装置及可读介质

技术领域

本发明涉及电数据处理及集成电路领域，尤其涉及一种可基于例如verilog语言来实现I2C底层驱动的方法、装置及可读介质，以在板卡制造中，以FPGA作为I2C主机对从设备进行读写及配置。

背景技术

目前板卡上有许多器件需要通过I2C总线进行配置才可以正常工作，但是这些器件的I2C总线的时序并不一致。FPGA作为I2C主设备首先会对I2C从设备进行写操作，写完之后读取从设备之前写入的数据并判断读出的数据与写入的数据是否相同，以此判断是否配置从设备成功，如图1所示。但是目前的I2C驱动程序都是针对特定的从设备编写的，在底层驱动代码实现过程中会针对特定的从设备的时序进行设计，所以如果想要使用新的从设备就要对底层驱动代码进行更改，已经实现的代码无法复用，导致工作效率降低。

发明内容

有鉴于此，本发明实现一种能够兼容所有I2C从设备时序的驱动方法、装置及可读介质，以达到驱动代码能够复用的目的。具体而言，本发明提供了以下技术方案：

一方面，本发明提供了一种实现I2C底层驱动的方法，所述方法包括：

以FPGA作为I2C主机，对从设备进行读时序控制及写时序控制；

所述写时序控制包括空闲状态、起始状态、发送数据状态及停止状态；所述读时序控制包括空闲状态、起始状态、发送数据状态、接收数据状态及停止状态；

写时序控制时，初始I2C驱动处于空闲状态，主机提供一start_flag信号触发I2C驱动跳转至起始状态；起始状态完成后，主机将写操作标识符拉高，并且将读操作标识符拉低，令I2C驱动跳转至发送数据状态以进行数据发送；数据发送完成后，主机将写操作标识符拉低，并将读操作标识符拉低，进而跳转至停止状态；停止状态产生一动作完成信号，令停止状态再次跳转至空闲状态；

读时序控制时，初始I2C驱动处于空闲状态，I2C驱动执行写时序控制，并在发送数据状态结束后，第二次跳转至空闲状态；在第二次空闲状态中，主机提供一start_flag信号触发I2C驱动跳转至起始状态；起始状态完成后，主机将写操作标识符拉高，并且将读操作标识符拉低，令I2C驱动跳转至发送数据状态以进行数据发送；数据发送完成后，主机将写操作标识符拉低，并将读操作标识符拉高，进而跳转至接收数据状态；接收数据完成后，主机将写操作标识符拉低，并且将读操作标识符拉低，状态跳转至停止状态；停止状态产生一动作完成信号，令停止状态再次跳转至空闲状态。

优选地，在空闲状态中，当有读或写需求时，主机发送的所述start_flag信号将设置为高电平，以触发跳转至起始状态。

优选地，所述起始状态跳转至发送数据状态的具体方式为：当SCL线处于高电平，SDA线由高电平切换至低电平时，并且接收到高电平的状态结束信号时，跳转至发送数据状态。

优选地，所述发送数据状态包括传输数据以及产生响应或非响应；

所述产生响应，即发送ACK信号给从机；所述非响应，即发送NACK信号给从机；

在写数据控制中，当将要由发送数据状态跳转至停止状态时，发送NACK信号给从机。

优选地，写时序控制中，停止状态跳转至空闲状态的具体方式为：

SCL线处于高电平，SDA线从低电平切换至高电平，并产生停止条件后，跳转至空闲状态。

优选地，在读时序控制中，发送数据状态中，当主机将写操作标识符拉高且读操作标识符为高电平时，跳转至空闲状态。

优选地，所述接收数据状态包括接收数据以及产生响应或非响应；

所述产生响应，即发送ACK信号给从机；所述非响应，即发送NACK信号给从机；

所述接收数据状态中，主机读取从机的数据，并赋值。

优选地，在读时序控制中，所述主机先完成对从机的写入，再读取从机的数据。

优选地，在每个状态完成后，均设置并产生一个st_done=1标志位，表示对应的状态完成一次并且该状态结束。

第二方面，本发明还提供了一种实现I2C底层驱动的装置，所述装置包括FPGA模块、I2C总线，以及连接在I2C总线上的从机；所述FPGA模块作为I2C主机，通过I2C总线与从机进行数据交互；

所述装置令FPGA模块与从机之间执行如上所述的一种实现I2C底层驱动的方法。

第三方面，本发明还提供了一种计算机可读介质，包括存储在其上的指令，当所述指令由至少一个处理单元处理时，完成如上所述的一种实现I2C底层驱动的方法。

与现有技术相比，本发明技术方案至少具有以下有益效果：本方案可根据不同I2C从设备的读写时序构建驱动程序，通过FPGA作为主机与I2C的从设备进行通信;本方案在构建程序的时候无需改变I2C驱动代码（可兼容所有符合I2C协议的从设备的读写操作），提高了代码的复用率和工作效率。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其它的附图。

图1为现有的判断配置成功判断方式示意图；

图2为本发明实施例的I2C写时序示意图；

图3为本发明实施例的I2C读时序示意图；

图4为本发明实施例的I2C从设备配置流程图。

具体实施方式

下面结合附图对本发明实施例进行详细描述。应当明确，所描述的实施例仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其它实施例，都属于本发明保护的范围。

本领域技术人员应当知晓，下述具体实施例或具体实施方式，是本发明为进一步解释具体的发明内容而列举的一系列优化的设置方式，而该些设置方式之间均是可以相互结合或者相互关联使用的，除非在本发明明确提出了其中某些或某一具体实施例或实施方式无法与其他的实施例或实施方式进行关联设置或共同使用。同时，下述的具体实施例或实施方式仅作为最优化的设置方式，而不作为限定本发明的保护范围的理解。

以下，结合图2-4，以一个具体的实施例对本发明的驱动方法进行阐述。本方案主要通过例如verilog语言等，来实现I2C底层的读、写驱动操作，以解决底层驱动操作便于和统一编写，以及驱动程序的复用问题。本实施例中，例如可以使用FPGA作为主机，FPGA与从设备均连接在I2C总线上，FPGA对从设备数据进行读、写操作。

一、结合图2所示，当主机确定启动写时序时，I2C写时序实现的具体方式如下：

本实施例中，在写时序中，包括四个主要状态：空闲状态（st_idle）、起始状态（st_start）、发送数据状态（st_send）和停止状态（st_stop）。

①空闲状态（st_idle）：I2C总线在停止条件之后一直处于空闲状态，通过外部的start_flag信号触发其跳转到起始状态（st_start），此处，外部的start_flag信号由主机发送，当有读写需求时，该信号会发送一个高电平，以触发跳转到起始状态。此处，停止条件会在写时序（或读时序）完成时触发。

②起始状态（st_start）：当SCL线是高电平时，SDA线从高电平向低电平切换，即产生了起始条件后，跳转到发送数据状态（st_send）。此处，产生起始条件，即st_done=1（即状态结束信号），表示每个状态完成一次并且该状态结束的标志（即在每一个状态完成后，都会产生一个st_done标志位，表示这个状态完成了一次），这一信号，是在SDA线电平切换后由时序产生。

③发送数据状态（st_send）：主要包括传输数据（例如8bit数据）和产生响应、非响应两个部分。由主机发送的写操作标识符（wr_flag=1）为高电平且由主机发送的读操作标识符（rd_flag=0）为低电平时，I2C总线一直保持在发送数据状态并持续发送数据；直到写操作标识符（wr_flag=0）为低电平且读操作标识符（rd_flag=0）为低电平时，即此时检测到需要进行状态跳转，此时在本状态中会产生一个NACK信号发送给从机，并跳转到停止状态（st_stop）。

④停止状态（st_stop）：SCL线是高电平时，SDA线从低电平向高电平切换，即产生了停止条件，此时跳转到空闲状态。同时产生一个I2C_done信号（即动作完成信号），表示一次I2C写操作完成。

这里，在又一个优选的实施方式中，在每个状态完成后，都设置并产生一个st_done=1标志位，表示对应的状态完成一次并且该状态结束，即在每一个状态完成后，都会产生一个st_done标志位，表示这个状态完成了一次，这样便于对各个状态的完成情况进行监控，以及及时的切换。

二、结合图3所示，I2C读时序实现过程如下：

读时序包括空闲状态（st_idle）、起始状态（st_start）、发送数据状态（st_send）、接收数据状态（st_read）和停止状态（st_stop）五个部分组成，读时序会将上述五个部分重复使用。本实施例中，在进行读时序过程中，需要先进行写时序的相关操作，并在写时序基本完成时，进行状态跳转，以继续后续具体的数据读取操作，具体状态跳转设置方式如下：

①空闲状态（st_idle）：I2C总线在停止条件之后一直处于空闲状态，通过外部的start_flag信号触发其跳转到起始状态。此处，外部的start_flag信号由主机发送，当有读/写需求时，该信号会发送一个高电平，以触发跳转到起始状态。此处，停止条件会在写时序（或读时序）完成时触发。

②起始状态（st_start）：SCL线是高电平时，SDA线从高电平向低电平切换，即产生了起始条件后，跳转到发送数据状态（st_send）。此处，产生起始条件，即st_done=1，表示每个状态完成一次状态结束的标志，这一信号，是在SDA线电平切换后产生。

③发送数据状态（st_send）：主要包括传输数据（8bit数据）和产生响应、非响应两个部分。由主机发送的写操作标识符（wr_flag=1）为高电平且由主机发送的读操作标识符（rd_flag=0）为低电平时，I2C总线一直保持在发送数据状态并持续发送数据；直至写操作标识符（wr_flag=1）为高电平且读操作标识符（rd_flag=1）为高电平时，会跳转到空闲状态（st_idle），此处的状态跳转，是为了重新发送一次从设备地址，以继续构建后续的数据读取操作，在读时序过程的该状态中，只接收主机发送的ACK信号。

④空闲状态（st_idle）：读时序再次跳转到这里，等待外部的start_flag信号触发并跳转到起始状态（st_start）。此处，外部的start_flag信号由主机发送，当有读写需求时，该信号会发送一个高电平，以触发跳转到起始状态。

⑤起始状态（st_start）：当SCL线是高电平时，SDA线从高电平向低电平切换，并且产生起始条件后，跳转到发送数据状态（st_send）。此处，产生起始条件，即st_done=1，表示每个状态完成一次状态结束的标志，这一信号，是在SDA线电平切换后产生。

⑥发送数据状态（st_send）：由主机发送的写操作标识符（wr_flag=1）为高电平且由主机发送的读操作标识符（rd_flag=0）为低电平时，I2C总线一直保持在发送数据状态并持续发送数据；当写操作标识符（wr_flag=0）低电平且读操作标识符（rd_flag=1）为高电平时，则跳转到接收数据状态（st_read）。

⑦接收数据状态（st_read）：主要包括接收数据（例如8bit数据）和产生响应、非响应两个部分，响应即ACK发送给从机，非响应即发送NACK信号给从机；此处，接收数据即读取从机设备的数据，并赋值，此处，赋值即将读取到的数据放置到预设值的数组中，以验证读取数据的正确性。写操作标识符（wr_flag=0）为低电平且读操作标识符（rd_flag=1）为高电平时，I2C总线一直保持在接收数据状态持续接收数据，当写操作标识符（wr_flag=0）低电平且读操作标识符（rd_flag=0）为低电平时，则跳转到停止状态（st_stop）。

⑧停止状态（st_stop）：当SCL线是高电平时，SDA线从低电平向高电平切换，即产生了停止条件，此时跳转到空闲状态（st_idle），同时产生一个I2C_done信号，表示一次I2C读操作完成。此处，需要说明的是，I2C_done信号表示一次完整的操作完成，这个完整的操作可以是完整的读操作，也可以是完整的写操作，该I2C_done信号反馈给主机，主机基于这一信号确定是否执行新的操作，例如新的读操作或者写操作等。

这里，在又一个优选的实施方式中，在每个状态完成后，都设置并产生一个st_done=1标志位，表示对应的状态完成一次并且该状态结束，即在每一个状态完成后，都会产生一个st_done标志位，表示这个状态完成了一次，这样便于对各个状态的完成情况进行监控，以及及时的切换。

以下，结合图4所示，对本方案的具体实现过程进一步阐述如下：

如果FPGA将要执行写操作，FPGA作为主机会先提供Start_flag一个高电平，让I2C驱动由空闲状态跳转到起始状态，起始状态完成后，主机会将wr_flag拉高，rd_flag信号拉低，此时会自动跳转到发送数据状态。

数据发送完成后主机会将wr_flag信号拉低，rd_flag信号拉低，此时驱动会跳转到停止状态，停止状态产生一个I2C_done（即动作完成信号，该信号高电平有效）信号后，跳转到空闲状态等待下一次的读写操作。

读操作过程中，主机首先提供Start_flag一个高电平，让I2C驱动由空闲状态跳转到起始状态；起始状态完成后，主机会将wr_flag拉高，并将rd_flag信号拉低，此时会自动跳转到发送数据状态。在数据发送完成后，主机会将wr_flag信号拉高，并将rd_flag信号拉高，此时I2C驱动会跳转到空闲状态（st_idle），然后主机再次提供Start_flag一个高电平，让I2C驱动由空闲状态跳转到起始状态；起始状态完成后，主机会将wr_flag拉高，并将rd_flag信号拉低，此时会自动跳转到发送数据状态，在数据发送完成后主机会将wr_flag信号拉低，并将rd_flag信号拉高，此时I2C驱动会跳转到接收数据状态（st_read）；数据接收完成后，主机会将wr_flag信号拉低，并将rd_flag信号拉低，此时I2C驱动会跳转到停止状态，停止状态将产生一个I2C_done（即动作完成信号，该信号高有效）信号，并在该信号产生后，跳转到空闲状态，等待下一次的读写操作。

本方案在又一种实施方式下，可以通过装置的方式来实现，该装置包括连接在I2C总线上的FPGA及一个或多个从设备（或称为从机），该FPGA作为主机，通过I2C总线与从设备进行数据交互；装置可以基于例如verilog语言，令FPGA模块与从机之间执行如上实施例中所述的I2C底层驱动的方法。该主机可以包括执行上述各个实施方式中各个或几个步骤的相应模块。因此，可以由相应模块执行上述各个实施方式的每个步骤或几个步骤，并且该装置可以包括这些模块中的一个或多个模块。模块可以是专门被配置为执行相应步骤的一个或多个硬件模块、或者由被配置为执行相应步骤的处理器来实现、或者存储在计算机可读介质内用于由处理器来实现、或者通过某种组合来实现。

总线可以是工业标准体系结构(ISA，Industry Standard Architecture)总线、外部设备互连(PCI，Peripheral Component)总线或扩展工业标准体系结构(EISA，ExtendedIndustry Standard Component)总线等。

本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体（Read-Only Memory，ROM）或随机存储记忆体（Random AccessMemory，RAM）等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种实现I2C底层驱动的方法，其特征在于，所述方法包括：

以FPGA作为I2C主机，对从设备进行读时序控制及写时序控制；

所述写时序控制包括空闲状态、起始状态、发送数据状态及停止状态；所述读时序控制包括空闲状态、起始状态、发送数据状态、接收数据状态及停止状态；

写时序控制时，初始I2C驱动处于空闲状态，主机提供一start_flag信号触发I2C驱动跳转至起始状态；起始状态完成后，主机将写操作标识符拉高，并且将读操作标识符拉低，令I2C驱动跳转至发送数据状态以进行数据发送；数据发送完成后，主机将写操作标识符拉低，并将读操作标识符拉低，进而跳转至停止状态；停止状态产生一动作完成信号，令停止状态再次跳转至空闲状态；

读时序控制时，初始I2C驱动处于空闲状态，I2C驱动执行写时序控制，并在发送数据状态结束后，第二次跳转至空闲状态；在第二次空闲状态中，主机提供一start_flag信号触发I2C驱动跳转至起始状态；起始状态完成后，主机将写操作标识符拉高，并且将读操作标识符拉低，令I2C驱动跳转至发送数据状态以进行数据发送；数据发送完成后，主机将写操作标识符拉低，并将读操作标识符拉高，进而跳转至接收数据状态；接收数据完成后，主机将写操作标识符拉低，并且将读操作标识符拉低，状态跳转至停止状态；停止状态产生一动作完成信号，令停止状态再次跳转至空闲状态。

2.根据权利要求1所述的方法，其特征在于，在空闲状态中，当有读或写需求时，主机发送的所述start_flag信号将设置为高电平，以触发跳转至起始状态。

3.根据权利要求1所述的方法，其特征在于，所述起始状态跳转至发送数据状态的具体方式为：当SCL线处于高电平，SDA线由高电平切换至低电平时，并且接收到高电平的状态结束信号时，跳转至发送数据状态。

4.根据权利要求1所述的方法，其特征在于，所述发送数据状态包括传输数据以及产生响应或非响应；

所述产生响应，即发送ACK信号给从机；所述非响应，即发送NACK信号给从机；

在写数据控制中，当将要由发送数据状态跳转至停止状态时，发送NACK信号给从机。

5.根据权利要求1所述的方法，其特征在于，写时序控制中，停止状态跳转至空闲状态的具体方式为：

SCL线处于高电平，SDA线从低电平切换至高电平，并产生停止条件后，跳转至空闲状态。

6.根据权利要求1所述的方法，其特征在于，在读时序控制中，发送数据状态中，当主机将写操作标识符拉高且读操作标识符为高电平时，跳转至空闲状态。

7.根据权利要求1所述的方法，其特征在于，所述接收数据状态包括接收数据以及产生响应或非响应；

所述产生响应，即发送ACK信号给从机；所述非响应，即发送NACK信号给从机；

所述接收数据状态中，主机读取从机的数据，并赋值。

8.根据权利要求1所述的方法，其特征在于，在读时序控制中，所述主机先完成对从机的写入，再读取从机的数据。

9.一种实现I2C底层驱动的装置，其特征在于，所述装置包括FPGA模块、I2C总线，以及连接在I2C总线上的从机；所述FPGA模块作为I2C主机，通过I2C总线与从机进行数据交互；

所述装置令FPGA模块与从机之间执行如权利要求1-8任一所述的一种实现I2C底层驱动的方法。

10.一种计算机可读介质，其特征在于，包括存储在其上的指令，当所述指令由至少一个处理单元处理时，完成如权利要求1-8任一所述的一种实现I2C底层驱动的方法。