CN110896372B - 一种i2c链路切换方法、终端及存储介质 - Google Patents
一种i2c链路切换方法、终端及存储介质 Download PDFInfo
- Publication number
- CN110896372B CN110896372B CN201911211523.XA CN201911211523A CN110896372B CN 110896372 B CN110896372 B CN 110896372B CN 201911211523 A CN201911211523 A CN 201911211523A CN 110896372 B CN110896372 B CN 110896372B
- Authority
- CN
- China
- Prior art keywords
- slave device
- accessed
- link
- slave
- sending
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/44—Star or tree networks
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
- H04L12/40—Bus networks
- H04L12/40006—Architecture of a communication node
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Information Transfer Systems (AREA)
Abstract
本发明公开了一种I2C链路切换方法、终端及存储介质,所述I2C链路切换方法包括:通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据;当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息;根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路;通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据;本发明通过可编辑逻辑器将CPU与所有I2C从设备进行连接,使得所有I2C从设备的接口独立设置,并将不使用的链路进行关闭,提高了整个I2C总线系统的稳定性和安全性。
Description
技术领域
本发明涉及终端应用领域,尤其涉及的是一种I2C链路切换方法、终端及存储介质。
背景技术
众所周知,I2C总线技术是在CPU引出的一组I2C接口,理论上I2C接口最多可以挂载128个I2C从设备;而当I2C从设备的数量不断增加时,I2C总线的稳定性也随之变得非常脆弱;比如,当某个I2C从设备的系统崩溃时,可能会将I2C总线上的SDA(串行数据线)或SCL(串行时钟信号)拉低,从而导致挂载在该I2C总线上的所有设备宕机;甚至会出现CPU锁死的现象,从而导致I2C总线系统崩溃,降低了I2C总线系统的安全性。
因此,现有技术还有待于改进和发展。
发明内容
本发明要解决的技术问题在于,针对现有技术缺陷,本发明提供一种I2C链路切换方法、终端及存储介质,通过将所有I2C从设备的接口进行独立设置,以使I2C总线的拓扑结构变成星型拓扑结构,从而使得I2C总线的信号质量更好,提高整个I2C总线系统的稳定性和安全性。
本发明解决技术问题所采用的技术方案如下:
本发明提供一种I2C链路切换方法,其中,所述I2C链路切换方法包括以下步骤:
通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据;
当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息;
根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路;
通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据。
进一步地,所述通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据,之前包括以下步骤:
通过可编辑逻辑器与每个I2C从设备建立连接。
进一步地,所述通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据,具体包括以下步骤:
向所述可编辑逻辑器发送所述起始信号,并通过所述编辑逻辑器将所述起始信号传递至每个I2C从设备;
当每个所述I2C从设备接收到所述起始信号时,向所述可编辑逻辑器发送地址数据,并通过所述编辑逻辑器将所述地址数据传递至每个I2C从设备。
进一步地,所述当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息,具体包括以下步骤:
当接收到所述I2C从设备发送的反馈信息时,判断所述反馈信息是否为所述确认字符;
当所述反馈信息为所述确认字符时,根据所述确认字符追踪对应的访问I2C从设备;
获取所述被访问I2C从设备的链路信息。
进一步地,所述根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路,具体包括以下步骤:
根据所述被访问I2C从设备的链路信息,确定所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系;
根据所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系,确定所述可编辑逻辑器中未使用的链路;
控制所述可编辑逻辑器关闭所述未使用的链路。
进一步地,所述通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据,具体包括以下步骤:
通过剩余的链路向所述被访问I2C从设备发送请求数据;
当接收到所述被访问I2C从设备反馈的应答信号时,向所述被访问I2C从设备发送读取指令;
当再次接收到所述被访问I2C从设备反馈的应答信号时,读取所述被访问I2C从设备中的数据。
进一步地,所述通过剩余的链路向所述被访问I2C从设备发送读请求数据,之后还包括以下步骤:
当接收到所述被访问I2C从设备反馈的应答信号时,向所述被访问I2C从设备发送重启指令;
根据所述重启指令控制所述被访问I2C从设备进行重启。
进一步地,所述当再次接收到所述I2C从设备反馈的应答信号时,读取所述被访问I2C从设备中的数据,之后还包括以下步骤:
向所述被访问I2C从设备发送终止信号,并根据所述终止信号终止与所述被访问I2C从设备之间的通信。
本发明还提供一种终端,其中,包括处理器、可编辑逻辑器以及存储器,所述可编辑逻辑器以及所述存储器分别与所述处理器连接;
所述处理器用于向所述可编辑逻辑器发送信号,以及用于控制所述可编辑逻辑器切换链路;
所述可编辑逻辑器用于连接所述处理器以及多个I2C从设备,并用于将所述处理器发送的信号传递至相应的I2C从设备;
所述存储器存储有I2C链路切换程序,所述I2C链路切换程序被所述处理器执行时用于实现如上所述的I2C链路切换方法。
本发明还提供一种存储介质,其中,所述存储介质存储有I2C链路切换程序,所述I2C链路切换程序被处理器执行时用于实现如上所述的I2C链路切换方法。
本发明采用上述技术方案具有以下效果:
本发明通过可编辑逻辑器将CPU与所有I2C从设备进行连接,使得所有I2C从设备的接口独立设置,从而使得I2C总线的拓扑结构变成星型拓扑结构;并在CPU与I2C从设备通信时,将不使用的链路进行关闭,提高了I2C总线的信号质量,从而提高了整个I2C总线系统的稳定性和安全性。
附图说明
图1是本发明较佳实施例中I2C链路切换方法的流程图。
图2是现有的CPU与I2C从设备之间的链路示意图。
图3是本发明较佳实施例中CPU与I2C从设备之间的链路示意图。
图4是本发明较佳实施例中CPU与I2C从设备之间的通信示意图(未关闭链路)。
图5是本发明较佳实施例中CPU与I2C从设备之间的通信示意图(关闭链路)。
图6是本发明较佳实施例中终端的功能示意图。
具体实施方式
为使本发明的目的、技术方案及优点更加清楚、明确,以下参照附图并举实施例对本发明进一步详细说明。应当理解,此处所描述的具体实施例仅仅用以解释本发明,并不用于限定本发明。
实施例一
请参见图1至图5。
如图2所示,在现有的I2C总线链路当中,CPU的SDA(串行数据线)与所有的I2C从设备的SDA均挂载在同一链路上,而且CPU的SCL(串行时钟信号)与所有的I2C从设备的SCL也是挂载在同一链路上;当I2C从设备的数量不断增加时,I2C总线的稳定性也随之变得非常脆弱;例如,当某个I2C从设备的系统崩溃时,可能会将I2C总线上的SDA或SCL拉低,从而导致挂载在该I2C总线上的所有设备宕机;甚至会出现CPU锁死的现象,从而导致I2C总线系统崩溃,降低了I2C总线系统的安全性。
为了提高整个I2C总线系统的稳定性和安全性,本发明提供一种I2C链路切换方法,通过将所有I2C从设备的接口进行独立设置,以使I2C总线的拓扑结构变成星型拓扑结构,从而使得I2C总线的信号质量更好,稳定性以及安全性更高。
如图1所示,在本发明实施例的一种实现方式当中,所述I2C链路切换方法包括以下步骤:
步骤S100,通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据。
在本实施例中,所述I2C链路切换方法应用于终端中,其中,所述终端包括计算机以及服务器等具有计算能力的设备。
如图3所示,在本实施例中,主控CPU通过I2C接口连接至CPLD(即可编辑逻辑器),CPLD再为每个I2C从设备引出一组I2C接口,通过该引出的I2C接口与每个I2C从设备连接;这样一来,就使得主控CPU不会与每个I2C从设备挂载在同一链路上,从而使得I2C总线的拓扑结构变成星型拓扑结构,保证了每个I2C从设备与主控CPU之间通信的安全性。
即在所述步骤100之前,包括以下步骤:
步骤001,通过可编辑逻辑器与每个I2C从设备建立连接。
在本实施例中,在主控CPU与每个I2C从设备建立连接之后,所述主控CPU依据I2C协议访问CPLD,并向所述CPLD发出I2C时序的起始信号,从而通过所述CPLD将该起始信号发送至每个I2C从设备;而当每个所述I2C从设备接收到所述起始信号时,所述主控CPU则会向所述CPLD发送设备地址(即需要访问的设备地址),并通过所述CPLD将该设备地址发送至每个I2C从设备。
在发出设备地址之后,所述主控CPU只需要等待I2C从设备反馈应答信号;而每个所述I2C从设备则会对该设备地址进行判断,判断该设备地址是否与自己的地址相同,若相同,则会向所述CPLD发送ACK应答信号(即确认字符);也就是说,只有满足要求的I2C从设备才会反馈信息。
即在所述步骤100当中,具体包括以下步骤:
步骤110,向所述可编辑逻辑器发送所述起始信号,并通过所述编辑逻辑器将所述起始信号传递至每个I2C从设备;
步骤120,当每个所述I2C从设备接收到所述起始信号时,向所述可编辑逻辑器发送地址数据,并通过所述编辑逻辑器将所述地址数据传递至每个I2C从设备。
本发明通过CPLD将主控CPU与每个I2C从设备建立连接,使得每个I2C从设备的接口独立设置,保证了I2C总线中的链路安全性;而且,通过向每个I2C从设备发送起始信号和设备地址,在I2C从设备反馈信息时,才与该I2C从设备进行通信,保证了主控CPU与被访问I2C从设备之间通信的稳定性。
如图1所示,在本发明实施例的一种实现方式当中,所述I2C链路切换方法还包括以下步骤:
步骤S200,当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息。
在本实施例中,当所述CPLD接收到被访问I2C从设备发送的ACK应答信号时,将所述ACK应答信号发送至所述主控CPU;而所述主控CPU接收所述ACK应答信号时,自动检测到ACK应答信号,并确定被访问I2C从设备所在的链路信息。
具体地,当所述主控CPU接收到所述I2C从设备发送的反馈信息时,判断所述反馈信息是否为所述确认字符;若为确认字符,则根据所述确认字符追踪对应的访问I2C从设备,并获取所述被访问I2C从设备的链路信息。
即在所述步骤200当中,具体包括以下步骤:
步骤210,当接收到所述I2C从设备发送的反馈信息时,判断所述反馈信息是否为所述确认字符;
步骤220,当所述反馈信息为所述确认字符时,根据所述确认字符追踪对应的访问I2C从设备;
步骤230,获取所述被访问I2C从设备的链路信息。
本发明通过获取被访问I2C从设备的链路信息,使得主控CPU可以根据该链路信息,控制CPLD关闭未使用的链路,在该访问I2C从设备出现系统故障时,避免其他I2C从设备受之牵连,从而保证其他I2C从设备的安全性。
如图1所示,在本发明实施例的一种实现方式当中,所述I2C链路切换方法还包括以下步骤:
步骤S300,根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路。
在本实施例中,在确定所述被访问I2C从设备的链路信息之后,所述主控CPU即可确定所述被访问I2C从设备与所述CPLD之间的链路关系,以及确定CPLD链路中未使用的链路。
在CPLD链路中未使用的链路之后,所述主控CPU则会控制CPLD将未使用的链路进行关闭,此时,除了被访问I2C从设备之外,其他的I2C从设备与所述主控CPU之间的连接全被断开,也就是说,其他的I2C从设备与所述主控CPU之间无法进行通信;此时,若被访问I2C从设备的系统出现故障,则不会波及到其他未被访问的I2C从设备,这样即可保证其他I2C从设备的安全性。
即在所述步骤300当中,具体包括以下步骤:
步骤310,根据所述被访问I2C从设备的链路信息,确定所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系;
步骤320,根据所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系,确定所述可编辑逻辑器中未使用的链路;
步骤330,控制所述可编辑逻辑器关闭所述未使用的链路。
本发明通过控制CPLD关闭未使用的链路,仅通过指定的链路与被访问I2C从设备进行通信,在被访问I2C从设备的系统出现故障时,不会波及到其他未被访问的I2C从设备,保证了其他I2C从设备的安全性。
如图1所示,在本发明实施例的一种实现方式当中,所述I2C链路切换方法还包括以下步骤:
步骤S400,通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据。
在本实施例中,在关闭未使用的链路之后,所述主控CPU继续与被访问I2C从设备进行I2C读/写操作,而CPLD仅在所述主控CPU与被访问I2C从设备之间透传信号。
具体地,在关闭不使用的链路之后,所述主控CPU通过剩余的链路向所述被访问I2C从设备发送请求数据,以通过该请求数据读取被访问I2C从设备中寄存器的值;例如,读取寄存器中的温度值;在发出所述请求数据之后,等待被访问I2C从设备反馈应答信号。
而被访问I2C从设备接收到该请求数据之后,得知所述主控CPU想要读取该寄存器中的值,并反馈ACK应答信号。
所述主控CPU得到反馈的ACK应答信号之后,向被访问I2C从设备发送重启信号以及读取指令,表示下一个字节周期需要读取信号,并再次等待被访问I2C从设备反馈ACK应答信号。
所述被访问I2C从设备接收到重启信号以及读取指令之后,进行重启,并将寄存器的值发送至所述主控CPU;例如,将寄存器中的温度值发送至所述主控CPU。
所述主控CPU接收到寄存器的值之后,不作应答,仅向被访问I2C从设备发送终止信号,以结束该轮I2C通信过程。
即在所述步骤400当中,具体包括以下步骤:
步骤410,通过剩余的链路向所述被访问I2C从设备发送请求数据;
步骤420,当接收到所述被访问I2C从设备反馈的应答信号时,向所述被访问I2C从设备发送读取指令;
步骤430,当再次接收到所述被访问I2C从设备反馈的应答信号时,读取所述被访问I2C从设备中的数据。
步骤440,向所述被访问I2C从设备发送终止信号,并根据所述终止信号终止与所述被访问I2C从设备之间的通信。
以下通过具体实施例对本发明技术方案进行说明:
现假设主控CPU需要访问的I2C从设备有3个,他们的地址分别是0x40、0x41、0x42;将这些设备都接到CPLD上,同时主控CPU引出一组I2C总线接到CPLD;现主控CPU需要从地址为0x42的I2C从设备的寄存器0x03中读取温度值,假设为50℃(0x32),其步骤如下:
S1,主控CPU按照I2C协议向CPLD发送起始信号,此时,主控CPU的I2C总线与所有I2C从设备的I2C总线处于连接状态(如图4所示),所有I2C从设备都能收到起始信号;
S2,主控CPU发出数据0x84(0x42左移1位后再或上写操作位0),等待I2C从设备反馈应答信号,此时,所有I2C从设备也都能收到主控CPU发出的数据;但是,只有被访问的I2C从设备(即设备地址与自己的地址符合的设备)才会反馈ACK应答信号;
S3,CPLD对反馈的ACK应答信号进行检测,检测被访问的I2C从设备的地址为0x42,此时,关闭地址为0x40和0x41的I2C从设备链路(如图5所示);
S4,主控CPU再发出一个字节0x03(表示要读取该寄存器地址中的值),继续等待应答;
S5,当地址为0x42的I2C从设备收到0x03的值时,反馈ACK应答信号;
S6,主控CPU收到ACK应答信号后,发出重启信号,并发出数据0x85(0x42左移1位后再或上读操作位1),等待I2C从设备反馈ACK应答信号;
S7,地址为0x42的I2C从设备接收主控CPU发出的数据0x85,并对该数据进行判断;当该数据的前7位地址为自己的地址时,获取主控CPU的读操作信号,并向主控CPU反馈ACK应答信号,以及温度值0x32,然后等待所述主控CPU的应答信号;
S8,主控CPU收到0x32的值后,给出终止信号;
S9,地址为0x42的I2C从设备收到终止信号,结束该轮I2C通信。
本发明通过将所有I2C从设备的接口独立设置,从而使得I2C总线的拓扑结构变成星型拓扑结构;并在CPU与I2C从设备通信时,根据通信需要将不使用的链路进行关闭,提高了I2C总线的信号质量,保证了I2C总线的稳定性和安全性。
实施例二
请参见图6,图6是本发明较佳实施例中终端的功能示意图。
如图6所示,本实施例提供一种终端,其中,包括处理器10、可编辑逻辑器30以及存储器20,所述可编辑逻辑器30以及所述存储器20分别与所述处理器10连接;
所述处理器10用于向所述可编辑逻辑器30发送信号,以及用于控制所述可编辑逻辑器30切换链路;
所述可编辑逻辑器30用于连接所述处理器10以及多个I2C从设备,并用于将所述处理器10发送的信号传递至相应的I2C从设备;
所述存储器20存储有I2C链路切换程序,所述I2C链路切换程序被所述处理器10执行时用于实现如实施例一所述的I2C链路切换方法;具体如上所述。
实施例三
本实施例提供一种存储介质,其中,所述存储介质存储有I2C链路切换程序,所述I2C链路切换程序被处理器执行时用于实现如实施例一所述的I2C链路切换方法;具体如上所述。
综上所述,本发明通过可编辑逻辑器将CPU与所有I2C从设备进行连接,使得所有I2C从设备的接口独立设置,从而使得I2C总线的拓扑结构变成星型拓扑结构;并在CPU与I2C从设备通信时,将不使用的链路进行关闭,提高了I2C总线的信号质量,从而提高了整个I2C总线系统的稳定性和安全性。
当然,本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程,是可以通过计算机程序来指令相关硬件(如处理器,控制器等)来完成,所述的程序可存储于一计算机可读取的存储介质中,所述程序在执行时可包括如上述各方法实施例的流程。其中所述的存储介质可为存储器、磁碟、光盘等。
应当理解的是,本发明的应用不限于上述的举例,对本领域普通技术人员来说,可以根据上述说明加以改进或变换,所有这些改进和变换都应属于本发明所附权利要求的保护范围。
Claims (7)
1.一种I2C链路切换方法,其特征在于,所述I2C链路切换方法包括以下步骤:
通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据;
当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息;
根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路;
通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据;
所述当接收到被访问I2C从设备反馈的确认字符时,获取所述被访问I2C从设备的链路信息,具体包括以下步骤:
当接收到所述I2C从设备发送的反馈信息时,判断所述反馈信息是否为所述确认字符;
当所述反馈信息为所述确认字符时,根据所述确认字符追踪对应的访问I2C从设备;
获取所述被访问I2C从设备的链路信息;
所述根据所述链路信息确定所述可编辑逻辑器中未使用的链路,并关闭所述未使用的链路,具体包括以下步骤:
根据所述被访问I2C从设备的链路信息,确定所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系;
根据所述被访问I2C从设备与所述可编辑逻辑器之间的链路关系,确定所述可编辑逻辑器中未使用的链路;
控制所述可编辑逻辑器关闭所述未使用的链路;
所述通过剩余的链路向所述被访问I2C从设备发送读取指令,并根据所述读取指令读取所述被访问I2C从设备中的数据,具体包括以下步骤:
通过剩余的链路向所述被访问I2C从设备发送请求数据;
当接收到所述被访问I2C从设备反馈的应答信号时,向所述被访问I2C从设备发送读取指令;
当再次接收到所述被访问I2C从设备反馈的应答信号时,读取所述被访问I2C从设备中的数据;
通过所述请求数据读取所述被访问I2C从设备中寄存器的温度值。
2.根据权利要求1所述的I2C链路切换方法,其特征在于,所述通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据,之前包括以下步骤:
通过可编辑逻辑器与每个I2C从设备建立连接。
3.根据权利要求1所述的I2C链路切换方法,其特征在于,所述通过可编辑逻辑器向每个I2C从设备发送起始信号,并向每个所述I2C从设备发送地址数据,具体包括以下步骤:
向所述可编辑逻辑器发送所述起始信号,并通过所述编辑逻辑器将所述起始信号传递至每个I2C从设备;
当每个所述I2C从设备接收到所述起始信号时,向所述可编辑逻辑器发送地址数据,并通过所述编辑逻辑器将所述地址数据传递至每个I2C从设备。
4.根据权利要求1所述的I2C链路切换方法,其特征在于,所述通过剩余的链路向所述被访问I2C从设备发送读请求数据,之后还包括以下步骤:
当接收到所述被访问I2C从设备反馈的应答信号时,向所述被访问I2C从设备发送重启指令;
根据所述重启指令控制所述被访问I2C从设备进行重启。
5.根据权利要求1所述的I2C链路切换方法,其特征在于,所述当再次接收到所述I2C从设备反馈的应答信号时,读取所述被访问I2C从设备中的数据,之后还包括以下步骤:
向所述被访问I2C从设备发送终止信号,并根据所述终止信号终止与所述被访问I2C从设备之间的通信。
6.一种终端,其特征在于,包括处理器、可编辑逻辑器以及存储器,所述可编辑逻辑器以及所述存储器分别与所述处理器连接;
所述处理器用于向所述可编辑逻辑器发送信号,以及用于控制所述可编辑逻辑器切换链路;
所述可编辑逻辑器用于连接所述处理器以及多个I2C从设备,并用于将所述处理器发送的信号传递至相应的I2C从设备;
所述存储器存储有I2C链路切换程序,所述I2C链路切换程序被所述处理器执行时用于实现如权利要求1-5任一项所述的I2C链路切换方法。
7.一种存储介质,其特征在于,所述存储介质存储有I2C链路切换程序,所述I2C链路切换程序被处理器执行时用于实现如权利要求1-5任一项所述的I2C链路切换方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911211523.XA CN110896372B (zh) | 2019-12-02 | 2019-12-02 | 一种i2c链路切换方法、终端及存储介质 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201911211523.XA CN110896372B (zh) | 2019-12-02 | 2019-12-02 | 一种i2c链路切换方法、终端及存储介质 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN110896372A CN110896372A (zh) | 2020-03-20 |
CN110896372B true CN110896372B (zh) | 2022-02-18 |
Family
ID=69787049
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201911211523.XA Active CN110896372B (zh) | 2019-12-02 | 2019-12-02 | 一种i2c链路切换方法、终端及存储介质 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN110896372B (zh) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN111858443A (zh) * | 2020-06-30 | 2020-10-30 | 苏州浪潮智能科技有限公司 | 一种交换机i2c通讯系统及方法 |
CN112527570B (zh) * | 2020-11-27 | 2022-11-11 | 浪潮电子信息产业股份有限公司 | I2c通信恢复方法、装置、设备及计算机可读存储介质 |
CN112463662B (zh) * | 2020-12-16 | 2024-04-05 | 福州创实讯联信息技术有限公司 | 一种用户态控制i2c设备的方法与终端 |
Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047575A (zh) * | 2007-03-29 | 2007-10-03 | 华为技术有限公司 | 一种监控管理的系统、装置、设备及方法 |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及系统 |
CN103530249A (zh) * | 2012-07-06 | 2014-01-22 | 鸿富锦精密工业(深圳)有限公司 | 内部整合电路总线传输系统及其传输方法 |
CN103714036A (zh) * | 2013-12-20 | 2014-04-09 | 武汉精立电子技术有限公司 | 支持批量读取校验的i2c多路复用器及控制方法 |
CN105373511A (zh) * | 2015-10-30 | 2016-03-02 | 上海斐讯数据通信技术有限公司 | 一种与多个光模块可同时通信的装置和方法 |
CN109213716A (zh) * | 2018-08-29 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种i2c总线装置及一种i2c信号保护方法 |
CN109446154A (zh) * | 2018-10-30 | 2019-03-08 | 广州开信通讯系统有限公司 | 光模块监控系统和方法 |
CN109446145A (zh) * | 2018-10-30 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种服务器主板i2c通道扩展芯片、电路及控制方法 |
CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的系统及方法 |
US10387672B1 (en) * | 2017-06-27 | 2019-08-20 | Amazon Technologies, Inc. | Secure message handling |
Family Cites Families (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108399137B (zh) * | 2018-03-07 | 2021-07-23 | 广州芯德通信科技股份有限公司 | Pon模块基于cpld的i2c切换方法 |
-
2019
- 2019-12-02 CN CN201911211523.XA patent/CN110896372B/zh active Active
Patent Citations (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101047575A (zh) * | 2007-03-29 | 2007-10-03 | 华为技术有限公司 | 一种监控管理的系统、装置、设备及方法 |
CN101256544A (zh) * | 2008-03-25 | 2008-09-03 | 华为技术有限公司 | 内部集成电路总线的扩展方法、装置及系统 |
CN103530249A (zh) * | 2012-07-06 | 2014-01-22 | 鸿富锦精密工业(深圳)有限公司 | 内部整合电路总线传输系统及其传输方法 |
CN103714036A (zh) * | 2013-12-20 | 2014-04-09 | 武汉精立电子技术有限公司 | 支持批量读取校验的i2c多路复用器及控制方法 |
CN105373511A (zh) * | 2015-10-30 | 2016-03-02 | 上海斐讯数据通信技术有限公司 | 一种与多个光模块可同时通信的装置和方法 |
US10387672B1 (en) * | 2017-06-27 | 2019-08-20 | Amazon Technologies, Inc. | Secure message handling |
CN109213716A (zh) * | 2018-08-29 | 2019-01-15 | 郑州云海信息技术有限公司 | 一种i2c总线装置及一种i2c信号保护方法 |
CN109446154A (zh) * | 2018-10-30 | 2019-03-08 | 广州开信通讯系统有限公司 | 光模块监控系统和方法 |
CN109446145A (zh) * | 2018-10-30 | 2019-03-08 | 郑州云海信息技术有限公司 | 一种服务器主板i2c通道扩展芯片、电路及控制方法 |
CN109739794A (zh) * | 2018-12-19 | 2019-05-10 | 郑州云海信息技术有限公司 | 一种使用cpld实现i2c总线扩展的系统及方法 |
Also Published As
Publication number | Publication date |
---|---|
CN110896372A (zh) | 2020-03-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN110896372B (zh) | 一种i2c链路切换方法、终端及存储介质 | |
US20210026796A1 (en) | I3c point to point | |
US8667204B2 (en) | Method to differentiate identical devices on a two-wire interface | |
US8185680B2 (en) | Method for changing ownership of a bus between master/slave devices | |
US20070088874A1 (en) | Offload engine as processor peripheral | |
CN107025203B (zh) | 第一板卡、第二板卡及一种设备 | |
CN111061587A (zh) | 一种i2c总线的通信控制方法、装置、设备及存储介质 | |
US20220058156A1 (en) | Communication apparatus, communication method, program, and communication system | |
CN110780909A (zh) | 分布式嵌入式系统升级方法及装置 | |
US6449289B1 (en) | Multi-processor bus protocol system | |
CN111552658A (zh) | 一种通信方法、通信控制装置及i2c总线系统 | |
CN103106113A (zh) | 一种中断事件处理方法和处理设备 | |
US20130282971A1 (en) | Computing system and data transmission method | |
CN109977044B (zh) | Usb设备枚举检测方法和系统及固件升级方法和系统 | |
CN112286852A (zh) | 基于iic总线的数据通信方法和数据通信装置 | |
EP3459189B1 (en) | Communication apparatus, communication method, program, and communication system | |
CN112965927B (zh) | 一种基于spi设备的信号驱动系统及方法 | |
US11520729B2 (en) | I2C bus architecture using shared clock and dedicated data lines | |
CN112445744B (zh) | I2c通信 | |
CN113961496A (zh) | 通信电路系统、方法、芯片以及存储介质 | |
CN113886297A (zh) | 一种基于dma的spi并发通讯se装置及方法 | |
CN113961497A (zh) | 通信电路系统、方法、芯片以及存储介质 | |
US10795848B2 (en) | Dual way communication method, system, and master device thereof | |
CN112241279A (zh) | 一种自适应的电子控制单元软件升级方法、系统及汽车 | |
CN116756078B (zh) | pcie数据包的通知方法、装置及存储介质 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |