CN111061587A

CN111061587A - 一种i2c总线的通信控制方法、装置、设备及存储介质

Info

Publication number: CN111061587A
Application number: CN201911275078.3A
Authority: CN
Inventors: 刘涛
Original assignee: Inspur Power Commercial Systems Co Ltd
Current assignee: Inspur Power Commercial Systems Co Ltd
Priority date: 2019-12-12
Filing date: 2019-12-12
Publication date: 2020-04-24

Abstract

本发明公开了一种I2C总线的通信控制方法，针对现有技术中由于在I2C数据的传输过程中I2C主设备的异常复位而造成的I2C总线死锁问题，基于接入I2C主设备与I2C从设备之间的I2C总线的控制器，控制器监测I2C主设备通过I2C总线向I2C从设备发送I2C数据的传输过程，在传输过程中，当I2C主设备出现异常则向I2C从设备发送通知信号以使I2C从设备解除接收状态，使I2C总线的SDA信号恢复高电平，及时解除对I2C总线的占用，因而能够避免I2C死锁现象的产生或解除I2C死锁现象。本发明还公开了一种I2C总线的通信控制装置、设备及存储介质，具有上述有益效果。

Description

一种I2C总线的通信控制方法、装置、设备及存储介质

技术领域

本发明涉及服务器技术领域，特别是涉及一种I2C总线的通信控制方法、装置、设备及存储介质。

背景技术

I2C总线由Philips公司开发，是电子设备中应用最为广泛的总线之一。I2C总线由两根信号线组成，一根是串行数据信号线SDA，一根是串行时钟信号线SCL。在电子系统中，不同器件通过I2C信号线连接于I2C总线来传送信息。

在服务器系统中，I2C总线主要用于电压和温度监控、EEPROM的读写、光模块的管理等。图1为现有技术中I2C总线的连接示意图。如图1所示，I2C总线上的所有器件的SDA信号线并接在一起接入I2C总线的SDA信号线，所有器件的SCL信号线并接在一起接入I2C总线的SCL信号线，SDA信号线和SCL信号线分别通过上拉电阻R1、R2连接到正电源VDD。I2C总线中任何能够进行发送和接收数据的设备都可以成为I2C主设备(Master)，其余设备称为I2C从设备(slave 1、slave 2……)。在任何时间点上，只允许一个I2C主设备存在。

I2C总线的空闲状态表现为SDA信号和SCL信号都一直保持高电平状态。连到I2C总线上的任一器件输出的低电平，都将使I2C总线的信号变低，即各器件的SDA信号及SCL信号都是线“与”关系。这不仅可以将多个节点器件按同名端引脚直接挂在SDA信号线、SCL信号线上，还使I2C总线具备了“时钟同步”，确保不同工作速度的器件同步工作。

在正常情况下，I2C总线协议能够保证I2C总线正常的读写操作。但是，只要I2C总线上任何一个I2C从设备拉低了SDA信号线或者SCL信号线，其他设备都无法拉高它们。如果有设备不释放I2C总线，则整个I2C总线上的通讯都会被暂停，即为I2C死锁。

如何解决I2C死锁问题，是本领域技术人员需要解决的技术问题。

发明内容

本发明的目的是提供一种I2C总线的通信控制方法、装置、设备及存储介质，用于解决I2C死锁的问题。

为解决上述技术问题，本发明提供一种I2C总线的通信控制方法，基于接入I2C主设备与I2C从设备之间的I2C总线的控制器，包括：

监测所述I2C主设备通过所述I2C总线向所述I2C从设备发送I2C数据的传输过程；

在所述传输过程中，判断所述I2C主设备是否出现异常；

如果是，则向所述I2C从设备发送通知信号以使所述I2C从设备解除接收状态。

可选的，所述控制器具体为CPLD。

可选的，所述判断所述I2C主设备是否出现异常，具体包括：

判断所述I2C总线中的SDA信号拉低的持续时间是否超过预设时间；

如果是，则确定所述I2C主设备出现异常。

可选的，所述预设时间具体为30ms。

可选的，所述向所述I2C从设备发送通知信号以使所述I2C从设备解除接收状态，具体为：

通过所述I2C总线的SCL总线将预设数目个时钟脉冲发送至所述I2C从设备，以使所述I2C从设备完成读操作。

可选的，所述预设数目大于8。

向所述I2C从设备发送复位命令以使所述I2C从设备解除接收状态。

为解决上述技术问题，本发明还提供一种I2C总线的通信控制装置，包括：

监测单元，用于监测I2C主设备通过I2C总线向I2C从设备发送I2C数据的传输过程；

判断单元，用于在所述传输过程中，判断所述I2C主设备是否出现异常；如果是，则进入发送单元；

所述发送单元，用于向所述I2C从设备发送通知信号以使所述I2C从设备解除接收状态。

为解决上述技术问题，本发明还提供一种I2C总线的通信控制设备，包括：

存储器，用于存储指令，所述指令包括上述任意一项所述I2C总线的通信控制方法的步骤；

处理器，用于执行所述指令。

为解决上述技术问题，本发明还提供一种存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述I2C总线的通信控制方法的步骤。

本发明所提供的I2C总线的通信控制方法，基于接入I2C主设备与I2C从设备之间的I2C总线的控制器实现，该控制器监测I2C主设备通过I2C总线向I2C从设备发送I2C数据的传输过程，在传输过程中，当I2C主设备出现异常则向I2C从设备发送通知信号以使I2C从设备解除接收状态。

现有技术中的I2C死锁问题的产生原理是在I2C主设备在向I2C传输I2C数据时，I2C主设备出现异常进而复位，I2C主设备的外设状态机都恢复到默认状态，无法发出完整的时钟信号，而I2C从设备一直保持接收状态，使I2C总线保持拉低状态，复位后的I2C主设备检测到SDA总线处于低电平状态，则会认为I2C总线被占用，从而I2C主设备等待I2C从设备释放SDA信号，同时I2C从设备又在等待I2C主设备将SCL信号线拉低以释放应答信号，二者互相等待，使I2C总线进入死锁状态。

因此本发明提供的I2C总线的通信控制方法能在I2C主设备出现异常时通知I2C从设备解除接收状态，使I2C总线的SDA信号恢复高电平，及时解除对I2C总线的占用，因而能够避免I2C死锁现象的产生或解除I2C死锁现象。

本发明还提供一种I2C总线的通信控制装置、设备及存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本发明实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中I2C总线的连接示意图；

图2为本发明实施例提供的一种用于实现I2C总线的通信控制方法的控制器的连接示意图；

图3为本发明实施例提供的一种I2C总线的通信控制方法的流程图；

图4为本发明实施例提供的一种I2C总线的通信控制装置的结构示意图；

图5为本发明实施例提供的一种I2C总线的通信控制设备的结构示意图。

具体实施方式

本发明的核心是提供一种I2C总线的通信控制方法、装置、设备及存储介质，用于解决I2C死锁的问题。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

图2为本发明实施例提供的一种用于实现I2C总线的通信控制方法的控制器的连接示意图；图3为本发明实施例提供的一种I2C总线的通信控制方法的流程图。

为实现本发明实施例提供的I2C总线的通信控制方法，本发明实施例提供一种控制器的连接方式，如图2所示，在图1所示的现有技术中的I2C总线的连接方式的基础上，该控制器接入I2C主设备(Master)与I2C从设备(slave 1、slave 2……)之间的I2C总线。

基于图2所示的接入I2C主设备与I2C从设备之间的I2C总线的控制器，本发明实施例提供的I2C总线的通信控制方法包括：

S301：监测I2C主设备通过I2C总线向I2C从设备发送I2C数据的传输过程。

S302：在传输过程中，判断I2C主设备是否出现异常；如果是，则进入步骤S303。

S303：向I2C从设备发送通知信号以使I2C从设备解除接收状态。

在实际应用中，当I2C总线处于空闲状态时，在I2C主设备发动I2C数据之前，SCL信号保持高电平，SDA信号由高电平到低电平变化，表示开始I2C数据的传输；接下来传输7位的设备地址，紧接着传输1位的读写标志(为1时是读，为0时是写)。此时如果I2C总线上存在着和请求的地址相对应的I2C从设备，则I2C从设备会发送一个ACK信号通知I2C主设备可以发送数据了。I2C主设备接到ACK信号后，开始发送一个8位数据。当I2C数据传输完毕之后，SCL信号保持为高电平，SDA信号由低电平变为高电平时，表明传输结束。

需要说明的是，连接于I2C总线的设备有的既可以作为I2C主设备也可以作为I2C从设备，如硬盘，有的只能作为I2C从设备，如传感器。在不同的I2C传输任务中，I2C主设备和I2C从设备的角色可以相互转换，但在同一时间点，I2C总线上只能有一个I2C主设备作为发送方。

当I2C主设备发生故障时，会触发复位，如果此时正好处于I2C数据的传输过程中，则由于I2C主设备的外设状态机都恢复到默认状态，无法发出完整的时钟信号，而I2C从设备一直保持接收状态，使I2C总线保持拉低状态，复位后的I2C主设备检测到SDA总线处于低电平状态，则会认为I2C总线被占用，从而I2C主设备等待I2C从设备释放SDA信号，同时I2C从设备又在等待I2C主设备将SCL信号线拉低以释放应答信号，二者互相等待，使I2C总线进入死锁状态。当I2C从设备发生故障时，由于上拉电阻的存在，DA信号线会恢复高电平，因此不会进入I2C死锁状态。

基于此，本发明实施例提供的I2C总线的通信控制方法在I2C总线上接入控制器，该控制器可以位于I2C主设备和I2C从设备之间，也可以通过I2C总线分别与I2C主设备和I2C从设备连接。通过该控制器监控I2C数据的传输过程，当I2C总线上正常传输数据时，该控制器无动作；当I2C主设备出现异常时，表明即将进入I2C死锁状态，此时控制器通过解除I2C从设备的接收状态，使得I2C从设备释放被拉低的SDA信号线，当I2C主设备复位后，I2C总线重新处于空闲状态，可以重新传输I2C数据。

在具体实施中，由于服务器设备中通常设有CPLD，因此控制器可以直接采用CPLD，即将CPLD接入I2C总线中，并在CPLD中预先存入本发明实施例提供的I2C总线的通信控制方法的通信控制规则。

对于步骤S102来说，判断I2C主设备是否出现异常，具体可以包括：

判断I2C总线中的SDA信号拉低的持续时间是否超过预设时间；

如果是，则确定I2C主设备出现异常。

在具体实施中，预设时间可以为30ms。

此外，还可以在控制器中，通过直接检测I2C数据是否在一定时间内传输完毕来确定I2C主设备是否出现异常。如在I2C数据的传输过程中，当I2C数据中止传输时，检查I2C主设备的状态，如果I2C主设备处于正常状态，则认为I2C传输完毕，如果I2C主设备处于故障复位状态，则确定I2C主设备出现异常。

在确定I2C主设备出现异常后，要及时通知I2C从设备解除接收状态以释放SDA信号线。

对于步骤S103来说，当确定I2C主设备出现异常时，向I2C从设备发送通知信号以使I2C从设备解除接收状态，具体可以为：

通过I2C总线的SCL总线将预设数目个时钟脉冲发送至I2C从设备，以使I2C从设备完成读操作。

通过向I2C从设备发送预设数目个时钟信号，可以使I2C从设备完成读操作，继而解除接收状态，释放SDA信号线。I2C总线上的I2C数据都是以8位数据的形式传输，预设数目可以为未传输完的数据的位数。为便于实施，预设数目可以大于8，如可以向I2C从设备发送9个时钟脉冲，保证完成一次I2C数据的传输。

可选的，步骤S103还可以采用向I2C从设备发送复位命令以使I2C从设备解除接收状态的方式实施。需要说明的是，复位命令应符合I2C通信协议。

上文详述了I2C总线的通信控制方法对应的各个实施例，在此基础上，本发明还公开了与上述方法对应的I2C总线的通信控制装置、设备及存储介质。

图4为本发明实施例提供的一种I2C总线的通信控制装置的结构示意图。

如图4所示，本发明实施例提供的I2C总线的通信控制装置包括：

监测单元401，用于监测I2C主设备通过I2C总线向I2C从设备发送I2C数据的传输过程；

判断单元402，用于在传输过程中，判断I2C主设备是否出现异常；如果是，则进入发送单元403；

发送单元403，用于向I2C从设备发送通知信号以使I2C从设备解除接收状态。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

如图5所示，本发明实施例提供的I2C总线的通信控制设备包括：

存储器510，用于存储指令，所述指令包括上述任意一项实施例所述的I2C总线的通信控制方法的步骤；

处理器520，用于执行所述指令。

其中，处理器520可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器520可以采用DSP(Digital Signal Processing，数字信号处理)、FPGA(Field－Programmable Gate Array，现场可编程门阵列)、PLA(Programmable Logic Array，可编程逻辑阵列)中的至少一种硬件形式来实现。处理器520也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称CPU(Central ProcessingUnit，中央处理器)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器520可以集成有GPU(Graphics Processing Unit，图像处理器)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器520还可以包括AI(Artificial Intelligence，人工智能)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器510可以包括一个或多个存储介质，该存储介质可以是非暂态的。存储器510还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器510至少用于存储以下计算机程序511，其中，该计算机程序511被处理器520加载并执行之后，能够实现前述任一实施例公开的I2C总线的通信控制方法中的相关步骤。另外，存储器510所存储的资源还可以包括操作系统512和数据513等，存储方式可以是短暂存储或者永久存储。其中，操作系统512可以为Windows。数据513可以包括但不限于上述方法所涉及到的数据。

在一些实施例中，I2C总线的通信控制设备还可包括有显示屏530、电源540、通信接口550、输入输出接口560、传感器570以及通信总线580。

本领域技术人员可以理解，图5中示出的结构并不构成对I2C总线的通信控制设备的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的I2C总线的通信控制设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的I2C总线的通信控制方法，效果同上。

需要说明的是，以上所描述的装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本发明各个实施例所述方法的全部或部分步骤。

为此，本发明实施例还提供一种存储介质，该存储介质上存储有计算机程序，计算机程序被处理器执行时实现如I2C总线的通信控制方法的步骤。

该存储介质可以包括：U盘、移动硬盘、只读存储器(Read-Only Memory，ROM)、随机存取存储器(Random Access Memory，RAM)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例中提供的存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的I2C总线的通信控制方法的步骤，效果同上。

以上对本发明所提供的一种I2C总线的通信控制方法、装置、设备及存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的装置、设备及存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理的前提下，还可以对本发明进行若干改进和修饰，这些改进和修饰也落入本发明权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims

1.一种I2C总线的通信控制方法，其特征在于，基于接入I2C主设备与I2C从设备之间的I2C总线的控制器，包括：

在所述传输过程中，判断所述I2C主设备是否出现异常；

2.根据权利要求1所述的通信控制方法，其特征在于，所述控制器具体为CPLD。

3.根据权利要求1所述的通信控制方法，其特征在于，所述判断所述I2C主设备是否出现异常，具体包括：

如果是，则确定所述I2C主设备出现异常。

4.根据权利要求3所述的通信控制方法，其特征在于，所述预设时间具体为30ms。

5.根据权利要求1所述的通信控制方法，其特征在于，所述向所述I2C从设备发送通知信号以使所述I2C从设备解除接收状态，具体为：

6.根据权利要求5所述的通信控制方法，其特征在于，所述预设数目大于8。

7.根据权利要求1所述的通信控制方法，其特征在于，所述向所述I2C从设备发送通知信号以使所述I2C从设备解除接收状态，具体为：

8.一种I2C总线的通信控制装置，其特征在于，包括：

9.一种I2C总线的通信控制设备，其特征在于，包括：

存储器，用于存储指令，所述指令包括权利要求1至7任意一项所述I2C总线的通信控制方法的步骤；

处理器，用于执行所述指令。

10.一种存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至7任意一项所述I2C总线的通信控制方法的步骤。