CN114090492A - 一种应用于处理器的i2c电平转换装置及其方法 - Google Patents

一种应用于处理器的i2c电平转换装置及其方法 Download PDF

Info

Publication number
CN114090492A
CN114090492A CN202111404321.4A CN202111404321A CN114090492A CN 114090492 A CN114090492 A CN 114090492A CN 202111404321 A CN202111404321 A CN 202111404321A CN 114090492 A CN114090492 A CN 114090492A
Authority
CN
China
Prior art keywords
interface
scl
resistor
processor
vcc1
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111404321.4A
Other languages
English (en)
Inventor
刘香君
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nanjing Zhonghe Electronic Technology Co ltd
Original Assignee
Nanjing Zhonghe Electronic Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nanjing Zhonghe Electronic Technology Co ltd filed Critical Nanjing Zhonghe Electronic Technology Co ltd
Priority to CN202111404321.4A priority Critical patent/CN114090492A/zh
Publication of CN114090492A publication Critical patent/CN114090492A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/017509—Interface arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种应用于处理器的I2C电平转换装置及其方法，属于电子技术领域，包括外设接口、电阻R1、电阻R2、FPGA控制器、电阻R3、电阻R4和处理器FT_2000，首先将FPGA的两路I2c信号都输出高阻，再采样飞腾处理器端和外设端的I2C信号，任何一端出现低电平时(假设A端)，FPGA将该低电平传递给另一端(假设B端)，最后当A端低电平释放时，FPGA先在B端输出高电平，同时检测B端实际电路电平，当B端实际电路电平为高，则FPGA将B端I2C信号置高阻，解决了FT‑2000/4处理器不兼容不同电平标准的I2C外设的技术问题，本发明实现信号的上升沿不依赖上拉电阻、电路容抗、芯片驱动能力的因素，提升i2c通信速度；适用于不同电平标准的飞腾i2c外设。

Description

一种应用于处理器的I2C电平转换装置及其方法
技术领域
本发明属于电子技术领域，尤其涉及一种应用于处理器的I2C电平转换装置及其方法。
背景技术
处理器FT-2000/4的I2C接口为1.8V的IO电平类型，I2C外设多是3.3V电平类型，解决这一不兼容问题，传统方案是使用I2C专用电平转换芯片进行电平转换。针对当前的社会需求，国产化要求越来越高，核心板越做越小，国产化芯片可选择性小，传统方案不能满足当前的社会需求。
发明内容
本发明的目的是提供一种应用于处理器的I2C电平转换装置及其方法，解决了FT-2000/4处理器不兼容不同电平标准的I2C外设的技术问题。
为实现上述目的，本发明采用如下技术方案：
一种应用于处理器的I2C电平转换装置，包括外设接口、电阻R1、电阻R2、FPGA控制器、电阻R3、电阻R4和处理器FT_2000，外设接口的I2C通信端包括P_SCL接口和P_SDA接口，FPGA控制器的第一I2C接口包括SCL_VCC1接口和SDA_VCC1接口，FPGA控制器的第二I2C接口包括SCL_VCC2接口和SDA_VCC2接口，处理器FT_2000的I2C接口包括FT_SCL接口和FT_SDA接口，接口P_SCL接口连接SCL_VCC1接口，电阻R1为SCL_VCC1接口的上拉电阻，接口P_SDA接口连接SDA_VCC1接口，电阻R2为SDA_VCC1接口的上拉电阻，接口FT_SCL接口连接SCL_VCC2接口，电阻R3为SCL_VCC2接口的上拉电阻，接口FT_SDA接口连接SDA_VCC2接口，电阻R4为SDA_VCC2接口的上拉电阻。
优选的，所述外设接口用于连接外部兼容I2C接口的芯片，所述FPGA控制器的的型号为GW1N-9型FPGA处理器，所述处理器FT_2000的型号为FT-2000/4。
优选的，所述电阻R1和电阻R2连接的电源为电源VCC1，所述电阻R3和电阻R4连接的电源为电源VCC2。
优选的，所述电源VCC1的电压为3.3V或5V，所述电源VCC2的电压为所述处理器FT_2000的工作电压。
一种应用于处理器的I2C电平转换方法，包括如下步骤：
步骤1：建立一种应用于处理器的I2C电平转换装置；
步骤2：将外设接口的P_SCL接口和处理器FT_2000的FT_SCL接口都分别置为高阻状态，跳转到步骤3；
步骤3：FPGA处理器检测SCL_VCC1接口和SCL_VCC2接口的电平是否都为高电平：是，跳转到步骤4；否，执行步骤3；
步骤4：FPGA处理器检测SCL_VCC2接口是否为高，是，跳转到步骤10；否，跳转到步骤5；
步骤5：FPGA控制器置SCL_VCC1接口为低电平，跳转到步骤6；
步骤6：FPGA控制检测SCL_VCC2接口是否为高电平：是，跳转到步骤7；否，跳转到步骤6；
步骤7：FPGA控制器置SCL_VCC1接口为高电平，跳转到步骤8；
步骤8：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤9；否，跳转到步骤8；
步骤9：FPGA控制器置SCL_VCC1接口为高阻状态，跳转到步骤4；
步骤10：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤4；否，跳转到步骤11；
步骤11：FPGA控制器置SCL_VCC2接口为低电平，跳转到步骤12；
步骤12：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤13；否，跳转到步骤12；
步骤13：FPGA控制器置SCL_VCC2接口为高电平，跳转到步骤14；
步骤14：FPGA控制器检测SCL_VCC2接口是否为高，是，跳转到步骤15；否，跳转到步骤14；
步骤15：FPGA控制器置SCL_VCC2接口为高阻状态，跳转到步骤4。
本发明所述的一种应用于处理器的I2C电平转换装置及其方法，解决了FT-2000/4处理器不兼容不同电平标准的I2C外设的技术问题，本发明实现信号的上升沿不依赖上拉电阻、电路容抗、芯片驱动能力的因素，提升i2c通信速度；适用于不同电平标准的飞腾i2c外设；满足当前国产化要求越来越高的社会需求。
附图说明
图1是本发明的硬件结构示意图；
图2是本发明的处理器FT_2000的电路图；
图3是本发明的FPGA控制器的电路图；
图4是本发明的外设接口的电路图；
图5是本发明的流程图。
具体实施方式
实施例1：
由图1-图4所示的一种应用于处理器的I2C电平转换装置，包括外设接口、电阻R1、电阻R2、FPGA控制器、电阻R3、电阻R4和处理器FT_2000，外设接口的I2C通信端包括P_SCL接口和P_SDA接口，FPGA控制器的第一I2C接口包括SCL_VCC1接口和SDA_VCC1接口，FPGA控制器的第二I2C接口包括SCL_VCC2接口和SDA_VCC2接口，处理器FT_2000的I2C接口包括FT_SCL接口和FT_SDA接口，接口P_SCL接口连接SCL_VCC1接口，电阻R1为SCL_VCC1接口的上拉电阻，接口P_SDA接口连接SDA_VCC1接口，电阻R2为SDA_VCC1接口的上拉电阻，接口FT_SCL接口连接SCL_VCC2接口，电阻R3为SCL_VCC2接口的上拉电阻，接口FT_SDA接口连接SDA_VCC2接口，电阻R4为SDA_VCC2接口的上拉电阻。
本实施例中，I2C接口是开漏结构，FPGA控制器管脚工作频率远高于I2C正常通信速率，在电平转换的过程中，FPGA控制器先驱动信号线从低电平到高电平跳变，当I2C信号线上的电平满足高电平判断门限时，FPGA控制器释放I2C信号线，即管脚置高阻状态，电阻R1、电阻R2、电阻R3和电阻R4用于实现端口的上拉过程。
如图1所示，FT_SCL、FT_SDA通过2KΩ的上拉电阻连接到电源VDD_IO,同时，该信号连接了FT2000-4和GW1N-9(国产FPGA)的芯片管脚，VDD_IO是1.8V电源。P_SCL、P_SDA通过2KΩ的上拉电阻连接到电源P3V3_AUX，同时，该信号连接了RJGT102WDT6和GW1N-9(国产FPGA)的芯片管脚，P3V3_AUX是3.3V电源。
优选的，所述外设接口用于连接外部兼容I2C接口的芯片，所述FPGA控制器的的型号为GW1N-9型FPGA处理器，本实施例中，具体采用的型号为GW1N-UV9UG169I5型。所述处理器FT_2000的型号为FT-2000/4。
如图4所示，本实施例中，外设接口连接了一个加密芯片U26，其型号为RJGT102WDT6，可作为看门狗使用。
优选的，所述电阻R1和电阻R2连接的电源为电源VCC1，所述电阻R3和电阻R4连接的电源为电源VCC2。
优选的，所述电源VCC1的电压为3.3V或5V，所述电源VCC2的电压为所述处理器FT_2000的工作电压。
实施例2：
如图5所示，实施例2所述的一种应用于处理器的I2C电平转换方法是在实施例1所述的一种应用于处理器的I2C电平转换装置的基础上实现的，包括如下步骤：
步骤1：建立一种应用于处理器的I2C电平转换装置；
步骤2：将外设接口的P_SCL接口和处理器FT_2000的FT_SCL接口都分别置为高阻状态，跳转到步骤3；
在以下步骤中，FPGA处理器检测SCL_VCC1接口和SCL_VCC2接口在硬件上相当于FPGA处理器检测了P_SCL接口和FT_SCL接口，即FPGA处理器对SCL_VCC1接口和SCL_VCC2接口的检测均相当于是对P_SCL接口和FT_SCL接口的检测。
而FPGA处理器对SCL_VCC1接口和SCL_VCC2接口的置高电平的操作，也相当于对P_SCL接口和FT_SCL接口进行了一次高电平置位操作。
步骤3：FPGA处理器检测SCL_VCC1接口和SCL_VCC2接口的电平是否都为高电平：是，跳转到步骤4；否，执行步骤3；
步骤4：FPGA处理器检测SCL_VCC2接口是否为高，是，跳转到步骤10；否，跳转到步骤5；
步骤5：FPGA控制器置SCL_VCC1接口为低电平，跳转到步骤6；
步骤6：FPGA控制检测SCL_VCC2接口是否为高电平：是，跳转到步骤7；否，跳转到步骤6；
步骤7：FPGA控制器置SCL_VCC1接口为高电平，跳转到步骤8；
步骤8：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤9；否，跳转到步骤8；
步骤9：FPGA控制器置SCL_VCC1接口为高阻状态，跳转到步骤4；
步骤10：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤4；否，跳转到步骤11；
步骤11：FPGA控制器置SCL_VCC2接口为低电平，跳转到步骤12；
步骤12：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤13；否，跳转到步骤12；
步骤13：FPGA控制器置SCL_VCC2接口为高电平，跳转到步骤14；
步骤14：FPGA控制器检测SCL_VCC2接口是否为高，是，跳转到步骤15；否，跳转到步骤14；
步骤15：FPGA控制器置SCL_VCC2接口为高阻状态，跳转到步骤4。
本发明首先将FPGA的两路I2c信号都输出高阻，再采样飞腾处理器端和外设端的I2C信号，任何一端出现低电平时(假设A端)，FPGA将该低电平传递给另一端(假设B端)，最后当A端低电平释放时，FPGA先在B端输出高电平，同时检测B端实际电路电平，当B端实际电路电平为高，则FPGA将B端I2C信号置高阻。
本发明所述的一种应用于处理器的I2C电平转换装置及其方法，解决了FT-2000/4处理器不兼容不同电平标准的I2C外设的技术问题，本发明实现信号的上升沿不依赖上拉电阻、电路容抗、芯片驱动能力的因素，提升i2c通信速度；适用于不同电平标准的飞腾I2C外设；满足当前国产化要求越来越高的社会需求。

Claims (5)

1.一种应用于处理器的I2C电平转换装置，其特征在于：包括外设接口、电阻R1、电阻R2、FPGA控制器、电阻R3、电阻R4和处理器FT_2000，外设接口的I2C通信端包括P_SCL接口和P_SDA接口，FPGA控制器的第一I2C接口包括SCL_VCC1接口和SDA_VCC1接口，FPGA控制器的第二I2C接口包括SCL_VCC2接口和SDA_VCC2接口，处理器FT_2000的I2C接口包括FT_SCL接口和FT_SDA接口，接口P_SCL接口连接SCL_VCC1接口，电阻R1为SCL_VCC1接口的上拉电阻，接口P_SDA接口连接SDA_VCC1接口，电阻R2为SDA_VCC1接口的上拉电阻，接口FT_SCL接口连接SCL_VCC2接口，电阻R3为SCL_VCC2接口的上拉电阻，接口FT_SDA接口连接SDA_VCC2接口，电阻R4为SDA_VCC2接口的上拉电阻。
2.如权利要求1所述的一种应用于处理器的I2C电平转换装置，其特征在于：所述外设接口用于连接外部兼容I2C接口的芯片，所述FPGA控制器的的型号为GW1N-9型FPGA处理器，所述处理器FT_2000的型号为FT-2000/4。
3.如权利要求1所述的一种应用于处理器的I2C电平转换装置，其特征在于：所述电阻R1和电阻R2连接的电源为电源VCC1，所述电阻R3和电阻R4连接的电源为电源VCC2，。
4.如权利要求3所述的一种应用于处理器的I2C电平转换装置，其特征在于：所述电源VCC1的电压为3.3V或5V，所述电源VCC2的电压为所述处理器FT_2000的工作电压。
5.一种应用于处理器的I2C电平转换方法，其特征在于：包括如下步骤：
步骤1：建立一种应用于处理器的I2C电平转换装置；
步骤2：将外设接口的P_SCL接口和处理器FT_2000的FT_SCL接口都分别置为高阻状态，跳转到步骤3；
步骤3：FPGA处理器检测SCL_VCC1接口和SCL_VCC2接口的电平是否都为高电平：是，跳转到步骤4；否，执行步骤3；
步骤4：FPGA处理器检测SCL_VCC2接口是否为高，是，跳转到步骤10；否，跳转到步骤5；
步骤5：FPGA控制器置SCL_VCC1接口为低电平，跳转到步骤6；
步骤6：FPGA控制检测SCL_VCC2接口是否为高电平：是，跳转到步骤7；否，跳转到步骤6；
步骤7：FPGA控制器置SCL_VCC1接口为高电平，跳转到步骤8；
步骤8：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤9；否，跳转到步骤8；
步骤9：FPGA控制器置SCL_VCC1接口为高阻状态，跳转到步骤4；
步骤10：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤4；否，跳转到步骤11；
步骤11：FPGA控制器置SCL_VCC2接口为低电平，跳转到步骤12；
步骤12：FPGA控制器检测SCL_VCC1接口是否为高电平：是，跳转到步骤13；否，跳转到步骤12；
步骤13：FPGA控制器置SCL_VCC2接口为高电平，跳转到步骤14；
步骤14：FPGA控制器检测SCL_VCC2接口是否为高，是，跳转到步骤15；否，跳转到步骤14；
步骤15：FPGA控制器置SCL_VCC2接口为高阻状态，跳转到步骤4。
CN202111404321.4A 2021-11-24 2021-11-24 一种应用于处理器的i2c电平转换装置及其方法 Pending CN114090492A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111404321.4A CN114090492A (zh) 2021-11-24 2021-11-24 一种应用于处理器的i2c电平转换装置及其方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111404321.4A CN114090492A (zh) 2021-11-24 2021-11-24 一种应用于处理器的i2c电平转换装置及其方法

Publications (1)

Publication Number Publication Date
CN114090492A true CN114090492A (zh) 2022-02-25

Family

ID=80303944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111404321.4A Pending CN114090492A (zh) 2021-11-24 2021-11-24 一种应用于处理器的i2c电平转换装置及其方法

Country Status (1)

Country Link
CN (1) CN114090492A (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090074491A (ko) * 2008-01-02 2009-07-07 주식회사 디엠테크놀로지 Ｉ２ｃ 프로토콜에 기초한 선택적 인터페이싱 방법,디바이스 및 ｉ２ｃ 버스 시스템
CN102650975A (zh) * 2012-03-31 2012-08-29 中国人民解放军国防科学技术大学 用于多硬件平台飞腾服务器的i2c总线的实现方法
CN102751976A (zh) * 2011-04-21 2012-10-24 希姆通信息技术（上海）有限公司 一种基于i2c的防漏电与电平兼容电路
CN111061587A (zh) * 2019-12-12 2020-04-24 浪潮商用机器有限公司 一种i2c总线的通信控制方法、装置、设备及存储介质
CN211124035U (zh) * 2020-03-18 2020-07-28 东莞铭普光磁股份有限公司 一种pam4光模块i2c通信系统
US11119971B1 (en) * 2020-10-15 2021-09-14 Texas Instruments Incorporated I2C standard compliant bidirectional buffer

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090074491A (ko) * 2008-01-02 2009-07-07 주식회사 디엠테크놀로지 Ｉ２ｃ 프로토콜에 기초한 선택적 인터페이싱 방법,디바이스 및 ｉ２ｃ 버스 시스템
CN102751976A (zh) * 2011-04-21 2012-10-24 希姆通信息技术（上海）有限公司 一种基于i2c的防漏电与电平兼容电路
CN102650975A (zh) * 2012-03-31 2012-08-29 中国人民解放军国防科学技术大学 用于多硬件平台飞腾服务器的i2c总线的实现方法
CN111061587A (zh) * 2019-12-12 2020-04-24 浪潮商用机器有限公司 一种i2c总线的通信控制方法、装置、设备及存储介质
CN211124035U (zh) * 2020-03-18 2020-07-28 东莞铭普光磁股份有限公司 一种pam4光模块i2c通信系统
US11119971B1 (en) * 2020-10-15 2021-09-14 Texas Instruments Incorporated I2C standard compliant bidirectional buffer

Similar Documents

Publication Publication Date Title
KR102024915B1 (ko) 높은 아이들 노이즈 및 dc-레벨 거절을 가지는 저전력 타입-c 수신기
EP2530601B1 (en) Redriver circuits with power saving modes
CN111090605B (zh) 一种用于mcu软件升级的usb转uart电路
CN104081368A (zh) 移动设备自动检测装置和方法
CN107807892B (zh) 一种usb type-c转usb3.0的方法及转接头
US20140070846A1 (en) Interface Circuitry For A Test Apparatus
US8615610B2 (en) Interface system and method with backward compatibility
WO2017063459A1 (zh) Usb控制装置及设备
CN104809088A (zh) 连接装置及其控制芯片与控制方法
TWI591486B (zh) 固態硬碟控制裝置與方法
CN109062846B (zh) 通用串行总线装置及其操作方法
CN108134599A (zh) 一种i3c总线控制接口电路
CN103684407A (zh) Otg装置
CN102404679B (zh) 一种耳机检测电路及电子设备
CN110622011B (zh) 用于开漏通信系统的中继器
CN102421010A (zh) 兼容vga端口输入的软件调试系统及方法
CN105095137A (zh) 控制芯片及连接模块
CN212846570U (zh) Type-C接口电路及触控一体机
CN114090492A (zh) 一种应用于处理器的i2c电平转换装置及其方法
CN103066986A (zh) 一种正负逻辑电平转换电路
GB2391652A (en) Selectively providing data pre-emphasis based upon data content history.
CN103312313B (zh) 一种轨到轨使能信号的控制方法、电路及电平转换电路
US9846671B2 (en) Bidirectional data transmission system
CN202661559U (zh) Usb接口的主从机实时检测电路
CN207424835U (zh) 一种触控一体机的触摸切换装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination