CN111966554B - 芯片测试方法和计算芯片 - Google Patents

Abstract

本公开涉及一种芯片测试方法和计算芯片。所述芯片测试方法包括：经由待测的计算芯片的输入接口接收测试向量；针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；通过所述状态机获取所述核根据所述测试数据产生的结果数据；经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

Description

芯片测试方法和计算芯片

技术领域

本公开涉及芯片测试技术领域，具体而言，涉及一种芯片测试方法和计算芯片。

背景技术

计算芯片的算力(即，单位时间内的运算次数)和功耗(即，单位时间内完成同样次数的运算所消耗的电能)是决定其性能的至关重要的因素。在实践中，由于设计和制造的差异，不同的计算芯片往往具有不同的性能。因而，有必要对计算芯片进行测试，进而进行筛选。例如，可以通过自动化测试设备(Automatic Test Equipment，ATE)来对计算芯片进行测试和筛选。基于ATE的测试成本通常与测试时间密切相关，因此存在对于提高测试效率的需求，以降低测试成本。

发明内容

根据本公开的第一方面，提供了一种芯片测试方法，包括：

经由待测的计算芯片的输入接口接收测试向量；

针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：

通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；

通过所述状态机获取所述核根据所述测试数据产生的结果数据；

经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

根据本公开的第二方面，提供了一种计算芯片，包括：

多个待测的核；以及

顶层模块，所述顶层模块与多个待测的核通信地连接，所述顶层模块包括：

输入接口，所述输入接口被配置为接收测试向量；

状态机，所述状态机被配置为针对多个待测的核中的每个核，将所述核的测试数据传输给所述核，并获取所述核根据所述测试数据产生的结果数据，其中，测试数据是根据所述测试向量产生的；

以及

输出接口，所述输出接口被配置为输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

通过以下参照附图对本公开的示例性实施例的详细描述，本公开的其它特征及其优点将会变得清楚。

附图说明

构成说明书的一部分的附图描述了本公开的实施例，并且连同说明书一起用于解释本公开的原理。

参照附图，根据下面的详细描述，可以更加清楚地理解本公开，其中：

图1示出了一种计算芯片的结构示意图；

图2示出了一种芯片测试方法的示意图；

图3示出了根据本公开的一示例性实施例的芯片测试方法的流程示意图；

图4示出了根据本公开的一示例性实施例的计算芯片的结构示意图。

注意，在以下说明的实施方式中，有时在不同的附图之间共同使用同一附图标记来表示相同部分或具有相同功能的部分，而省略其重复说明。在本说明书中，使用相似的标号和字母表示类似项，因此，一旦某一项在一个附图中被定义，则在随后的附图中不需要对其进行进一步讨论。

为了便于理解，在附图等中所示的各结构的位置、尺寸及范围等有时不表示实际的位置、尺寸及范围等。因此，所公开的发明并不限于附图等所公开的位置、尺寸及范围等。此外，附图不必按比例绘制，一些特征可能被放大以示出具体组件的细节。

具体实施方式

现在将参照附图来详细描述本公开的各种示例性实施例。应注意到：除非另外具体说明，否则在这些实施例中阐述的部件和步骤的相对布置、数字表达式和数值不限制本公开的范围。

以下对至少一个示例性实施例的描述实际上仅仅是说明性的，决不作为对本公开及其应用或使用的任何限制。也就是说，本文中的芯片测试方法和计算芯片是以示例性的方式示出，来说明本公开中的电路或方法的不同实施例，而并非意图限制。本领域的技术人员将会理解，它们仅仅说明可以用来实施本发明的示例性方式，而不是穷尽的方式。

对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。

如图1和图2所示，一种计算芯片可以包括多个核100’以及顶层模块200’。其中，核100’可以被配置为用于具体计算。一般情况下，随着计算芯片中的核100’的数目的增多，其算力也相应增强，然而功耗也随之上升。在计算芯片中，核100’的数目可以为几十个、几百个甚至更多。顶层模块200’可以被配置为用于计算芯片的启动、通信、控制等操作。顶层模块200’具体可以包括用于实现芯片与外部通信的接口组件210’，用于执行逻辑操作的逻辑组件220’，用于提供时钟信号的时钟组件230’以及用于监测芯片中的电平、温度等物理量的监测组件240’，其中接口组件210’具体可以包括输入接口211’以及输出接口212’。

当计算芯片中包括多个核100’时，不同的核100’的性能往往存在差异，而在一些筛片策略中，可能需要了解计算芯片中每个核100’的频率上限等性能参数。因此，通常有必要针对计算芯片中的每个核100’都进行测试，并根据各个核100’的结果数据得到整个计算芯片的测试结果。

在一种测试方法中，可以在逻辑组件220’、时钟组件230’以及监测组件240’的控制下，将测试向量从输入接口211’输入计算芯片，由计算芯片根据测试向量来产生测试结果，然后通过输出接口212’输出测试结果。为了测试计算芯片中的不同的核100’，每次输入的测试向量可以具有不同的配置，使当前输入的测试向量用于测试当前期望测试的核100’。通过比较针对每个核100’所产生的测试结果与预期结果，可以了解相应的核100’的性能，进而根据多个核100’的性能了解计算芯片的性能。

然而在上述测试方法中，一方面，输入接口211’以及输出接口212’与核100’之间通常是基于低速的通信协议来实现数据的交互的，因此在每个核100’的测试过程中，都需要花费大量的时间在通信上；另一方面，在不同的核100’的测试过程中，可能存在部分相同的处理或配置(例如，测试向量中与输入接口211’以及输出接口212’有关的配置、测试向量经由输入接口211’的输入处理、以及测试结果经由输出接口212’的输出处理等)，这些相同的处理或配置将会被大量地重复，导致测试效率较低，测试成本上升。

本公开提出了一种芯片测试方法，在该方法中，可以通过设置在计算芯片中的状态机与核进行通信，从而对多个核进行测试。一方面，芯片内的状态机与核可以基于高速的通信协议来实现数据的交互，从而减少了测试过程中花费在通信上的时间；另一方面，在测试不同的核的过程中所涉及的相同的处理或配置被重复的次数可以大量减少，以提高测试效率，降低测试成本。

根据本公开的一示例性实施例，如图3和图4所示，芯片测试方法可以包括：

步骤S100，经由待测的计算芯片的输入接口211接收测试向量。

其中，测试向量可以包括每个时钟周期施加于计算芯片的输入接口(管脚)211的、用于测试或者控制的逻辑1和逻辑0数据，即测试数据或控制数据。逻辑1和逻辑0可以由带定时特性和电平特性的波形表示，与波形形状、脉冲宽度、脉冲边缘或斜率以及上升沿和下降沿的位置等有关系。测试向量中的用于对核进行测试的测试数据具体可以包含输入激励和预期响应，被测试的核可以对输入激励施加一定的作用，例如使输入激励中的一些逻辑1和逻辑0翻转，产生响应信号，然后通过比较响应信号和预期响应，可以得到这个核的结果数据。每个核的结果数据可以由一个比特来表示。在一具体示例中，当该比特的值为1时，表示响应信号与预期响应相符，这个核通过了测试，而当该比特的值为0时，表示响应信号与预期响应不符，这个核未通过测试。

为了方便后续的测量，在经由计算芯片的输入接口211接收测试向量之后，芯片测试方法还可以包括：

测试向量将测试触发信号写入计算芯片的控制寄存器中，以启动计算芯片的测试；以及

测试向量将多个待测的核100中的每个核的测试数据写入计算芯片的相应的测试数据寄存器中。

其中，控制寄存器和测试数据寄存器可以被包括在计算芯片的逻辑组件220中。测试向量可以控制对控制寄存器和测试数据寄存器的读取和/或写入，以驱动测试的进行。

具体而言，测试向量可以使默认为置0的控制寄存器的状态位转换为置1，也就是写入了测试触发信号，从而使计算芯片处于测试模式中。当计算芯片进入测试模式后，其中的状态机221就可以与核100进行通信。状态机221也可以被包括在计算芯片的逻辑组件220中。由于状态机221与核100之间的通信速率大于计算芯片的接口组件210(包括输入接口211、输出接口212)与核100之间的通信速率，因而可以帮助提高测试效率。换句话说，当状态机221从控制寄存器获取到测试触发信号(状态机221监测到控制寄存器的状态位为置1)时，就意味着测试的开始。

在一些实施例中，当控制寄存器的状态位为置0时，计算芯片处于工作模式中。在工作模式中，数据的交互是基于接口组件210进行的，而状态机221不与核100进行通信。由于计算芯片的工作模式与控制寄存器的置0的状态位对应，因此可以理解为计算芯片默认处于工作模式中，只有当上电或触发使控制寄存器的状态位转换为置1时，计算芯片才进入测试模式中。

此外，测试向量还可以将多个待测的核100中的每个核的测试数据写入计算芯片的相应的测试数据寄存器中，之后，状态机221可以从相应的测试数据寄存器中读取当前被测试的核的测试数据。

为了节约计算芯片中所需的测试数据寄存器的数量，以及减少测试过程中的重复配置或处理，测试数据寄存器可以包括公用测试数据寄存器以及专用测试数据寄存器。其中，公用测试数据寄存器可以被配置为存储至少两个核的测试数据中的共同部分，而专用测试数据寄存器可以被配置为存储单个核的测试数据中的独立部分。

例如，在一较简单的具体示例中，假设某个计算芯片中共包括100个核C1、C2、…、C100，其中每个核的测试数据都需要100个寄存器来存储，并且在核的测试数据中，其中99％与其它的核的测试数据的相应部分相同，而仅1％与其它的核的测试数据的相应部分存在差别。那么，可以利用共199个测试数据寄存器来存储这100个核的所有测试数据，其中，99个公用测试数据寄存器RC1、RC2、…、RC99可以用来存储每个核的测试数据中的共同的99％的部分，而100个专用测试数据寄存器RD1、RD2、…、RD100可以用来分别存储100个核C1、C2、…、C100的测试数据中的不同的1％的部分。可以理解的是，如果按照传统方式来独立地存储每个核的测试数据，那么需要共10000个测试数据寄存器，远远多于目前所需的199个测试数据寄存器。由此可见，通过设置公用测试数据寄存器，有助于大幅减小所需的测试数据寄存器的数目，从而节约寄存器资源，同时也有助于简化数据的控制和处理。当然，在其它具体示例中，核的数目、每个核所需的用来存储测试数据的测试数据寄存器的数目、以及不同的核的测试数据之间的异同可能存在变化，因而需要对应调整公用测试数据寄存器与专用测试数据寄存器的设置。

返回图3，芯片测试方法还可以包括针对计算芯片中的多个待测的核中的每个核，执行以下操作：

步骤S210，通过计算芯片的状态机221将核的测试数据传输给核；

步骤S220，通过状态机获取核根据测试数据产生的结果数据。

也就是说，在每个核100的测试过程中，是通过状态机221、而不是通过接口组件210来实现数据的交互的，从而提高测试效率。如上文所描述的，测试数据可以根据测试向量产生。在本公开的一实施例中，计算芯片中的所有待测的核的测试数据可以被包括在一个测试向量中。因此，仅通过一次经由输入接口211的测试向量的输入，就可以将所有待测的核的测试数据写入在芯片中。而在测试过程中，各个核的测试数据可以基于芯片内的通信来交互，即通过状态机221来传输各个核的测试数据，从而大幅节约了通信所需的时间。

类似地，在各个核的测试完成之后，可以通过状态机221来获取核根据测试数据产生的结果数据。根据后文可知，在本公开的一实施例中，可以在将多个核的结果数据汇总为测试结果后，再经由输出接口212一次输出，从而减少了输出接口212参与的通信的次数，进而大幅节约了通信所需的时间。

在一些实施例中，针对计算芯片中的待测的第一个核的测试可以是被测试触发信号启动的。具体而言，通过计算芯片的状态机221将核100的测试数据传输给核100可以包括：

当状态机221从控制寄存器获取到测试触发信号时，从与待测的第一个核相应的测试数据寄存器中读取第一个核的测试数据；以及

状态机221将读取到的测试数据发送给第一个核。

在完成前一个核的测试之后，状态机221可以继续驱动对下一个核的测试，直到完成对所有待测的核的测试。具体而言，通过计算芯片的状态机221将核100的测试数据传输给核100还可以包括：

状态机221判断最近向其发送测试数据的核100是否为待测的最后一个核；

若是，状态机221停止传输测试数据；

若否，状态机221从与待测的下一个核相应的测试数据寄存器中读取下一个核的测试数据，并将读取到的测试数据发送给下一个核。

一般情况下，计算芯片中的待测的核即为计算芯片中的所有的核。多个待测的核100的测试顺序可以被任意地配置，例如在一简单的具体示例中，可以按照核100的空间排布顺序依次对其进行测试。

当核100接收到其相应的测试数据后，可以对该测试数据施加一定的作用，从而使测试数据所包含的输入激励中的一些逻辑1和逻辑0翻转，产生响应信号，之后，根据响应信号与预期响应之间的比较结果可以产生这个核100的结果数据。在一些实施例中，通过状态机221获取核100根据测试数据产生的结果数据具体可以包括：

通过状态机221将核100根据测试数据产生的结果数据写入到相应的结果数据寄存器中。

其中，结果数据寄存器被配置为用于存储核的结果数据。如上文所描述的，一个结果数据可以由仅一个比特来表示。那么，单个结果数据寄存器可以被配置为存储预设数目的核的测试结果，其中，预设数目与该结果数据寄存器的状态位的数目相等。例如，结果数据寄存器可以为8位寄存器、16位寄存器或32位寄存器，相应地，在一个结果数据寄存器中可以存储8个、16个或32个核的结果数据。通过将多个核的结果数据存储在同一结果数据寄存器中，可以充分地利用结果数据寄存器的存储空间，减少所需的结果数据寄存器的数目，从而降低寄存器成本，同时帮助简化数据的处理和控制。

返回图3，本实施例的芯片测试方法还可以包括：

步骤S300，经由计算芯片的输出接口212输出测试结果。

其中，测试结果是根据多个待测的核的结果数据产生的。当多个待测的核包括计算芯片中的所有核时，测试结果可以由所有核的结果数据汇总而成。

在一些实施例中，可以在状态机221的控制下，在测试全部完成之后自动输出测试结果。在另一些实施例中，可以在测试向量中预先配置与读取结果数据寄存器的操作相关的控制数据，从而由测试向量来触发测试结果的输出。

在一具体示例中，经由计算芯片的输出接口212输出测试结果可以包括：

在完成多个待测的核100中的所有核的测试之后，状态机221产生输出信号，并由输出信号控制输出接口212输出测试结果。

这个输出信号可以表现为状态机221中信号波形的变化，例如在完成所有核的测试达第一预设时间之后，状态机221中波形的变化驱动了测试结果的输出。

在另一具体示例中，状态机221可以在由计算芯片中的其它组件所产生的信号的触发下，控制测试结果的输出。具体而言，经由计算芯片的输出接口212输出测试结果可以包括：

在完成多个待测的核100中的所有核的测试之后，状态机221在时钟信号的作用下控制输出接口212输出测试结果。

其中，时钟信号通常是由计算芯片的时钟组件230产生的。例如，在完成所有测试后，当状态机221监测到经过了预设数目的时钟信号时，可以驱动测试结果的输出。

在又一具体示例中，测试结果的输出可以由测试向量来触发。具体而言，经由计算芯片的输出接口输出测试结果可以包括：

当获取到输出触发信号时，输出接口212读取结果数据并输出测试结果。

其中，输出触发信号是根据测试向量产生的。在构造测试向量时，可以使测试向量在经过预设时间(通常为与测试向量有关的最长时间)之后发起读取操作，以读取计算芯片中的结果数据寄存器来获得测试结果。在这个示例中，状态机221可以不再参与控制测试结果的输出，而是由测试向量和输出接口212直接实现测试结果的输出。

在本公开的芯片测试方法中，可以仅使用一个测试向量来实现对计算芯片中所有待测的核的测试。在对计算芯片内的核进行扫描以测试的过程中，测试向量只需访问一轮计算芯片中的寄存器，而不用针对不同的核多次重复访问寄存器。在芯片内部，可以通过状态机实现对寄存器的读写操作，包括从寄存器中读取测试数据并发送给各个核，也就是向各个核发送相应的测试任务，以及将从各个核接收到的结果数据写入在相应的寄存器中，以待最终输出测试结果。由于状态机与核之间的通信可以基于芯片内的总线进行，该总线位宽可以是8bit、16bit或32bit，通信速率可以达到20MHz以上，相比于基于接口组件210的数据宽度在1～4bit、速率在1MHz～12MHz的通信，可以提升测试速度，从而降低测试成本。

本公开还提供了一种计算芯片，如图4所示，该计算芯片可以包括多个待测的核100以及顶层模块200，顶层模块200可以与多个待测的核100通信地连接。

其中，顶层模块200可以包括输入接口211，状态机221以及输出接口212。输入接口211可以被配置为接收测试向量，状态机221可以被配置为针对多个待测的核100中的每个核，将核100的测试数据传输给核100，并获取核100根据测试数据产生的结果数据，其中，测试数据是根据测试向量产生的，输出接口212可以被配置为输出测试结果，其中，测试结果是根据多个待测的核100的结果数据产生的。

如图4所示，顶层模块200还可以包括寄存器222。具体而言，寄存器222可以包括：

控制寄存器，控制寄存器与输入接口211以及状态机221通信地连接，其中，测试触发信号被写入在控制寄存器中；

测试数据寄存器，测试数据寄存器与输入接口211以及状态机221通信地连接，其中，多个待测的核100中的每个核的测试数据被写入在相应的测试数据寄存器中；以及

结果数据寄存器，结果数据寄存器与输出接口212以及状态机221通信地连接，其中，核100根据测试数据产生的结果数据被写入在相应的结果数据寄存器中。

关于控制寄存器、测试数据寄存器和结果数据寄存器的具体配置与操作如上文所述，在此不再重复。

如图4所示，顶层模块200还可以包括：

时钟组件230，时钟组件230与状态机221、控制寄存器、测试数据寄存器以及结果数据寄存器通信地连接，并被配置为产生时钟信号。

时钟信号可以用于计算芯片中各个组件或电路的同步，参与控制测试向量、状态机221等对各个寄存器的读写，以保障计算芯片的测试或工作的正常进行。

此外，如图4所示，顶层模块200还可以包括：

监测组件240，监测组件240可以与控制寄存器通信地连接，并被配置为监测控制寄存器的状态位的电平，以确定计算芯片是处于工作模式还是测试模式中。

在一具体示例中，当控制寄存器的状态位为0时，计算芯片处于工作模式，而当控制寄存器的状态位为1时，计算芯片处于测试模式。

可以理解的是，监测组件240还可以被配置为监测计算芯片中的其它物理量，例如计算芯片的芯片温度等，以帮助保障计算芯片的正常运行。

在一些实施例中，计算芯片的核100、状态机221以及寄存器222之间的通信可以是基于芯片内总线的通信，其总线位宽可以是8bit、16bit或32bit，通信速率可以达到20MHz以上。而计算芯片的输入接口211以及输出接口212所参与的通信可以是基于两线式串行(I2C)、串行外设接口(SPI)和异步收发传输器(UART)中的任一种的通信，其数据宽度通常在1～4bit、速率在1MHz～12MHz。由此可见，芯片内的通信速率大于芯片间的通信速率，因此，通过在计算芯片中设置状态机221来控制测试，可以大幅提升测试效率，降低测试成本。

在一些实施例中，状态机221可以是由硬件电路实现的，其可以包括有限数目的状态，每个状态可以由一系列逻辑0和逻辑1来表示。在不同的实施例中，状态机221所包括的状态的数目和种类等可以存在不同。

在一些实施例中，状态机221的状态可以包括芯片工作状态。在芯片工作状态下，计算芯片处于工作模式中，其通信是由接口组件210实现的。也就是说，在芯片工作状态中，状态机221停止与核100以及寄存器222通信。

状态机221的状态还可以包括芯片测试状态。在芯片测试状态下，计算芯片进入测试模式中，状态机221遍历多个待测的核100。此外，当状态机221获取到测试触发信号时，可以从芯片工作状态转换到芯片测试状态。

状态机221的状态还可以包括核测试状态。在核测试状态下，状态机221向核100发送该核的测试数据，也就是向对应的核发送测试任务。此外，当最近向其发送测试数据的核100不是待测的最后一个核时，状态机221可以从芯片测试状态转换到核测试状态。

状态机221的状态还可以包括结果数据写入状态。在结果数据写入状态下，状态机221将核100根据测试数据产生的结果数据写入相应的结果数据寄存器中，即完成结果数据的更新。此外，当状态机221获取到结果数据时，可以从核测试状态转换到结果数据写入状态；当状态机221未获取到结果数据时，则可以保持在核测试状态，等待测试完成；在状态机将结果数据写入相应的结果数据寄存器中后，可以从结果写入状态转换到芯片测试状态，以开始对下一个核的测试。

在一些实施例中，具体而言，在状态机221主动控制测试结果的输出的实施例中，状态机221还可以包括测试结果输出状态。在测试结果输出状态下，状态机221可以经由输出接口212输出测试结果。此外，当最近向其发送测试数据的核是待测的最后一个核时，状态机可以从芯片测试状态转换到测试结果输出状态；在输出测试结果后，状态机221可以从测试结果输出状态转换到芯片工作状态。

下表所示为一具体示例中，状态机221所包括的状态及状态间的转换情况：

当满足表格中的转换条件时，状态机221可以从相应的当前状态转换到下一状态，从而推动测试的进行。

多个计算芯片可以并行地执行计算任务，例如执行SHA-256算法等。

另外，本公开的实施方式还可以包括以下示例：

1.一种芯片测试方法，所述芯片测试方法包括：

经由待测的计算芯片的输入接口接收测试向量；

针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：

通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的；

通过所述状态机获取所述核根据所述测试数据产生的结果数据；

经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

2.根据1所述的芯片测试方法，在经由计算芯片的输入接口接收测试向量之后，所述芯片测试方法还包括：

所述测试向量将测试触发信号写入所述计算芯片的控制寄存器中，以启动所述计算芯片的测试；以及

所述测试向量将多个待测的核中的每个核的测试数据写入所述计算芯片的相应的测试数据寄存器中。

3.根据2所述的芯片测试方法，通过所述计算芯片的状态机将所述核的测试数据传输给所述核包括：

当所述状态机从所述控制寄存器获取到所述测试触发信号时，从与待测的第一个核相应的测试数据寄存器中读取所述第一个核的测试数据；以及

所述状态机将读取到的测试数据发送给所述第一个核。

4.根据3所述的芯片测试方法，通过所述计算芯片的状态机将所述核的测试数据传输给所述核还包括：

所述状态机判断最近向其发送测试数据的核是否为待测的最后一个核；

若是，所述状态机停止传输测试数据；

若否，所述状态机从与待测的下一个核相应的测试数据寄存器中读取所述下一个核的测试数据，并将读取到的测试数据发送给所述下一个核。

5.根据2所述的芯片测试方法，测试数据寄存器包括：

公用测试数据寄存器，公用测试数据寄存器被配置为存储至少两个核的测试数据中的共同部分；以及

专用测试数据寄存器，专用测试数据寄存器被配置为存储单个核的测试数据中的独立部分。

6.根据1所述的芯片测试方法，通过所述状态机获取所述核根据所述测试数据产生的结果数据包括：

通过所述状态机将所述核根据所述测试数据产生的结果数据写入到相应的结果数据寄存器中。

7.根据6所述的芯片测试方法，单个结果数据寄存器被配置为存储预设数目的核的测试结果，其中，所述预设数目与该结果数据寄存器的状态位的数目相等。

8.根据1所述的芯片测试方法，经由所述计算芯片的输出接口输出测试结果包括：

在完成多个待测的核中的所有核的测试之后，所述状态机产生输出信号，并由所述输出信号控制所述输出接口输出所述测试结果。

9.根据1所述的芯片测试方法，经由所述计算芯片的输出接口输出测试结果包括：

在完成多个待测的核中的所有核的测试之后，所述状态机在时钟信号的作用下控制所述输出接口输出所述测试结果；

其中，所述时钟信号是由所述计算芯片的时钟组件产生的。

10.根据1所述的芯片测试方法，经由所述计算芯片的输出接口输出测试结果包括：

当获取到输出触发信号时，所述输出接口读取结果数据并输出测试结果；

其中，所述输出触发信号是根据所述测试向量产生的。

11.一种计算芯片，所述计算芯片包括：

多个待测的核；以及

顶层模块，所述顶层模块与多个待测的核通信地连接，所述顶层模块包括：

输入接口，所述输入接口被配置为接收测试向量；

状态机，所述状态机被配置为针对多个待测的核中的每个核，将所述核的测试数据传输给所述核，并获取所述核根据所述测试数据产生的结果数据，其中，测试数据是根据所述测试向量产生的；

以及

输出接口，所述输出接口被配置为输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的。

12.根据11所述的计算芯片，所述顶层模块还包括寄存器，寄存器包括：

控制寄存器，控制寄存器与所述输入接口以及所述状态机通信地连接，其中，测试触发信号被写入在控制寄存器中；

测试数据寄存器，测试数据寄存器与所述输入接口以及所述状态机通信地连接，其中，多个待测的核中的每个核的测试数据被写入在相应的测试数据寄存器中；以及

结果数据寄存器，结果数据寄存器与所述输出接口以及所述状态机通信地连接，其中，核根据测试数据产生的结果数据被写入在相应的结果数据寄存器中。

13.根据12所述的计算芯片，所述顶层模块还包括：

时钟组件，所述时钟组件与所述状态机、控制寄存器、测试数据寄存器以及结果数据寄存器通信地连接，所述时钟组件被配置为产生时钟信号。

14.根据12所述的计算芯片，所述顶层模块还包括：

监测组件，所述监测组件与控制寄存器通信地连接，所述监测组件被配置为监测控制寄存器的状态位的电平，以确定所述计算芯片是处于工作模式还是测试模式中。

15.根据12所述的计算芯片，所述计算芯片的核、状态机以及寄存器之间的通信是基于芯片内总线的通信；

所述计算芯片的输入接口以及所述输出接口所参与的通信是基于两线式串行、串行外设接口和异步收发传输器中的任一种的通信；

其中，基于芯片内总线的通信速率大于基于两线式串行、串行外设接口和异步收发传输器中的任一种的通信速率。

16.根据12所述的计算芯片，所述状态机包括：

芯片工作状态，其中，所述状态机在所述芯片工作状态下停止与核以及寄存器通信；

芯片测试状态，其中，所述状态机在所述芯片测试状态下遍历多个待测的核，并且当所述状态机获取到测试触发信号时，从所述芯片工作状态转换到所述芯片测试状态；

核测试状态，其中，所述状态机在所述核测试状态下向核发送该核的测试数据，并且当最近向其发送测试数据的核不是待测的最后一个核时，所述状态机从所述芯片测试状态转换到所述核测试状态；

结果数据写入状态，其中，所述状态机在所述结果数据写入状态下将核根据测试数据产生的结果数据写入相应的结果数据寄存器中，并且当所述状态机获取到结果数据时，从所述核测试状态转换到所述结果数据写入状态，当所述状态机未获取到结果数据时，保持在所述核测试状态，在所述状态机将结果数据写入相应的结果数据寄存器中后，从所述结果写入状态转换到所述芯片测试状态。

17.根据16所述的计算芯片，所述状态机还包括：

测试结果输出状态，其中，所述状态机在所述测试结果输出状态下经由所述输出接口输出测试结果，并且当最近向其发送测试数据的核是待测的最后一个核时，所述状态机从所述芯片测试状态转换到所述测试结果输出状态，在输出测试结果后，所述状态机从所述测试结果输出状态转换到所述芯片工作状态。

在这里示出和讨论的所有示例中，任何具体值应被解释为仅仅是示例性的，而不是作为限制。因此，示例性实施例的其它示例可以具有不同的值。

在说明书及权利要求中的词语“前”、“后”、“顶”、“底”、“之上”、“之下”等，如果存在的话，用于描述性的目的而并不一定用于描述不变的相对位置。应当理解，这样使用的词语在适当的情况下是可互换的，使得在此所描述的本公开的实施例，例如，能够在与在此所示出的或另外描述的那些取向不同的其他取向上操作。

如在此所使用的，词语“示例性的”意指“用作示例、实例或说明”，而不是作为将被精确复制的“模型”。在此示例性描述的任意实现方式并不一定要被解释为比其它实现方式优选的或有利的。而且，本公开不受在上述技术领域、背景技术、发明内容或具体实施方式中所给出的任何所表述的或所暗示的理论所限定。

如在此所使用的，词语“基本上”意指包含由设计或制造的缺陷、器件或元件的容差、环境影响和/或其它因素所致的任意微小的变化。词语“基本上”还允许由寄生效应、噪音以及可能存在于实际的实现方式中的其它实际考虑因素所致的与完美的或理想的情形之间的差异。

上述描述可以指示被“连接”或“耦合”在一起的元件或节点或特征。如在此所使用的，除非另外明确说明，“连接”意指一个元件/节点/特征与另一种元件/节点/特征在电学上、机械上、逻辑上或以其它方式直接地连接(或者直接通信)。类似地，除非另外明确说明，“耦合”意指一个元件/节点/特征可以与另一元件/节点/特征以直接的或间接的方式在机械上、电学上、逻辑上或以其它方式连结以允许相互作用，即使这两个特征可能并没有直接连接也是如此。也就是说，“耦合”意图包含元件或其它特征的直接连结和间接连结，包括利用一个或多个中间元件的连接。

还应理解，“包括/包含”一词在本文中使用时，说明存在所指出的特征、整体、步骤、操作、单元和/或组件，但是并不排除存在或增加一个或多个其它特征、整体、步骤、操作、单元和/或组件以及/或者它们的组合。

本领域技术人员应当意识到，在上述操作之间的边界仅仅是说明性的。多个操作可以结合成单个操作，单个操作可以分布于附加的操作中，并且操作可以在时间上至少部分重叠地执行。而且，另选的实施例可以包括特定操作的多个实例，并且在其他各种实施例中可以改变操作顺序。但是，其它的修改、变化和替换同样是可能的。因此，本说明书和附图应当被看作是说明性的，而非限制性的。

虽然已经通过示例对本公开的一些特定实施例进行了详细说明，但是本领域的技术人员应该理解，以上示例仅是为了进行说明，而不是为了限制本公开的范围。在此公开的各实施例可以任意组合，而不脱离本公开的精神和范围。本领域的技术人员还应理解，可以对实施例进行多种修改而不脱离本公开的范围和精神。本公开的范围由所附权利要求来限定。

Claims (16)

1.一种芯片测试方法，其特征在于，所述芯片测试方法包括：

经由待测的计算芯片的输入接口接收测试向量；

针对所述计算芯片中的多个待测的核中的每个核，执行以下操作：

通过所述计算芯片的状态机将所述核的测试数据传输给所述核，其中，测试数据是根据所述测试向量产生的，所述多个待测的核中的所有核的测试数据被包括在单个测试向量中；

通过所述状态机获取所述核根据所述测试数据产生的结果数据；

经由所述计算芯片的输出接口输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的；

其中，通过所述计算芯片的状态机将所述核的测试数据传输给所述核包括：

所述状态机判断最近向其发送测试数据的核是否为待测的最后一个核；

若是，所述状态机停止传输测试数据；

若否，所述状态机从与待测的下一个核相应的测试数据寄存器中读取所述下一个核的测试数据，并将读取到的测试数据发送给所述下一个核。

2.根据权利要求1所述的芯片测试方法，其特征在于，在经由计算芯片的输入接口接收测试向量之后，所述芯片测试方法还包括：

所述测试向量将测试触发信号写入所述计算芯片的控制寄存器中，以启动所述计算芯片的测试；以及

所述测试向量将多个待测的核中的每个核的测试数据写入所述计算芯片的相应的测试数据寄存器中。

3.根据权利要求2所述的芯片测试方法，其特征在于，通过所述计算芯片的状态机将所述核的测试数据传输给所述核包括：

当所述状态机从所述控制寄存器获取到所述测试触发信号时，从与待测的第一个核相应的测试数据寄存器中读取所述第一个核的测试数据；以及

所述状态机将读取到的测试数据发送给所述第一个核。

4.根据权利要求1所述的芯片测试方法，其特征在于，测试数据寄存器包括：

公用测试数据寄存器，公用测试数据寄存器被配置为存储至少两个核的测试数据中的共同部分；以及

专用测试数据寄存器，专用测试数据寄存器被配置为存储单个核的测试数据中的独立部分。

5.根据权利要求1所述的芯片测试方法，其特征在于，通过所述状态机获取所述核根据所述测试数据产生的结果数据包括：

通过所述状态机将所述核根据所述测试数据产生的结果数据写入到相应的结果数据寄存器中。

6.根据权利要求5所述的芯片测试方法，其特征在于，单个结果数据寄存器被配置为存储预设数目的核的测试结果，其中，所述预设数目与该结果数据寄存器的状态位的数目相等。

7.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：

在完成多个待测的核中的所有核的测试之后，所述状态机产生输出信号，并由所述输出信号控制所述输出接口输出所述测试结果。

8.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：

在完成多个待测的核中的所有核的测试之后，所述状态机在时钟信号的作用下控制所述输出接口输出所述测试结果；

其中，所述时钟信号是由所述计算芯片的时钟组件产生的。

9.根据权利要求1所述的芯片测试方法，其特征在于，经由所述计算芯片的输出接口输出测试结果包括：

当获取到输出触发信号时，所述输出接口读取结果数据并输出测试结果；

其中，所述输出触发信号是根据所述测试向量产生的。

10.一种计算芯片，其特征在于，所述计算芯片包括：

多个待测的核；以及

顶层模块，所述顶层模块与多个待测的核通信地连接，所述顶层模块包括：

输入接口，所述输入接口被配置为接收测试向量；

状态机，所述状态机被配置为针对多个待测的核中的每个核，将所述核的测试数据传输给所述核，并获取所述核根据所述测试数据产生的结果数据，其中，测试数据是根据所述测试向量产生的，所述多个待测的核中的所有核的测试数据被包括在单个测试向量中；以及

输出接口，所述输出接口被配置为输出测试结果，其中，所述测试结果是根据所述多个待测的核的结果数据产生的；

其中，所述状态机被配置为针对多个待测的核中的每个核，将所述核的测试数据传输给所述核包括：

所述状态机被配置为判断最近向其发送测试数据的核是否为待测的最后一个核；

若是，所述状态机停止传输测试数据；

若否，所述状态机从与待测的下一个核相应的测试数据寄存器中读取所述下一个核的测试数据，并将读取到的测试数据发送给所述下一个核。

11.根据权利要求10所述的计算芯片，其特征在于，所述顶层模块还包括寄存器，寄存器包括：

控制寄存器，控制寄存器与所述输入接口以及所述状态机通信地连接，其中，测试触发信号被写入在控制寄存器中；

测试数据寄存器，测试数据寄存器与所述输入接口以及所述状态机通信地连接，其中，多个待测的核中的每个核的测试数据被写入在相应的测试数据寄存器中；以及

结果数据寄存器，结果数据寄存器与所述输出接口以及所述状态机通信地连接，其中，核根据测试数据产生的结果数据被写入在相应的结果数据寄存器中。

12.根据权利要求11所述的计算芯片，其特征在于，所述顶层模块还包括：

时钟组件，所述时钟组件与所述状态机、控制寄存器、测试数据寄存器以及结果数据寄存器通信地连接，所述时钟组件被配置为产生时钟信号。

13.根据权利要求11所述的计算芯片，其特征在于，所述顶层模块还包括：

监测组件，所述监测组件与控制寄存器通信地连接，所述监测组件被配置为监测控制寄存器的状态位的电平，以确定所述计算芯片是处于工作模式还是测试模式中。

14.根据权利要求11所述的计算芯片，其特征在于，所述计算芯片的核、状态机以及寄存器之间的通信是基于芯片内总线的通信；

所述计算芯片的输入接口以及所述输出接口所参与的通信是基于两线式串行、串行外设接口和异步收发传输器中的任一种的通信；

其中，基于芯片内总线的通信速率大于基于两线式串行、串行外设接口和异步收发传输器中的任一种的通信速率。

15.根据权利要求11所述的计算芯片，其特征在于，所述状态机包括：

芯片工作状态，其中，所述状态机在所述芯片工作状态下停止与核以及寄存器通信；

芯片测试状态，其中，所述状态机在所述芯片测试状态下遍历多个待测的核，并且当所述状态机获取到测试触发信号时，从所述芯片工作状态转换到所述芯片测试状态；

核测试状态，其中，所述状态机在所述核测试状态下向核发送该核的测试数据，并且当最近向其发送测试数据的核不是待测的最后一个核时，所述状态机从所述芯片测试状态转换到所述核测试状态；

结果数据写入状态，其中，所述状态机在所述结果数据写入状态下将核根据测试数据产生的结果数据写入相应的结果数据寄存器中，并且当所述状态机获取到结果数据时，从所述核测试状态转换到所述结果数据写入状态，当所述状态机未获取到结果数据时，保持在所述核测试状态，在所述状态机将结果数据写入相应的结果数据寄存器中后，从所述结果写入状态转换到所述芯片测试状态。

16.根据权利要求15所述的计算芯片，其特征在于，所述状态机还包括：

测试结果输出状态，其中，所述状态机在所述测试结果输出状态下经由所述输出接口输出测试结果，并且当最近向其发送测试数据的核是待测的最后一个核时，所述状态机从所述芯片测试状态转换到所述测试结果输出状态，在输出测试结果后，所述状态机从所述测试结果输出状态转换到所述芯片工作状态。