CN102880536B

CN102880536B - 一种多核处理器的jtag调试方法

Info

Publication number: CN102880536B
Application number: CN201210328478.8A
Authority: CN
Inventors: 冯炯; 金孝飞; 黄凯; 严晓浪
Original assignee: Hangzhou C Sky Microsystems Co Ltd
Current assignee: Hangzhou C Sky Microsystems Co Ltd
Priority date: 2012-09-07
Filing date: 2012-09-07
Publication date: 2015-06-03
Anticipated expiration: 2032-09-07
Also published as: CN102880536A

Abstract

一种多核处理器的JTAG调试方法，在各个处理器核的标准测试接入端口控制器和仿真器JTAG调试接口之间连接多路测试接口控制器，调试方法包括如下步骤：第一步：系统上电，多路测试接入端口控制器的功能状态机进入测试逻辑复位状态；第二步：发送调试指令，经过仿真器JTAG调试接口输出特定的TCK、TDI、TMS信号，使得状态控制模块依次进入各个状态；第三步：发送选择信号，配置控制寄存器；第四步：延时一个时钟周期之后，控制寄存器中的信息被加载到状态寄存器；第五步：完成对处理器核的选择后，发送调试指令，进行单核处理器调试过程。本发明有效完成各个处理器核的选择控制和调试信息存储反馈、提升可靠性。

Description

一种多核处理器的JTAG调试方法

技术领域

本发明涉及微处理器芯片的基于JTAG标准的调试技术领域，尤其是一种多核处理器的JTAG调试方法。

背景技术

随着对处理能力和能耗的要求日趋提高，多核处理器已经成为目前高端处理器芯片的主要解决方案。然而随着多核架构的规模增大，其设计复杂度也随之增大，这给多核处理器的在线调试带来了很大的挑战和困难。本发明巧妙的设计了多核处理器芯片测试接口与仿真器JTAG调试接口之间的多路测试接入端口控制器，有效实现了对单核调试的仿真器和调试软件的复用，仅对调试软件增加了针对某个核的选择和查看相应调试信息的指令。

JTAG(Joint Test Action Group)是一种国际标准测试协议，目前，大多多数芯片或IP(Intellectual Protocol，知识产权)模块都采用基于IEEE1149.1标准的JTAG接口作为调试接口，这些每个芯片都有一个TAP(Test Access Pot)controller(测试接入端口控制器)，用于控制芯片与JTAG接口之间的连接，完成调试。现有的JTAG标准接口一般有以下几个信号引脚：TCK(Test Clock，测试时钟信号)，为TAP的操作提供了一个独立的、基本的时钟信号，TAP的所有操作都是通过这个时钟信号来驱动的。TMS(Test Mode Selection，测试模式选择信号)，用来控制TAP状态机的转换。通过TMS信号，可以控制TAP在不同的状态间相互转换。TMS信号在TCK的上升沿有效。TDI(Test Data Input测试数据输入信号)，是芯片测试数据输入的接口，所有要输入到特定寄存器的数据都是通过TDI接口一位一位串行输入的(由TCK驱动)。TDO(Test Data Output，测试数据输出信号)，这是测试数据输出的接口，所有要从特定的寄存器中输出的数据都是通过TDO接口一位一位串行输出的(由TCK驱动)。TRST(TestReset，测试复位信号)，可以用来对TAP Controller进行复位(初始化)。

为了能够高效、便捷的实现的对多个核的调试，一个标准的multiple-tap controller(多路测试接入端口控制器)是十分必要的。另外，必须要有针对multiple-tap controller的调试软件工具，而通过增加针对某个核的选择和查看相应调试信息的指令，可以有效实现最大限度的复用原有调试软件。

为达到与IEEE11491协议的兼容性，有人提出一种增加TAP连接模块TLM(TAP Linking Module)的方案，在多核处理器芯片上只提供一个完全与IEEE149.1协议兼容的TAP接口，对外提供仲TMS、TCK、TDI、TDO、TRST5个引脚，仿真器的JTAG调试接口通过TLM连接到各个TAP，TLM负责把JTAG调试接口的信号连接到某个指定的要测试的处理器核的TAP上，而芯片内部处理器核的TAP与TLM进行互连，每个TAP除了绑定的JTAG调试接口的5根信号线外，还增加了选择信号SEL和使能信号ENA，通过SEI和ENA确定哪一个处理器核的TAP连接到仿真器的JTAG调试:接口上。TLM根据SEL和ENA将仿真器的测试信号TDI、TMS、TCK、TRST传递到片内某个TAP相应的TDI、TMS、TCK和TRST端口，将该TAP的TDO端口输出的数据通过TD0引脚经过JTAG仿真器送回调试软件，以实现对多核芯片中的某个处理器核的JTAG调试。但这种方法必须为处理器核内部的TAP增加额外的选择和使能信号，这就必须修改处理器核内部的TAP，将ENA和SEL信号加入TAP的设计中。每个TAP的TAP控制器从TLM获得的ENA作为输入使能或禁止该TAP，TAP中的指令寄存器增加SEL信号输出到TLM以响应扫入其指令寄存器的指令，这使硬件设计变得复杂。

为了实现对TAP控制器与标准JTAG之间的连接控制，实现多核处理器的有效调试，有人提出了通过增加一个芯片级的TAP控制器调试支持模块DMS(Debug Support Module)。这种方法兼容标准的JTAG调试接口，并且不需要对各个芯片或IP模块的TAP控制器做改动，但是它需要仿真器提供额外的控制信号MDS(Multiple-core DebugSelect，多核调试选择)引脚。设计者希望通过仿真器产生多个时钟周期的MDS低电平信号，控制调试指令存入调试支持模块的指令寄存器，并从译码器获得相应处理器核的选择信号，这就使得设计者必须修改仿真器来适应这个关键的调试信号。因此该仿真器虽然具有兼容性，但并不是IEEE1149.1标准的JTAG协议描述的调试接口。另外，由于该调试支持模块仅仅是单纯的译码器和多路选择器的连接，不具备数据信号存储功能，调试期间无法观测调试支持模块的当前调试信息和状态，这对于在线调试来讲存在着极大地弊端，因为调试者在调试过程中并不能确认当前调试的处理器核。这种不确定在MDS信号发生不稳定如信号抖动时就会发生，使得希望调试处理器核1，而实际选中了处理器核2。这对于商用芯片的调试是一种极大的风险。

图1是采用增加TLM模块连接各个处理器核TAP控制器的框图：TLM作为芯片唯一的调试接口，它的输入是TDI、TMS、TCK和TRST，输出是TDO。每个IP核TAP的5针信号TDI、TMS、TCK、TRST和TDO都与TLM进行互连，TLM负责把JTAG调试接口的信号连接到某一个指定的要测试的IP核的TAP上。这种方法需要为每个TAP增加选择信号SEL和使能信号ENA与TLM相连，通过SEL和ENA确定选择哪一个处理器核的TAP连接到芯片的TAP接口上。因此这种方法必须修改处理器核内部的TAP，将SEL和ENA加入TAP的设计中，使硬件设计变得复杂。

图2是采用调试支持模块连接各个处理器核TAP控制器的框图：调试支持模块除具有TDI、TMS、TCK、TRST、TDO这五个输入引脚与仿真器的JTAG调试接口相连外，还需要一个多核调试选择引脚接受链选命令的使能信号MDS，MDS由仿真器产生并输入。调试支持模块的输出TDI1～TDIn，TMS1～TMSn，TCK，TRST分别与Core1～Coren这n的各个TAP的TDI、TMS、TCK、TRST相连，调试支持模块将仿真器的测试信号TDI、TMS、TCK和TRST信号传送到片内要调试的某个IP核的TAP相应的TDI1、TMS、TCK和TRST端口；调试支持模块各有TDO1～TDOn，这n个输入分别与Core1～Coren的TAP控制器的输出信号TDO相连。的TAP的输出信号TDO相连，将被调试的处理器核的TAP输出的数据通过TDO引脚经过JTAG仿真器送达调试主机。调试支持模块的输入TDI、TMS、TCK、TRST、MDS和输出TDO连接至片外作为整个芯片统一的JTAG接口，通过调试支持模块这样一个芯片级TAP控制器通道对多核芯片上的各个处理器核进行JTAG调试。因此，这种方法必须修改仿真器设计来提供使能信号MDS，这使得该调试支持模块在对不同类型的多核处理器芯片的调试时移植复杂度增加，因为必须针对其仿真器也增加相应的MDS信号。另外，由于该调试支持模块仅仅是单纯的译码器和多路选择器的连接，不具备数据信号存储功能，调试期间无法观测调试支持模块的当前调试信息和状态，这对于在线调试来讲存在着极大地弊端，因为调试者在调试过程中并不能确认当前调试的处理器核。这种不确定情况在MDS信号发生不稳定(如信号抖动)时就会发生，例如希望调试处理器核1，而实际选中了处理器核2。这对于商用芯片的调试是一种极大的风险。

发明内容

为了克服已有多核处理器的JTAG调试方法的无法有效完成各个处理器核的选择控制和调试信息存储反馈、可靠性差的不足，本发明提供一种有效完成各个处理器核的选择控制和调试信息存储反馈、提升可靠性的多核处理器的JTAG调试方法。

本发明解决其技术问题所采用的技术方案是：

一种多核处理器的JTAG调试方法，在各个处理器核的标准测试接入端口控制器和仿真器JTAG调试接口之间连接多路测试接口控制器，所述多路测试接口控制器由状态控制模块和调试控制模块组成；所述调试方法包括如下步骤：

第一步：系统上电，多路测试接入端口控制器的功能状态机进入测试逻辑复位状态；

第二步：发送调试指令，经过仿真器JTAG调试接口输出特定的TCK、TDI、TMS信号，使得状态控制模块依次进入：测试进行状态、选择数据扫描寄存器状态、选择指令扫描寄存器状态、捕获指令状态、移入指令状态、退出指令1状态、更新指令状态，最后回到测试进行状态；选择数据扫描寄存器状态是一个临时状态，如果TMS为1(在TCK上升沿触发)，进入选择指令扫描寄存器状态；选择指令扫描寄存器状态是一个临时状态，如果TMS为0(在TCK上升沿触发)，进入捕获指令状态，在捕获指令状态中，一个编码序列被加载到指令寄存器当中；然后进入到移入指令状态，在移入指令状态下，通过TCK的驱动，将TDI输入的选择指令送到边界扫描寄存器当中去，然后经过退出指令1状态到达更新指令状态，在更新指令状态，输入到边界扫描扫描寄存器中的选择指令用来更新指令寄存器，最后，进入到测试进行状态，指令生效，完成对多路调试接口控制器的指令寄存器的访问；所述选择指令被指令译码器译码，产生内部选择信号选中控制寄存器，并产生配置信号使控制寄存器进入控制寄存器配置模式；

第三步：发送选择信号，配置控制寄存器；

第四步：延时一个时钟周期之后，控制寄存器中的信息被加载到状态寄存器，状态寄存器中的信息经译码器产生的译码信号控制第一多路选择器把JTAG调试接口输出的TDI信号和TMS信号传给选定的处理器核；而被选中的处理器核的DTO信号也在译码信号控制下经过第二多路选择器传递回多路测试接口控制器；多路测试接口控制器中的状态信息和传入的TDO信号在状态寄存器读取信号控制下经过第三多路选择器传递回JTAG调试接口；

第五步：完成对处理器核的选择后，发送调试指令，进行单核处理器调试过程。

进一步，所述调试方法还包括：第六步：当需要查看当前各个处理器核TAP信息及多路测试接口控制器的状态信息，利用查询指令实现；所述查询指令进入指令寄存器并获得译码后，通过内部状态寄存器读取信号的控制，使多路测试接口控制器进入状态查询模式；在此模式下，通过TDO输出的信息得到当前所被调试的核的信息和多路测试接口控制器状态信息。

本发明的技术构思为：设计了一个标准的多路测试接口控制器，用于连接各个标准测试接入端口控制器和仿真器JTAG调试接口，由状态控制模块和调试控制模块两大部分组成。其中状态控制模块实现了JTAG标准协议的各个功能状态，用于控制调试控制模块实现具体的功能操作。调试控制模块实现的具体功能主要包括存储调试选择指令，译码调试选择指令，将调试指令和数据信号传递给选中的处理器核，以及反馈当前调试信息。其中，当前调试信息既可以是多路测试接入控制器的状态信息也可以是正处于调试状态的某个具体的处理器核的状态信息。

为了完成调试还需要对原有的调试软件做简单的修改。需要增加特殊的指令，即调试选择指令，调试选择指令用于选择需要调试的某个具体的处理器核。另外，复用原有信息查询指令，结合选择指令，就可以对实现查看多路测试接口控制器的状态信息或者正处于调试状态的某个具体的处理器核的状态信息。

本发明的有益效果主要表现在：

1、多路测试访问接入端口控制器并不是简单的多路选择器，它支持基于IEEE1149.1协议标准的JTAG接口，拥有标准的状态机和指令寄存器、指令译码器和数据寄存器(用于存储控制信息)。

2、对原有的各个处理器核的测试接口不需要做任何改动，通过本控制器将标准JTAG调试信号传给对应的调试处理器核，不仅能充分使用原有的调试接口，对于非本公司开发的芯片产品也能实现简单移植，提高了设计的复用率。

3、支持原有仿真器复用，对仿真而言，只连接多路测试接口控制器，它是一个标准的芯片调试接口，而对各个处理器核透明，因此不需要做额外的改动来适应调试需要。

4、支持原有调试软件复用，对原有的单核调试软件做了简单的修改。增加相应处理器选择指令用作挑选指定的处理器核进行调试，以及对应的信息查询指令，用于查询当前多路测试接口控制器和各个处理器核的调试状态信息。

附图说明

图1是背景技术中采用增加TLM模块连接各个处理器核TAP控制器的框图。

图2是背景技术中采用调试支持模块连接各个处理器核TAP控制器的框图。

图3是本发明采用多路测试接口控制器连接各个处理器核TAP控制器的框图。

图4是本发明多路测试接口控制器的控制模块内部结构图。

图5是本发明所涉及的功能状态机状态转换图。

具体实施方式

下面结合附图对本发明作进一步描述。

参照图3～图5，一种多核处理器的JTAG调试方法，包括如下步骤：

第一步：系统上电，多路测试接入端口控制器的功能状态机进入Test-Logic Reset(测试逻辑复位)状态。

第二步：调试软件发送调试指令，经过仿真器JTAG调试接口输出特定的TCK、TDI、TMS信号，使得多路接口测试模块的状态控制模块依次进入：Run-Test/Idle(测试进行)状态、Select-DR-Scan(选择数据扫描寄存器)状态、Select-IR-Scan(选择指令扫描寄存器)状态、Capture-IR(捕获指令)状态、Shift-IR(移入指令)状态、Exit1-IR(退出指令1)状态、Update-IR(更新指令)状态，最后回到Run-Test/Idle状态。Select-DR-Scan状态是一个临时状态，如果TMS为1(在TCK上升沿触发)，进入Select-IR-Scan状态；Select-IR-Scan状态是一个临时状态，如果TMS为0(在TCK上升沿触发)，进入Capture-IR状态，在Capture-IR状态中，一个特定的编码序列被加载到指令寄存器当中；然后进入到Shift-IR状态，在Shift-IR状态下，通过TCK的驱动，可以将TDI输入的选择指令送到边界扫描寄存器当中去。然后经过Exit1-IR状态到达Update-IR状态，在Update-IR状态，刚才输入到边界扫描扫描寄存器中的指令将用来更新指令寄存器。最后，进入到Run-Test/Idle状态，指令生效，完成对多路测试接口控制器的指令寄存器的访问。该调试选择指令被指令译码器译码，产生内部选择信号cr_sel(控制寄存器选择)选中控制寄存器，并产生配置信号cr_write(控制寄存器写入)使控制寄存器进入控制寄存器配置模式。

第三步：软件发送具体的选择信号，配置控制寄存器。经过第二步中描述的各个状态后，这条选择指令编码(具体的配置信息)被更新到控制寄存器。

第四步：延时一个时钟周期之后，控制寄存器中的信息被加载到状态寄存器。状态寄存器中的信息经译码器产生的译码信号core_sel控制多路选择器1把JTAG接口输出的TDI信号和TMS信号传给选定的处理器核；而被选中的处理器核的DTO信号也在core_sel信号控制下经过多路选择器2传递回多路测试接入端口控制器。之后多路接口控制端口控制器中的状态信息(sr_tdo)和传入的TDO信号在状态寄存器读取信号(sr_read)控制下经过多路选择器3传递回JTAG接口后反馈给调试软件。

这里将控制信息存储到状态寄存器，不仅能使便于实现后面提到的状态信息查询，而且提高了设计的鲁棒性。

第五步：完成对处理器核的选择后，就可以发送普通的调试指令，进行和同对单核处理器一样的调试工作。

第六步：当任何时候需要查看当前各个处理器核TAP信息及多路测试接口控制器的状态信息，都可以利用查询指令实现。查询指令进入指令寄存器并获得译码后，通过内部sr_read(状态寄存器读取)信号的控制，使多路测试接口控制器进入状态查询模式。在此模式下，可以通过TDO输出的信息了解当前所被调试的核的信息和多路测试接口控制器状态信息。

图3是发明采用多路测试接口控制器连接各个处理器核TAP控制器的框图：

多路测试接口控制器由状态控制模块和调试控制模块两大部分组成。其中状态控制模块实现了JTAG标准协议的各个功能状态，用于控制调试控制模块实现具体的功能操作。调试控制模块式多路测试接入端口控制器的核心模块，实现的具体功能主要包括存储调试选择指令，译码调试选择指令，将调试指令和数据信号传递给选中的处理器核，以及反馈当前调试信息。其中当前调试信息既可以是多路测试接入端口控制器的状态信息也可以是正处于调试状态的某个具体的处理器核的状态信息。JTAG接口输出的TDI信号和TMS信号将在多路测试接口控制器的控制下传给选定的处理器核，或者多路测试接口控制器自身，而各个处理器核的DTO信号及多路测试接口控制器自身的DTO将在多路测试接口控制器控制选择下传递回JTAG接口。TCK和TRST信号则有仿真器直接连接至多路测试接口控制器和各个核。

为了完成调试还需要对原有的调试软件做简单的修改。我们只需要增加调试选择指令，调试选择指令分为两个阶段，第一个阶段控制进入多核调试选择模式，第二个阶段配置控制寄存器用于选择需要调试的具体的处理器核。另外，复用原有信息查询指令，结合选择指令，就可以对实现查看多路测试接入端口控制器的状态信息或者正处于调试状态的某个具体的处理器核的状态信息。

图4是本发明多路测试接口控制器的控制模块内部结构图：

调试控制模块式将接受来自外部的TDI、TCK、TMS、TRST信号和内部状态控制模块的控制信号实现对多个处理器核TAP的控制，并且将选定的处理器核TDO信号传递给JTAG调和接口反馈调试软件，具体的调试步骤如下：

图5是本发明所涉及的功能状态机状态转换图：

1.系统上电，TAP控制器进入Test-Logic Reset(测试逻辑复位)状态，然后依次进入：Run-Test/Idle(测试进行)状态、Select-DR-Scan(选择数据扫描寄存器)状态、Select-IR-Scan(选择指令扫描寄存器)状态、Capture-IR(捕获指令)状态、Shift-IR(移入指令)状态、Exit1-IR(退出指令1)状态、Update-IR(更新指令)状态，最后回到Run-Test/Idle状态。Select-DR-Scan状态是一个临时状态，如果TMS为1(在TCK上升沿触发)，进入Select-IR-Scan状态；Select-IR-Scan状态是一个临时状态，如果TMS为0，(在TCK上升沿触发)，进入Capture-IR状态，在Capture-IR状态中，一个特定的编码序列被加载到指令寄存器当中；然后进入到Shift-IR状态，在Shift-IR状态下，通过TCK的驱动，可以将TDI输入的选择指令送到边界扫描寄存器当中去。然后经过Exit1-IR状态到达Update-IR状态，在Update-IR状态，刚才输入到边界扫描扫描寄存器中的指令将用来更新指令寄存器。最后，进入到Run-Test/Idle状态，指令生效，完成对多路测试接口控制器的指令寄存器的访问。

2.当前可以访问的数据寄存器由指令寄存器中的当前指令决定。要访问由刚才的指令选定的数据寄存器，需要以Run-Test/Idle为起点，依次进入Select-DR-Scan、Capture-DR、Shift-DR(移入数据)状态、Exit1-DR(退出数据1)状态、Update-DR(更新数据)状态，最后回到Run-Test/Idle状态。在这个过程当中，被当前指令选定的数据寄存器会被连接在TDI和TDO之间。通过TDI和TDO，就可以将新的数据加载到数据寄存器当中去，同时，也可以捕获数据寄存器中的数据。

Claims

1.一种多核处理器的JTAG调试方法，在各个处理器核的标准测试接入端口控制器和仿真器JTAG调试接口之间连接多路测试接口控制器，其特征在于：所述多路测试接口控制器由状态控制模块和调试控制模块组成；所述调试方法包括如下步骤：

第三步：发送选择信号，配置控制寄存器；

2.如权利要求1所述的一种多核处理器的JTAG调试方法，其特征在于：所述调试方法还包括：

第六步：当需要查看当前各个处理器核TAP信息及多路测试接口控制器的状态信息，利用查询指令实现；所述查询指令进入指令寄存器并获得译码后，通过内部状态寄存器读取信号的控制，使多路测试接口控制器进入状态查询模式；在此模式下，通过TDO输出的信息得到当前所被调试的核的信息和多路测试接口控制器状态信息。