CN117250484B - 芯片的测试方法、装置、测试芯片和存储介质 - Google Patents
芯片的测试方法、装置、测试芯片和存储介质 Download PDFInfo
- Publication number
- CN117250484B CN117250484B CN202311545016.6A CN202311545016A CN117250484B CN 117250484 B CN117250484 B CN 117250484B CN 202311545016 A CN202311545016 A CN 202311545016A CN 117250484 B CN117250484 B CN 117250484B
- Authority
- CN
- China
- Prior art keywords
- chip
- signal
- tested
- register
- parameters
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 193
- 238000005070 sampling Methods 0.000 claims abstract description 157
- 238000000034 method Methods 0.000 claims abstract description 46
- 238000004904 shortening Methods 0.000 claims abstract description 41
- 230000008878 coupling Effects 0.000 claims description 79
- 238000010168 coupling process Methods 0.000 claims description 79
- 238000005859 coupling reaction Methods 0.000 claims description 79
- 230000002159 abnormal effect Effects 0.000 claims description 20
- 230000005856 abnormality Effects 0.000 claims description 15
- 230000008569 process Effects 0.000 claims description 6
- 238000004590 computer program Methods 0.000 claims description 4
- 230000009467 reduction Effects 0.000 description 16
- 238000010998 test method Methods 0.000 description 15
- 238000012545 processing Methods 0.000 description 8
- 238000004891 communication Methods 0.000 description 7
- 238000010586 diagram Methods 0.000 description 7
- 230000003287 optical effect Effects 0.000 description 4
- 230000006978 adaptation Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 230000003750 conditioning effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005192 partition Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本公开关于一种芯片的测试方法、装置、测试芯片和存储介质，属于芯片测试技术领域。方法包括：关闭待测芯片的闭环功率控制模式；对待测芯片的处理后的信号的参数的采样时长进行缩短调节；生成无线信号并向待测芯片发送无线信号，获取待测芯片对无线信号进行处理后的信号的参数；基于处理后的信号的参数，得到待测芯片的测试结果。由此，可关闭待测芯片的闭环功率控制模式，使得处理后的信号的参数更加稳定，提高了处理后的信号的参数的采样准确性，还可缩短处理后的信号的参数的采样时长，也提高了处理后的信号的参数的采样准确性，进而提高了待测芯片的测试准确性，简单易行，且缩短了待测芯片的测试时长，适用于射频前端芯片的测试场景。
Description
技术领域
本公开涉及芯片测试技术领域，尤其涉及一种芯片的测试方法、装置、测试芯片和存储介质。
背景技术
为了确保芯片的正常运行，大多需要在芯片正式投入使用之前，对芯片进行测试。然而，相关技术中需要依赖特定仪器或者芯片供应商进行芯片测试，测试步骤繁琐，耗费了大量人力物力。
发明内容
本公开提供一种芯片的测试方法、装置、测试芯片、电子设备、计算机可读存储介质，以至少解决相关技术中需要依赖特定仪器或者芯片供应商进行芯片测试，测试步骤繁琐，耗费了大量人力物力的问题。本公开的技术方案如下：
根据本公开实施例的第一方面，提供一种芯片的测试方法，适用于测试芯片，所述方法包括：关闭待测芯片的闭环功率控制模式；对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；生成无线信号并向所述待测芯片发送所述无线信号，获取所述待测芯片对所述无线信号进行处理后的信号的参数；基于所述处理后的信号的参数，得到所述待测芯片的测试结果。
在本公开的一个实施例中，获取所述处理后的信号的参数，包括：获取N个采样时间点下的处理后的信号的参数，其中，N为正整数。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，还包括：对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；
所述生成无线信号之后，还包括：生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，所述基于所述处理后的信号的参数，得到所述待测芯片的测试结果，包括：若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，还包括：控制所述功率放大器进入常开模式；获取所述处理后的信号的参数，包括：获取所述功率放大器在常开模式下的处理后的信号的参数。
在本公开的一个实施例中，所述生成无线信号之前，还包括：控制所述功率放大器进入切换模式；获取所述处理后的信号的参数，包括：获取所述功率放大器在切换模式下的处理后的信号的参数。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，所述基于所述处理后的信号的参数，得到所述待测芯片的测试结果，包括：获取所述功率放大器在常开模式下的耦合信号功率、所述功率放大器在切换模式下的耦合信号功率的差值；若所述差值小于或者等于第二设定阈值，确定所述待测芯片出现增益降低异常；或者，若所述差值大于所述第二设定阈值，确定所述待测芯片未出现增益降低异常。
在本公开的一个实施例中，所述测试芯片包括第一寄存器，所述关闭待测芯片的闭环功率控制模式，包括：将所述第一寄存器赋值为第一设定值；若所述第一寄存器成功赋值为所述第一设定值，向所述待测芯片发送第一信号，其中，所述第一信号用于控制关闭所述待测芯片的闭环功率控制模式。
在本公开的一个实施例中，所述测试芯片包括第二寄存器，所述对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节，包括：将所述第二寄存器赋值为第二设定值；若所述第二寄存器成功赋值为所述第二设定值，向所述待测芯片发送第二信号，其中，所述第二信号用于控制对所述处理后的信号的参数的采样时长进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第三寄存器，获取所述处理后的信号的参数，包括：接收所述待测芯片发送的第三信号，其中，所述第三信号用于控制将所述处理后的信号的参数存储至所述第三寄存器；基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器；从所述第三寄存器中读取所述处理后的信号的参数。
在本公开的一个实施例中，所述第三寄存器包括N个子寄存器，所述第三信号用于控制将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，其中，N为正整数，i为不大于N的正整数；
所述基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器，包括：基于所述第三信号，将所述第i个采样时间点下的处理后的信号的参数存储至所述第i个子寄存器；
所述从所述第三寄存器中读取所述处理后的信号的参数，包括：从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
在本公开的一个实施例中，所述测试芯片包括第四寄存器，所述对目标时间间隔进行缩短调节，包括：将所述第四寄存器赋值为第三设定值；若所述第四寄存器成功赋值为所述第三设定值，向所述待测芯片发送第四信号，其中，所述第四信号用于控制对所述目标时间间隔进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述控制所述功率放大器进入常开模式，包括：将所述第五寄存器赋值为第四设定值；若所述第五寄存器成功赋值为所述第四设定值，向所述待测芯片发送第五信号，其中，所述第五信号用于控制所述功率放大器进入常开模式。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述控制所述功率放大器进入切换模式，包括：将所述第五寄存器赋值为第五设定值；若所述第五寄存器成功赋值为所述第五设定值，向所述待测芯片发送第六信号，其中，所述第六信号用于控制所述功率放大器进入切换模式。
在本公开的一个实施例中，所述处理后的信号包括所述待测芯片对所述无线信号进行处理后的信号；或者对所述处理后的信号进行耦合得到的耦合信号。
根据本公开实施例的第二方面，提供一种芯片的测试装置，包括：关闭模块，被配置为执行关闭待测芯片的闭环功率控制模式；调节模块，被配置为执行对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；测试模块，被配置为执行生成无线信号并向所述待测芯片发送所述无线信号，获取所述待测芯片对所述无线信号进行处理后的信号的参数；获取模块，被配置为执行基于所述处理后的信号的参数，得到所述待测芯片的测试结果。
在本公开的一个实施例中，所述测试模块，还被配置为执行：获取N个采样时间点下的处理后的信号的参数，其中，N为正整数。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，所述调节模块，还被配置为执行：对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；
所述生成无线信号之后，所述测试模块，还被配置为执行：生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，所述获取模块，还被配置为执行：若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，所述调节模块，还被配置为执行：控制所述功率放大器进入常开模式；所述测试模块，还被配置为执行：获取所述功率放大器在常开模式下的处理后的信号的参数。
在本公开的一个实施例中，所述生成无线信号之前，所述调节模块，还被配置为执行：控制所述功率放大器进入切换模式；所述测试模块，还被配置为执行：获取所述功率放大器在切换模式下的处理后的信号的参数。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，所述获取模块，还被配置为执行：获取所述功率放大器在常开模式下的耦合信号功率、所述功率放大器在切换模式下的耦合信号功率的差值；若所述差值小于或者等于第二设定阈值，确定所述待测芯片出现增益降低异常；或者，若所述差值大于所述第二设定阈值，确定所述待测芯片未出现增益降低异常。
在本公开的一个实施例中，所述测试芯片包括第一寄存器，所述关闭模块，还被配置为执行：将所述第一寄存器赋值为第一设定值；若所述第一寄存器成功赋值为所述第一设定值，向所述待测芯片发送第一信号，其中，所述第一信号用于控制关闭所述待测芯片的闭环功率控制模式。
在本公开的一个实施例中，所述测试芯片包括第二寄存器，所述调节模块，还被配置为执行：将所述第二寄存器赋值为第二设定值；若所述第二寄存器成功赋值为所述第二设定值，向所述待测芯片发送第二信号，其中，所述第二信号用于控制对所述处理后的信号的参数的采样时长进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第三寄存器，所述获取模块，还被配置为执行：接收所述待测芯片发送的第三信号，其中，所述第三信号用于控制将所述处理后的信号的参数存储至所述第三寄存器；基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器；从所述第三寄存器中读取所述处理后的信号的参数。
在本公开的一个实施例中，所述第三寄存器包括N个子寄存器，所述第三信号用于控制将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，其中，N为正整数，i为不大于N的正整数；
所述获取模块，还被配置为执行：基于所述第三信号，将所述第i个采样时间点下的处理后的信号的参数存储至所述第i个子寄存器；
所述获取模块，还被配置为执行：从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
在本公开的一个实施例中，所述测试芯片包括第四寄存器，所述调节模块，还被配置为执行：将所述第四寄存器赋值为第三设定值；若所述第四寄存器成功赋值为所述第三设定值，向所述待测芯片发送第四信号，其中，所述第四信号用于控制对所述目标时间间隔进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述调节模块，还被配置为执行：将所述第五寄存器赋值为第四设定值；若所述第五寄存器成功赋值为所述第四设定值，向所述待测芯片发送第五信号，其中，所述第五信号用于控制所述功率放大器进入常开模式。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述调节模块，还被配置为执行：将所述第五寄存器赋值为第五设定值；若所述第五寄存器成功赋值为所述第五设定值，向所述待测芯片发送第六信号，其中，所述第六信号用于控制所述功率放大器进入切换模式。
在本公开的一个实施例中，所述处理后的信号包括所述待测芯片对所述无线信号进行处理后的信号；或者对所述处理后的信号进行耦合得到的耦合信号。
根据本公开实施例的第三方面，提供一种测试芯片，包括：处理器；用于存储处理器可执行指令的存储器；所述处理器用于执行以下步骤：关闭待测芯片的闭环功率控制模式；对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；生成无线信号并向所述待测芯片发送所述无线信号，获取所述待测芯片对所述无线信号进行处理后的信号的参数；基于所述处理后的信号的参数，得到所述待测芯片的测试结果。
在本公开的一个实施例中，还包括：第一寄存器，与所述处理器连接；所述处理器对所述第一寄存器进行赋值，用于控制关闭所述待测芯片的闭环功率控制模式。
在本公开的一个实施例中，还包括：第二寄存器，与所述处理器连接；所述处理器对所述第二寄存器进行赋值，用于控制对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节。
在本公开的一个实施例中，还包括：第三寄存器，与所述处理器连接；所述处理器在获取所述处理后的信号的参数后，将所述处理后的信号的参数存储至所述第三寄存器，并从所述第三寄存器中读取所述处理后的信号的参数。
在本公开的一个实施例中，所述第三寄存器包括N个子寄存器，其中，N为正整数，i为不大于N的正整数；所述处理器将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，并从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述测试芯片还包括：第四寄存器，与所述处理器连接；所述处理器对所述第四寄存器进行赋值，用于控制对目标时间间隔进行缩短调节，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述测试芯片还包括：第五寄存器，与所述处理器连接；所述处理器对所述第五寄存器进行赋值，用于控制所述功率放大器进入常开模式。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述测试芯片还包括：第五寄存器，与所述处理器连接；所述处理器对所述第五寄存器进行赋值，用于控制所述功率放大器进入切换模式。
根据本公开实施例的第四方面，提供一种电子设备，包括处理器；用于存储处理器可执行指令的存储器；其中，所述处理器被配置为实现本公开实施例第一方面所述方法的步骤。
根据本公开实施例的第五方面，提供一种计算机可读存储介质，其上存储有计算机程序指令，该程序指令被处理器执行时实现本公开实施例第一方面所述方法的步骤。
本公开的实施例提供的技术方案至少带来以下有益效果：关闭待测芯片的闭环功率控制模式，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，生成无线信号并向待测芯片发送无线信号，控制待测芯片对无线信号进行处理，获取处理后的信号的参数，基于处理后的信号的参数，得到待测芯片的测试结果。由此，可关闭待测芯片的闭环功率控制模式，使得待测芯片的处理后的信号的参数更加稳定，提高了处理后的信号的参数的采样准确性，还可缩短处理后的信号的参数的采样时长，也提高了处理后的信号的参数的采样准确性，进而提高了待测芯片的测试准确性，相较于相关技术中需要依赖特定仪器或者芯片供应商进行待测芯片的测试，本方案简单易行，节省了大量人力物力，且缩短了待测芯片的测试时长，适用于射频前端芯片的测试场景。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本公开。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本公开的实施例，并与说明书一起用于解释本公开的原理，并不构成对本公开的不当限定。
图1是根据一示例性实施例示出的一种芯片的测试系统的框图。
图2是根据一示例性实施例示出的一种芯片的测试方法的流程图。
图3是根据一示例性实施例示出的一种芯片的测试方法中采样时间点的示意图。
图4是根据另一示例性实施例示出的一种芯片的测试方法的流程图。
图5是根据另一示例性实施例示出的一种芯片的测试方法的流程图。
图6是根据一示例性实施例示出的一种芯片的测试装置的框图。
图7是根据一示例性实施例示出的一种电子设备的框图。
具体实施方式
为了使本领域普通人员更好地理解本公开的技术方案，下面将结合附图，对本公开实施例中的技术方案进行清楚、完整地描述。
需要说明的是，本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。以下示例性实施例中所描述的实施方式并不代表与本公开相一致的所有实施方式。相反，它们仅是与如所附权利要求书中所详述的、本公开的一些方面相一致的装置和方法的例子。
本公开技术方案中对数据的获取、存储、使用、处理等均符合相关法律法规的相关规定。
图1是根据一示例性实施例示出的一种芯片的测试系统的框图。如图1所示，芯片的测试系统包括测试芯片和待测芯片。测试芯片与待测芯片连接，测试芯片用于生成无线信号，待测芯片用于对无线信号进行处理，生成处理后的信号。
需要说明的是，对处理后的信号不做过多限定。比如，可包括待测芯片对无线信号进行处理后的信号；或者对处理后的信号进行耦合得到的耦合信号。
比如，待测芯片包括放大器、滤波器等，可通过放大器、滤波器等对无线信号进行处理，生成功率放大后的无线信号、低噪声放大后的无线信号、滤波后的无线信号等，作为待测芯片对无线信号进行处理后的信号。其中，放大器包括PA（Power Amplifier，功率放大器）、低噪声放大器等。
比如，待测芯片包括耦合器，可通过耦合器对处理后的信号（比如放大器、滤波器等输出的信号）进行耦合，得到耦合信号。
在一种实施方式中，测试芯片包括WCN（Wireless Configuration Network，无线配置网络）芯片，待测芯片包括射频FEM（Front-end Modules，前端模组）芯片。其中，射频前端模组芯片可简称为射频前端芯片。
在一种实施方式中，继续以图1为例，芯片的测试系统还包括电子设备（比如计算机），电子设备与测试芯片连接，电子设备用于向测试芯片发送控制信号。
在一种实施方式中，继续以图1为例，测试芯片包括处理器；用于存储处理器可执行指令的存储器；所述处理器用于执行以下步骤：关闭待测芯片的闭环功率控制模式；对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；生成无线信号并向所述待测芯片发送所述无线信号，获取所述待测芯片对所述无线信号进行处理后的信号的参数；基于所述处理后的信号的参数，得到所述待测芯片的测试结果。
在一种实施方式中，继续以图1为例，测试芯片还包括第一寄存器，与处理器连接，处理器对第一寄存器进行赋值，用于控制关闭待测芯片的闭环功率控制模式。
在一种实施方式中，继续以图1为例，测试芯片还包括第二寄存器，与处理器连接，处理器对第二寄存器进行赋值，用于控制对待测芯片的处理后的信号的参数的采样时长进行缩短调节。
在一种实施方式中，继续以图1为例，测试芯片还包括第三寄存器，与处理器连接，处理器在获取处理后的信号的参数后，将处理后的信号的参数存储至第三寄存器，并从第三寄存器中读取处理后的信号的参数。
在一种实施方式中，继续以图1为例，第三寄存器包括N个子寄存器，其中，N为正整数，i为不大于N的正整数。处理器将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，并从第i个子寄存器中读取第i个采样时间点下的处理后的信号的参数。
在一种实施方式中，继续以图1为例，待测芯片包括功率放大器，测试芯片还包括第四寄存器，与处理器连接，处理器对第四寄存器进行赋值，用于控制对目标时间间隔进行缩短调节，目标时间间隔为功率放大器的使能信号的生成时刻、功率放大器的开启时刻之间的时间间隔。
在一种实施方式中，继续以图1为例，待测芯片包括功率放大器，测试芯片还包括第五寄存器，与处理器连接，处理器对第五寄存器进行赋值，用于控制功率放大器进入常开模式。
在一种实施方式中，待测芯片包括功率放大器，测试芯片还包括第五寄存器，与处理器连接，处理器对第五寄存器进行赋值，用于控制功率放大器进入切换模式。
需要说明的是，对第一至第五寄存器均不做过多限定，第一至第五寄存器中的任一种寄存器的数量均为至少一个，关于上述实施例中的测试芯片和待测芯片，其中各个模块执行操作的相关内容可参见下述实施例图2至图5，这里不再赘述。
图2是根据一示例性实施例示出的一种芯片的测试方法的流程图，如图2所示，本公开实施例的芯片的测试方法，包括以下步骤。
S201，关闭待测芯片的闭环功率控制模式。
需要说明的是，本公开实施例的芯片的测试方法的执行主体为电子设备，其中，电子设备包括测试芯片。本公开实施例的芯片的测试方法可以由本公开实施例的芯片的测试装置执行，本公开实施例的芯片的测试装置可以配置在任意电子设备（比如测试芯片）中，以执行本公开实施例的芯片的测试方法。
需要说明的是，关闭待测芯片的CLPC（Closed-Loop Power Control，闭环功率控制）模式，可采用相关技术中任一芯片的测试环境的调节方法来实现，这里不做过多限定。
在一种实施方式中，关闭待测芯片的闭环功率控制模式，包括向待测芯片发送第一信号，其中，第一信号用于控制关闭待测芯片的闭环功率控制模式。相应的，待测芯片可基于第一信号，关闭待测芯片的闭环功率控制模式。可以理解的是，测试芯片与待测芯片连接，测试芯片与待测芯片之间可进行数据传输。
在一种实施方式中，继续以图1为例，测试芯片包括第一寄存器，关闭待测芯片的闭环功率控制模式，包括将第一寄存器赋值为第一设定值，若第一寄存器成功赋值为第一设定值，向待测芯片发送第一信号，其中，第一信号用于控制关闭待测芯片的闭环功率控制模式。应说明的是，第一寄存器成功赋值为第一设定值为预先配置的用于触发向待测芯片发送第一信号的事件。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，可将0链路（以下简称为chain0）上地址为0x5A0228的寄存器赋值为0x800193，将1链路（以下简称为chain1）上地址为0x5A0228的寄存器赋值为0x800193，若chain0上地址为0x5A0228的寄存器、chain1上地址为0x5A0228的寄存器均成功赋值为0x800193，向待测芯片发送第一信号，以关闭待测芯片的闭环功率控制模式。可以理解的是，本实施例中第一寄存器包括chain0上地址为0x5A0228的寄存器、chain1上地址为0x5A0228的寄存器。
S202，对待测芯片的处理后的信号的参数的采样时长进行缩短调节。
需要说明的是，处理后的信号的参数的采样时长指的是任一采样时间点下的处理后的信号的参数的采样时长。比如，处理后的信号的参数的采样时长可包括任一采样时间点下的处理后的信号的参数的采样时间窗的时长。
需要说明的是，对处理后的信号的参数不做过多限定，比如，若处理后的信号包括耦合信号，处理后的信号的参数可包括耦合信号功率、耦合信号频率、耦合信号幅值等。
需要说明的是，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，可采用相关技术中任一芯片的测试环境的调节方法来实现，这里不做过多限定。
在一种实施方式中，继续以图1为例，测试芯片包括第二寄存器，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，包括将第二寄存器赋值为第二设定值，若第二寄存器成功赋值为第二设定值，向待测芯片发送第二信号，其中，第二信号用于控制对处理后的信号的参数的采样时长进行缩短调节。应说明的是，第二寄存器成功赋值为第二设定值为预先配置的用于触发向待测芯片发送第二信号的事件。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，可将chain0上地址为0x5D5180的寄存器赋值为0x7dd06c8，将chain0上地址为0x5D5198的寄存器赋值为0x27c27c0f，对chain1上地址为0x5D5580的寄存器赋值为0x7dd06c8，将chain1上地址为0x5D5598的寄存器赋值为0x27c27c0f。
若chain0上地址为0x5D5180的寄存器成功赋值为0x7dd06c8，且chain0上地址为0x5D5198的寄存器成功赋值为0x27c27c0f，且chain1上地址为0x5D5580的寄存器成功赋值为0x7dd06c8，且chain1上地址为0x5D5598的寄存器成功赋值为0x27c27c0f，向待测芯片发送第二信号，以缩短处理后的信号的参数的采样时长。可以理解的是，本实施例中第二寄存器包括chain0上地址为0x5D5180、0x5D5198的寄存器、chain1上地址为0x5D5580、0x5D5598的寄存器。
S203，生成无线信号并向待测芯片发送无线信号，获取待测芯片对无线信号进行处理后的信号的参数。
需要说明的是，生成无线信号，可采用相关技术中任一无线信号的生成方法来实现，待测芯片接收无线信号后，可对无线信号进行处理，得到处理后的信号，对无线信号进行处理，可采用相关技术中任一无线信号的处理方法来实现，这里不做过多限定。
在一种实施方式中，生成无线信号之前，还包括判断当前满足待测芯片的测试条件。应说明的是，对待测芯片的测试条件不做过多限定，比如，可包括待测芯片的闭环功率控制模式成功关闭、处理后的信号的参数的采样时长小于设定阈值、接收到针对待测芯片的测试指令等。
在一种实施方式中，获取处理后的信号的参数，包括获取N个采样时间点下的处理后的信号的参数，其中，N为正整数。由此，可获取至少一个采样时间点下的处理后的信号的参数。
需要说明的是，对采样时间点不做过多限定。
比如，继续以图1为例，待测芯片包括功率放大器。以处理后的信号的参数包括耦合信号功率为例，如图3所示，t1指的是无线信号的生成时刻、功率放大器的使能信号的生成时刻之间的时间间隔，t2指的是功率放大器的使能信号的生成时刻、功率放大器的开启时刻之间的时间裕量，t3指的是功率放大器从关闭状态切换至开启状态之间的时间间隔，t2+ t3指的是功率放大器的使能信号的生成时刻、功率放大器的开启时刻之间的时间间隔。
采样时间点晚于功率放大器的开启时刻，比如，继续以图3为例，采样时间点处于t4时间段内。
采样时间点指的是从功率放大器的开启时刻开始计时累计的时长。比如，继续以图3为例，采样时间点0.1μs（微秒）指的是从功率放大器的开启时刻开始计时累计0.1μs的时刻，采样时间点0.25μs指的是从功率放大器的开启时刻开始计时累计0.25μs的时刻，采样时间点1μs指的是从功率放大器的开启时刻开始计时累计1μs的时刻。
在一种实施方式中，继续以图1为例，测试芯片包括第三寄存器，获取处理后的信号的参数，包括接收待测芯片发送的第三信号，其中，第三信号用于控制将处理后的信号的参数存储至第三寄存器，基于第三信号，将处理后的信号的参数存储至第三寄存器，从第三寄存器中读取处理后的信号的参数。
在一些例子中，从第三寄存器中读取处理后的信号的参数，包括对第三寄存器的值进行至少一次读取，并将读取到的每个第三寄存器的值均作为处理后的信号的参数。
在一些例子中，继续以图1为例，第三寄存器包括N个子寄存器，第三信号用于控制将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，其中，N为正整数，i为不大于N的正整数。可以理解的是，子寄存器与采样时间点一一对应。
基于第三信号，将处理后的信号的参数存储至第三寄存器，包括基于第三信号，将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，从第三寄存器中读取处理后的信号的参数，包括从第i个子寄存器中读取第i个采样时间点下的处理后的信号的参数，可实现不同采样时间点下的处理后的信号的参数的分区存储和分区读取。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，第三寄存器包括地址为0x10001的子寄存器、地址为0x60006的子寄存器、地址为0x180018的子寄存器，地址为0x10001的子寄存器与采样时间点0.1μs（微秒）对应，地址为0x60006的子寄存器与采样时间点0.25μs对应，地址为0x180018的子寄存器与采样时间点1μs对应。
可接收待测芯片发送的第三信号，第三信号用于控制将采样时间点0.1μs下的处理后的信号的参数存储至地址为0x10001的子寄存器，可基于第三信号，将采样时间点0.1μs下的处理后的信号的参数存储至地址为0x10001的子寄存器，并从地址为0x10001的子寄存器中读取采样时间点0.1μs下的处理后的信号的参数。
第三信号还用于控制将采样时间点0.25μs下的处理后的信号的参数存储至地址为0x60006的子寄存器，可基于第三信号，将采样时间点0.25μs下的处理后的信号的参数存储至地址为0x60006的子寄存器，并从地址为0x60006的子寄存器中读取采样时间点0.25μs下的处理后的信号的参数。
第三信号还用于控制将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，可基于第三信号，将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，并从地址为0x180018的子寄存器中读取采样时间点1μs下的处理后的信号的参数。
S204，基于处理后的信号的参数，得到待测芯片的测试结果。
需要说明的是，对待测芯片的测试结果不做过多限定，比如，可包括通过测试、未通过测试、出现时序异常、未出现时序异常、出现增益降低异常、未出现增益降低异常等。
在一种实施方式中，基于处理后的信号的参数，得到待测芯片的测试结果，包括判断处理后的信号的参数是否满足至少一个设定条件，若处理后的信号的参数满足每个设定条件，确定待测芯片通过测试，或者，若处理后的信号的参数未满足至少一个设定条件，确定待测芯片未通过测试。
需要说明的是，对设定条件不做过多限定。
本公开的实施例提供的芯片的测试方法，关闭待测芯片的闭环功率控制模式，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，生成无线信号并向待测芯片发送无线信号，获取待测芯片对无线信号进行处理后的信号的参数，基于处理后的信号的参数，得到待测芯片的测试结果。由此，可关闭待测芯片的闭环功率控制模式，使得待测芯片的处理后的信号的参数更加稳定，提高了处理后的信号的参数的采样准确性，还可缩短处理后的信号的参数的采样时长，也提高了处理后的信号的参数的采样准确性，进而提高了待测芯片的测试准确性，相较于相关技术中需要依赖特定仪器或者芯片供应商进行待测芯片的测试，本方案简单易行，节省了大量人力物力，且缩短了待测芯片的测试时长，适用于射频前端芯片的测试场景。
在上述任一实施例的基础上，继续以图1为例，待测芯片包括功率放大器，测试芯片还用于生成功率放大器的使能信号。
图4是根据另一示例性实施例示出的一种芯片的测试方法的流程图，如图4所示，本公开实施例的芯片的测试方法，包括以下步骤。
S401，关闭待测芯片的闭环功率控制模式。
S402，对待测芯片的处理后的信号的参数的采样时长进行缩短调节。
步骤S401-S402的相关内容，可参见上述实施例，这里不再赘述。
S403，对目标时间间隔进行缩短调节，其中，目标时间间隔为功率放大器的使能信号的生成时刻、功率放大器的开启时刻之间的时间间隔。
比如，继续以图3为例，目标时间间隔=t2+ t3。
需要说明的是，对目标时间间隔进行缩短调节，可采用相关技术中任一芯片的测试环境的调节方法来实现，这里不做过多限定。
在一种实施方式中，继续以图1为例，测试芯片包括第四寄存器，对目标时间间隔进行缩短调节，包括将第四寄存器赋值为第三设定值，若第四寄存器成功赋值为第三设定值，向待测芯片发送第四信号，其中，第四信号用于控制对目标时间间隔进行缩短调节。应说明的是，第四寄存器成功赋值为第三设定值为预先配置的用于触发向待测芯片发送第四信号的事件。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，目标时间间隔默认为1.2μs。
可将chain0上地址为0x5E0024的寄存器赋值为0x6F26292，将chain0上地址为0x5A0100的寄存器赋值为0x14080000，将chain0上地址为0x5A0104的寄存器赋值为0x161C1900，将chain1上地址为0x5E8024的寄存器赋值为0x6F26292，将chain1上地址为0x5A0100的寄存器赋值为0x14080000，将chain1上地址为0x5A0104的寄存器赋值为0x161C1900。
若chain0上地址为0x5E0024的寄存器成功赋值为0x6F26292，且chain0上地址为0x5A0100的寄存器成功赋值为0x14080000，且chain0上地址为0x5A0104的寄存器成功赋值为0x161C1900，且chain1上地址为0x5E8024的寄存器成功赋值为0x6F26292，且chain1上地址为0x5A0100的寄存器成功赋值为0x14080000，且chain1上地址为0x5A0104的寄存器成功赋值为0x161C1900，向待测芯片发送第四信号，以将目标时间间隔从1.2μs缩短至360ns（纳秒）。可以理解的是，本实施例中第四寄存器包括chain0上地址为0x5E0024、0x5A0100、0x5A0104的寄存器、chain1上地址为0x5E8024、0x5A0100、0x5A0104的寄存器。
S404，生成无线信号并向待测芯片发送无线信号。
步骤S404的相关内容，可参见上述实施例，这里不再赘述。
S405，生成功率放大器的使能信号，并向待测芯片发送功率放大器的使能信号。
需要说明的是，生成功率放大器的使能信号，可采用相关技术中任一功率放大器的使能信号的生成方法来实现，这里不做过多限定。可以理解的是，待测芯片可接收功率放大器的使能信号，基于功率放大器的使能信号，控制功率放大器开启。
S406，获取N个采样时间点下的处理后的信号的参数。
步骤S406的相关内容，可参见上述实施例，这里不再赘述。
S407，若采样时间点下的至少一个耦合信号功率为零，和/或，若采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定待测芯片出现时序异常。
S408，若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于第一设定阈值，确定待测芯片未出现时序异常。
需要说明的是，本实施例中的处理后的信号的参数包括耦合信号功率。任一采样时间点下的耦合信号功率为多个。对第一设定阈值不做过多限定，比如，可为10dBm，应说明的是，dBm为一种功率单位。
可以理解的是，若采样时间点下的至少一个耦合信号功率为零，和/或，若采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，表明存在至少一个采样时间点下的耦合信号功率较小，确定待测芯片出现时序异常，反之，若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于第一设定阈值，表明每个采样时间点下的耦合信号功率均较大，确定待测芯片未出现时序异常。
比如，继续以图3为例，采样时间点包括采样时间点0.1μs、0.25μs、1μs，任一采样时间点下的耦合信号功率为3个。
若采样时间点0.1μs下的3个耦合信号功率分别为0dBm、10dBm、15dBm，确定待测芯片出现时序异常。
若采样时间点0.25μs下的3个耦合信号功率分别为4dBm、10dBm、15dBm，即采样时间点0.25μs下的3个耦合信号功率的平均值小于10dBm，确定待测芯片出现时序异常。
若采样时间点0.1μs下的3个耦合信号功率分别为10dBm、10dBm、15dBm，采样时间点0.25μs下的3个耦合信号功率分别为15dBm、10dBm、15dBm，采样时间点1μs下的3个耦合信号功率分别为15dBm、15dBm、20dBm，即每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于10dBm，确定待测芯片未出现时序异常。
本公开的实施例提供的芯片的测试方法，在待测芯片的时序异常的测试场景中，待测芯片包括功率放大器，对目标时间间隔进行缩短调节，其中，目标时间间隔为功率放大器的使能信号的生成时刻、功率放大器的开启时刻之间的时间间隔，提高了待测芯片的时序异常测试要求，有效避免了待测芯片的时序异常测试的漏检问题，提高了待测芯片的时序异常测试的准确性。
在上述任一实施例的基础上，继续以图1为例，待测芯片包括功率放大器。
图5是根据另一示例性实施例示出的一种芯片的测试方法的流程图，如图5所示，本公开实施例的芯片的测试方法，包括以下步骤。
S501，关闭待测芯片的闭环功率控制模式。
S502，对待测芯片的处理后的信号的参数的采样时长进行缩短调节。
步骤S501-S502的相关内容，可参见上述实施例，这里不再赘述。
S503，控制功率放大器进入常开模式。
需要说明的是，控制功率放大器进入常开模式（always on），可采用相关技术中任一芯片的测试环境的调节方法来实现，这里不做过多限定。
在一种实施方式中，继续以图1为例，测试芯片包括第五寄存器，控制功率放大器进入常开模式，包括将第五寄存器赋值为第四设定值，若第五寄存器成功赋值为第四设定值，向待测芯片发送第五信号，其中，第五信号用于控制功率放大器进入常开模式。应说明的是，第五寄存器成功赋值为第四设定值为预先配置的用于触发向待测芯片发送第五信号的事件。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，可将chain0上地址为0x5D4328、0x5D432c、0x5D4330的寄存器分别赋值为0x99999999，将chain1上地址为0x5D4334、0x5D4338、0x5D433c的寄存器分别赋值为0x99999999，若chain0上地址为0x5D4328、0x5D432c、0x5D4330的寄存器、chain1上地址为0x5D4334、0x5D4338、0x5D433c的寄存器均成功赋值为0x99999999，向待测芯片发送第五信号，以控制功率放大器进入常开模式。可以理解的是，本实施例中第五寄存器包括chain0上地址为0x5D4328、0x5D432c、0x5D4330的寄存器、chain1上地址为0x5D4334、0x5D4338、0x5D433c的寄存器。
S504，生成无线信号并向待测芯片发送无线信号。
步骤S504的相关内容，可参见上述实施例，这里不再赘述。
S505，获取功率放大器在常开模式下的处理后的信号的参数。
比如，继续以图3为例，可获取采样时间点1μs下的处理后的信号的参数，作为功率放大器在常开模式下的处理后的信号的参数。
比如，可接收待测芯片发送的第三信号，第三信号还用于控制将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，可基于第三信号，将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，并从地址为0x180018的子寄存器中读取采样时间点1μs下的处理后的信号的参数，作为功率放大器在常开模式下的处理后的信号的参数。
S506，控制功率放大器进入切换模式。
需要说明的是，控制功率放大器进入切换模式（switch），可采用相关技术中任一芯片的测试环境的调节方法来实现，这里不做过多限定。
在一种实施方式中，继续以图1为例，测试芯片包括第五寄存器，控制功率放大器进入切换模式，包括将第五寄存器赋值为第五设定值，若第五寄存器成功赋值为第五设定值，向待测芯片发送第六信号，其中，第六信号用于控制功率放大器进入切换模式。应说明的是，第五寄存器成功赋值为第五设定值为预先配置的用于触发向待测芯片发送第六信号的事件。
在一些例子中，以测试芯片为高通无线通信网络芯片7851，且无线信号的频段为2.4G为例，可将chain0上地址为0x5D4328、0x5D432c的寄存器分别赋值为0xC8997990，将chain0上地址为0x5D4330的寄存器赋值为0x2275116，将chain1上地址为0x5D4334的寄存器赋值为0xc8997990，将chain1上地址为0x5D4338的寄存器赋值为0x664022ea，将chain1上地址为0x5D433c的寄存器赋值为0x2275116。
若chain0上地址为0x5D4328、0x5D432c的寄存器均成功赋值为0xC8997990，且chain0上地址为0x5D4330的寄存器成功赋值为0x2275116，且chain1上地址为0x5D4334的寄存器成功赋值为0xc8997990，且chain1上地址为0x5D4338的寄存器成功赋值为0x664022ea，且chain1上地址为0x5D433c的寄存器成功赋值为0x2275116，向待测芯片发送第六信号，以控制功率放大器进入切换模式。可以理解的是，本实施例中第五寄存器包括chain0上地址为0x5D4328、0x5D432c、0x5D4330的寄存器、chain1上地址为0x5D4334、0x5D4338、0x5D433c的寄存器。
S507，生成无线信号并向待测芯片发送无线信号。
步骤S507的相关内容，可参见上述实施例，这里不再赘述。
S508，获取功率放大器在切换模式下的处理后的信号的参数。
比如，继续以图3为例，可获取采样时间点1μs下的处理后的信号的参数，作为功率放大器在切换模式下的处理后的信号的参数。
比如，可接收待测芯片发送的第三信号，第三信号还用于控制将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，可基于第三信号，将采样时间点1μs下的处理后的信号的参数存储至地址为0x180018的子寄存器，并从地址为0x180018的子寄存器中读取采样时间点1μs下的处理后的信号的参数，作为功率放大器在切换模式下的处理后的信号的参数。
需要说明的是，步骤S503-S505的执行顺序可早于步骤S506-S508，或者，步骤S506-S508的执行顺序可早于步骤S503-S505，这里不做过多限定。
S509，获取功率放大器在常开模式下的耦合信号功率、功率放大器在切换模式下的耦合信号功率的差值。
S510，若差值小于或者等于第二设定阈值，确定待测芯片出现增益降低异常。
S511，若差值大于第二设定阈值，确定待测芯片未出现增益降低异常。
需要说明的是，本实施例中的处理后的信号的参数包括耦合信号功率。对第二设定阈值不做过多限定，比如，第二设定阈值为负值，比如可为-6dBm。
在一种实施方式中，获取功率放大器在常开模式下的耦合信号功率、功率放大器在切换模式下的耦合信号功率的差值，包括获取功率放大器在常开模式下的耦合信号功率减去功率放大器在切换模式下的耦合信号功率的差值。
可以理解的是，芯片使用过程中，若待测芯片出现增益降低异常，则功率放大器进入常开模式，在待测芯片出现增益降低异常之前，功率放大器进入切换模式。即功率放大器在常开模式下的耦合信号功率小于或者等于切换模式下待测芯片的耦合信号功率。
若差值小于或者等于第二设定阈值，表明两种模式下的耦合信号功率差异较大，确定待测芯片出现增益降低异常，若差值大于第二设定阈值，表明两种模式下的耦合信号功率差异较小，确定待测芯片未出现增益降低异常。
比如，若功率放大器在常开模式下的耦合信号功率为10dBm，功率放大器在切换模式下的耦合信号功率为15dBm，功率放大器在常开模式下的耦合信号功率减去功率放大器在切换模式下的耦合信号功率的差值为-5dBm，-5dBm大于-6dBm，确定待测芯片未出现增益降低异常。
比如，若功率放大器在常开模式下的耦合信号功率为10dBm，功率放大器在切换模式下的耦合信号功率为18dBm，功率放大器在常开模式下的耦合信号功率减去功率放大器在切换模式下的耦合信号功率的差值为-8dBm，-8dBm小于-6dBm，确定待测芯片出现增益降低异常。
本公开的实施例提供的芯片的测试方法，在待测芯片的增益降低异常的测试场景中，控制功率放大器进入常开模式，并获取功率放大器在常开模式下的处理后的信号的参数，控制功率放大器进入切换模式，并获取功率放大器在切换模式下的处理后的信号的参数，获取两种模式下的耦合信号功率的差值，基于差值和第二设定阈值之间的大小关系，确定待测芯片是否出现增益降低异常。
图6是根据一示例性实施例示出的一种芯片的测试装置的框图。
参照图6，本公开实施例的芯片的测试装置100，包括：关闭模块110、调节模块120、测试模块130和获取模块140。
关闭模块110，被配置为执行关闭待测芯片的闭环功率控制模式；
调节模块120，被配置为执行对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；
测试模块130，被配置为执行生成无线信号并向所述待测芯片发送所述无线信号，获取所述待测芯片对所述无线信号进行处理后的信号的参数；
获取模块140，被配置为执行基于所述处理后的信号的参数，得到所述待测芯片的测试结果。
在本公开的一个实施例中，所述测试模块130，还被配置为执行：获取N个采样时间点下的处理后的信号的参数，其中，N为正整数。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，所述调节模块120，还被配置为执行：对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；
所述生成无线信号之后，所述测试模块130，还被配置为执行：生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，所述获取模块140，还被配置为执行：若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
在本公开的一个实施例中，所述待测芯片包括功率放大器，所述生成无线信号之前，所述调节模块120，还被配置为执行：控制所述功率放大器进入常开模式；所述测试模块130，还被配置为执行：获取所述功率放大器在常开模式下的处理后的信号的参数。
在本公开的一个实施例中，所述生成无线信号之前，所述调节模块120，还被配置为执行：控制所述功率放大器进入切换模式；所述测试模块130，还被配置为执行：获取所述功率放大器在切换模式下的处理后的信号的参数。
在本公开的一个实施例中，若所述处理后的信号的参数包括耦合信号功率，所述获取模块140，还被配置为执行：获取所述功率放大器在常开模式下的耦合信号功率、所述功率放大器在切换模式下的耦合信号功率的差值；若所述差值小于或者等于第二设定阈值，确定所述待测芯片出现增益降低异常；或者，若所述差值大于所述第二设定阈值，确定所述待测芯片未出现增益降低异常。
在本公开的一个实施例中，所述测试芯片包括第一寄存器，所述关闭模块110，还被配置为执行：将所述第一寄存器赋值为第一设定值；若所述第一寄存器成功赋值为所述第一设定值，向所述待测芯片发送第一信号，其中，所述第一信号用于控制关闭所述待测芯片的闭环功率控制模式。
在本公开的一个实施例中，所述测试芯片包括第二寄存器，所述调节模块120，还被配置为执行：将所述第二寄存器赋值为第二设定值；若所述第二寄存器成功赋值为所述第二设定值，向所述待测芯片发送第二信号，其中，所述第二信号用于控制对所述处理后的信号的参数的采样时长进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第三寄存器，所述获取模块140，还被配置为执行：接收所述待测芯片发送的第三信号，其中，所述第三信号用于控制将所述处理后的信号的参数存储至所述第三寄存器；基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器；从所述第三寄存器中读取所述处理后的信号的参数。
在本公开的一个实施例中，所述第三寄存器包括N个子寄存器，所述第三信号用于控制将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，其中，N为正整数，i为不大于N的正整数；
所述获取模块140，还被配置为执行：基于所述第三信号，将所述第i个采样时间点下的处理后的信号的参数存储至所述第i个子寄存器；
所述获取模块140，还被配置为执行：从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
在本公开的一个实施例中，所述测试芯片包括第四寄存器，所述调节模块120，还被配置为执行：将所述第四寄存器赋值为第三设定值；若所述第四寄存器成功赋值为所述第三设定值，向所述待测芯片发送第四信号，其中，所述第四信号用于控制对所述目标时间间隔进行缩短调节。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述调节模块120，还被配置为执行：将所述第五寄存器赋值为第四设定值；若所述第五寄存器成功赋值为所述第四设定值，向所述待测芯片发送第五信号，其中，所述第五信号用于控制所述功率放大器进入常开模式。
在本公开的一个实施例中，所述测试芯片包括第五寄存器，所述调节模块120，还被配置为执行：将所述第五寄存器赋值为第五设定值；若所述第五寄存器成功赋值为所述第五设定值，向所述待测芯片发送第六信号，其中，所述第六信号用于控制所述功率放大器进入切换模式。
在本公开的一个实施例中，所述处理后的信号包括所述待测芯片对所述无线信号进行处理后的信号；或者对所述处理后的信号进行耦合得到的耦合信号。
关于上述实施例中的装置，其中各个模块执行操作的具体方式已经在有关该方法的实施例中进行了详细描述，此处将不做详细阐述说明。
本公开的实施例提供的芯片的测试装置，关闭待测芯片的闭环功率控制模式，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，生成无线信号并向待测芯片发送无线信号，获取待测芯片对无线信号进行处理后的信号的参数，基于处理后的信号的参数，得到待测芯片的测试结果。由此，可关闭待测芯片的闭环功率控制模式，使得待测芯片的处理后的信号的参数更加稳定，提高了处理后的信号的参数的采样准确性，还可缩短处理后的信号的参数的采样时长，也提高了处理后的信号的参数的采样准确性，进而提高了待测芯片的测试准确性，相较于相关技术中需要依赖特定仪器或者芯片供应商进行待测芯片的测试，本方案简单易行，节省了大量人力物力，且缩短了待测芯片的测试时长，适用于射频前端芯片的测试场景。
图7是根据一示例性实施例示出的一种电子设备的框图。
如图7所示，上述电子设备200包括：
存储器210及处理器220，连接不同组件（包括存储器210和处理器220）的总线230，存储器210存储有计算机程序，当处理器220执行所述程序时实现本公开实施例所述的芯片的测试方法。
总线230表示几类总线结构中的一种或多种，包括存储器总线或者存储器控制器，外围总线，图形加速端口，处理器或者使用多种总线结构中的任意总线结构的局域总线。举例来说，这些体系结构包括但不限于工业标准体系结构（ISA）总线，微通道体系结构（MAC）总线，增强型ISA总线、视频电子标准协会（VESA）局域总线以及外围组件互连（PCI）总线。
电子设备200典型地包括多种电子设备可读介质。这些介质可以是任何能够被电子设备200访问的可用介质，包括易失性和非易失性介质，可移动的和不可移动的介质。
存储器210还可以包括易失性存储器形式的计算机系统可读介质，例如随机存取存储器（RAM）240和/或高速缓存存储器250。电子设备200可以进一步包括其它可移动/不可移动的、易失性/非易失性计算机系统存储介质。仅作为举例，存储系统260可以用于读写不可移动的、非易失性磁介质（图7未显示，通常称为“硬盘驱动器”）。尽管图7中未示出，可以提供用于对可移动非易失性磁盘（例如“软盘”）读写的磁盘驱动器，以及对可移动非易失性光盘（例如CD-ROM, DVD-ROM或者其它光介质）读写的光盘驱动器。在这些情况下，每个驱动器可以通过一个或者多个数据介质接口与总线230相连。存储器210可以包括至少一个程序产品，该程序产品具有一组（例如至少一个）程序模块，这些程序模块被配置以执行本公开各实施例的功能。
具有一组（至少一个）程序模块270的程序/实用工具280，可以存储在例如存储器210中，这样的程序模块270包括——但不限于——操作系统、一个或者多个应用程序、其它程序模块以及程序数据，这些示例中的每一个或某种组合中可能包括网络环境的实现。程序模块270通常执行本公开所描述的实施例中的功能和/或方法。
电子设备200也可以与一个或多个外部设备290（例如键盘、指向设备、显示器291等）通信，还可与一个或者多个使得用户能与该电子设备200交互的设备通信，和/或与使得该电子设备200能与一个或多个其它计算设备进行通信的任何设备（例如网卡，调制解调器等等）通信。这种通信可以通过输入/输出（I/O）接口292进行。并且，电子设备200还可以通过网络适配器293与一个或者多个网络（例如局域网（LAN），广域网（WAN）和/或公共网络，例如因特网）通信。如图7所示，网络适配器293通过总线230与电子设备200的其它模块通信。应当明白，尽管图中未示出，可以结合电子设备200使用其它硬件和/或软件模块，包括但不限于：微代码、设备驱动器、冗余处理单元、外部磁盘驱动阵列、RAID系统、磁带驱动器以及数据备份存储系统等。
处理器220通过运行存储在存储器210中的程序，从而执行各种功能应用以及数据处理。
需要说明的是，本实施例的电子设备的实施过程和技术原理参见前述对本公开实施例的芯片的测试方法的解释说明，此处不再赘述。
本公开实施例提供的电子设备，可以执行如前所述的芯片的测试方法，关闭待测芯片的闭环功率控制模式，对待测芯片的处理后的信号的参数的采样时长进行缩短调节，生成无线信号并向待测芯片发送无线信号，控制待测芯片对无线信号进行处理，获取处理后的信号的参数，基于处理后的信号的参数，得到待测芯片的测试结果。由此，可关闭待测芯片的闭环功率控制模式，使得待测芯片的处理后的信号的参数更加稳定，提高了处理后的信号的参数的采样准确性，还可缩短处理后的信号的参数的采样时长，也提高了处理后的信号的参数的采样准确性，进而提高了待测芯片的测试准确性，相较于相关技术中需要依赖特定仪器或者芯片供应商进行待测芯片的测试，本方案简单易行，节省了大量人力物力，且缩短了待测芯片的测试时长，适用于射频前端芯片的测试场景。
为了实现上述实施例，本公开还提出一种计算机可读存储介质，其上存储有计算机程序指令，该程序指令被处理器执行时实现本公开提供的芯片的测试方法的步骤。
可选的，计算机可读存储介质可以是ROM、随机存取存储器（RAM）、CD-ROM、磁带、软盘和光数据存储设备等。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本公开的其它实施方案。本公开旨在涵盖本公开的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本公开的一般性原理并包括本公开未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本公开的真正范围和精神由下面的权利要求指出。
应当理解的是，本公开并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本公开的范围仅由所附的权利要求来限制。
Claims (17)
1.一种芯片的测试方法，其特征在于，包括：
关闭待测芯片的闭环功率控制模式，所述待测芯片包括功率放大器；
对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；
对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；
生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号，获取所述待测芯片对所述使能信号进行处理后的信号的参数；所述处理后的信号的参数包括N个采样时间点下的处理后的信号的参数，其中，N为正整数；
基于所述处理后的信号的参数，得到所述待测芯片的测试结果；
其中，所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，所述基于所述处理后的信号的参数，得到所述待测芯片的测试结果，包括：
若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，
若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
2.根据权利要求1所述的方法，其特征在于，测试芯片包括第一寄存器，所述关闭待测芯片的闭环功率控制模式，包括：
将所述第一寄存器赋值为第一设定值；
若所述第一寄存器成功赋值为所述第一设定值，向所述待测芯片发送第一信号，其中，所述第一信号用于控制关闭所述待测芯片的闭环功率控制模式。
3.根据权利要求1所述的方法，其特征在于，测试芯片包括第二寄存器，所述对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节，包括：
将所述第二寄存器赋值为第二设定值；
若所述第二寄存器成功赋值为所述第二设定值，向所述待测芯片发送第二信号，其中，所述第二信号用于控制对所述处理后的信号的参数的采样时长进行缩短调节。
4.根据权利要求1所述的方法，其特征在于，测试芯片包括第三寄存器，获取所述处理后的信号的参数，包括：
接收所述待测芯片发送的第三信号，其中，所述第三信号用于控制将所述处理后的信号的参数存储至所述第三寄存器；
基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器；
从所述第三寄存器中读取所述处理后的信号的参数。
5.根据权利要求4所述的方法，其特征在于，所述第三寄存器包括N个子寄存器，所述第三信号用于控制将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，其中，N为正整数，i为不大于N的正整数；
所述基于所述第三信号，将所述处理后的信号的参数存储至所述第三寄存器，包括：
基于所述第三信号，将所述第i个采样时间点下的处理后的信号的参数存储至所述第i个子寄存器；
所述从所述第三寄存器中读取所述处理后的信号的参数，包括：
从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
6.根据权利要求1所述的方法，其特征在于，测试芯片包括第四寄存器，所述对目标时间间隔进行缩短调节，包括：
将所述第四寄存器赋值为第三设定值；
若所述第四寄存器成功赋值为所述第三设定值，向所述待测芯片发送第四信号，其中，所述第四信号用于控制对所述目标时间间隔进行缩短调节。
7.根据权利要求1所述的方法，其特征在于，所述处理后的信号包括：所述待测芯片
对所述处理后的信号进行耦合得到的耦合信号。
8.一种芯片的测试装置，其特征在于，包括：
关闭模块，被配置为执行关闭待测芯片的闭环功率控制模式，所述待测芯片包括功率放大器；
调节模块，被配置为执行对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；
测试模块，被配置为执行生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号，获取所述待测芯片对所述使能信号进行处理后的信号的参数；所述处理后的信号的参数包括N个采样时间点下的处理后的信号的参数，其中，N为正整数；
获取模块，被配置为执行基于所述处理后的信号的参数，得到所述待测芯片的测试结果；
其中，所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，基于所述处理后的信号的参数，得到所述待测芯片的测试结果，包括：
若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，
若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
9.一种测试芯片，其特征在于，包括：
处理器；
用于存储处理器可执行指令的存储器；
所述处理器用于执行以下步骤：
关闭待测芯片的闭环功率控制模式，所述待测芯片包括功率放大器；
对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节；
对目标时间间隔进行缩短调节，其中，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔；生成所述功率放大器的使能信号，并向所述待测芯片发送所述功率放大器的使能信号，获取所述待测芯片对所述使能信号进行处理后的信号的参数；所述处理后的信号的参数包括N个采样时间点下的处理后的信号的参数，其中，N为正整数；
基于所述处理后的信号的参数，得到所述待测芯片的测试结果；
其中，所述处理后的信号的参数包括耦合信号功率，且任一采样时间点下的耦合信号功率为多个，所述基于所述处理后的信号的参数，得到所述待测芯片的测试结果，包括：
若所述采样时间点下的至少一个耦合信号功率为零，和/或，若所述采样时间点下的多个耦合信号功率的平均值小于或者等于第一设定阈值，确定所述待测芯片出现时序异常；或者，
若每个采样时间点下的每个耦合信号功率均不为零，且每个采样时间点下的多个耦合信号功率的平均值均大于所述第一设定阈值，确定所述待测芯片未出现时序异常。
10.根据权利要求9所述的测试芯片，其特征在于，还包括：
第一寄存器，与所述处理器连接；
所述处理器对所述第一寄存器进行赋值，用于控制关闭所述待测芯片的闭环功率控制模式。
11.根据权利要求9所述的测试芯片，其特征在于，还包括：
第二寄存器，与所述处理器连接；
所述处理器对所述第二寄存器进行赋值，用于控制对所述待测芯片的处理后的信号的参数的采样时长进行缩短调节。
12.根据权利要求9所述的测试芯片，其特征在于，还包括：
第三寄存器，与所述处理器连接；
所述处理器在获取所述处理后的信号的参数后，将所述处理后的信号的参数存储至所述第三寄存器，并从所述第三寄存器中读取所述处理后的信号的参数。
13.根据权利要求12所述的测试芯片，其特征在于，所述第三寄存器包括N个子寄存器，其中，N为正整数，i为不大于N的正整数；
所述处理器将第i个采样时间点下的处理后的信号的参数存储至第i个子寄存器，并从所述第i个子寄存器中读取所述第i个采样时间点下的处理后的信号的参数。
14.根据权利要求9所述的测试芯片，其特征在于，所述待测芯片包括功率放大器，所述测试芯片还包括：
第四寄存器，与所述处理器连接；
所述处理器对所述第四寄存器进行赋值，用于控制对目标时间间隔进行缩短调节，所述目标时间间隔为所述功率放大器的使能信号的生成时刻、所述功率放大器的开启时刻之间的时间间隔。
15.根据权利要求9所述的测试芯片，其特征在于，所述待测芯片包括功率放大器，所述测试芯片还包括：
第五寄存器，与所述处理器连接；
所述处理器对所述第五寄存器进行赋值，用于控制所述功率放大器进入常开模式。
16.根据权利要求9所述的测试芯片，其特征在于，所述待测芯片包括功率放大器，所述测试芯片还包括：
第五寄存器，与所述处理器连接；
所述处理器对所述第五寄存器进行赋值，用于控制所述功率放大器进入切换模式。
17.一种计算机可读存储介质，其上存储有计算机程序指令，其特征在于，该程序指令被处理器执行时实现权利要求1-7中任一项所述方法的步骤。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311545016.6A CN117250484B (zh) | 2023-11-20 | 2023-11-20 | 芯片的测试方法、装置、测试芯片和存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311545016.6A CN117250484B (zh) | 2023-11-20 | 2023-11-20 | 芯片的测试方法、装置、测试芯片和存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN117250484A CN117250484A (zh) | 2023-12-19 |
| CN117250484B true CN117250484B (zh) | 2024-03-12 |
Family
ID=89135464
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311545016.6A Active CN117250484B (zh) | 2023-11-20 | 2023-11-20 | 芯片的测试方法、装置、测试芯片和存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN117250484B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1245385A (zh) * | 1998-05-28 | 2000-02-23 | 日本电气株式会社 | 码分多址移动通信系统中呼叫捕获期内功率控制方法 |
| JP2002197899A (ja) * | 2000-12-25 | 2002-07-12 | Seiko Epson Corp | 半導体装置及びその試験方法 |
| CN102928772A (zh) * | 2012-11-20 | 2013-02-13 | 上海宏力半导体制造有限公司 | 时序测试系统及其测试方法 |
| CN108964808A (zh) * | 2017-05-23 | 2018-12-07 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种无线局域网射频收发机芯片测试系统 |
| CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
| CN111863114A (zh) * | 2019-04-29 | 2020-10-30 | 长鑫存储技术有限公司 | 芯片采样准位确定方法及装置 |
| WO2022041934A1 (zh) * | 2020-08-25 | 2022-03-03 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
| CN114325534A (zh) * | 2021-11-29 | 2022-04-12 | 苏州浪潮智能科技有限公司 | 信号测试方法、装置、设备及可读存储介质 |
| CN116032388A (zh) * | 2023-03-23 | 2023-04-28 | 珠海市杰理科技股份有限公司 | 芯片灵敏度测试方法、系统、装置、计算机设备和介质 |
| CN116701289A (zh) * | 2022-09-15 | 2023-09-05 | 荣耀终端有限公司 | 一种通信方法和设备 |
| CN116860530A (zh) * | 2022-03-28 | 2023-10-10 | 锐石创芯(深圳)科技股份有限公司 | 芯片测试方法、装置、设备及存储介质 |
-
2023
- 2023-11-20 CN CN202311545016.6A patent/CN117250484B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1245385A (zh) * | 1998-05-28 | 2000-02-23 | 日本电气株式会社 | 码分多址移动通信系统中呼叫捕获期内功率控制方法 |
| JP2002197899A (ja) * | 2000-12-25 | 2002-07-12 | Seiko Epson Corp | 半導体装置及びその試験方法 |
| CN102928772A (zh) * | 2012-11-20 | 2013-02-13 | 上海宏力半导体制造有限公司 | 时序测试系统及其测试方法 |
| CN108964808A (zh) * | 2017-05-23 | 2018-12-07 | 广东顺德中山大学卡内基梅隆大学国际联合研究院 | 一种无线局域网射频收发机芯片测试系统 |
| CN111863114A (zh) * | 2019-04-29 | 2020-10-30 | 长鑫存储技术有限公司 | 芯片采样准位确定方法及装置 |
| WO2022041934A1 (zh) * | 2020-08-25 | 2022-03-03 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
| CN111766509A (zh) * | 2020-09-02 | 2020-10-13 | 深圳芯邦科技股份有限公司 | 一种芯片测试方法及相关设备 |
| CN114325534A (zh) * | 2021-11-29 | 2022-04-12 | 苏州浪潮智能科技有限公司 | 信号测试方法、装置、设备及可读存储介质 |
| CN116860530A (zh) * | 2022-03-28 | 2023-10-10 | 锐石创芯(深圳)科技股份有限公司 | 芯片测试方法、装置、设备及存储介质 |
| CN116701289A (zh) * | 2022-09-15 | 2023-09-05 | 荣耀终端有限公司 | 一种通信方法和设备 |
| CN116032388A (zh) * | 2023-03-23 | 2023-04-28 | 珠海市杰理科技股份有限公司 | 芯片灵敏度测试方法、系统、装置、计算机设备和介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN117250484A (zh) | 2023-12-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105067989B (zh) | 一种通用的功率放大器自动测试系统及其自动测试方法 | |
| US20080074123A1 (en) | Electromagnetic shielding defect monitoring system and method for using the same | |
| EP3209071A1 (en) | Voltage regulation method and apparatus for power amplifier | |
| CN108541060A (zh) | 射频功率放大器供电方法、装置、终端及存储介质 | |
| US20220345916A1 (en) | Method, apparatus, and non-transitory computer readable medium for testing terminals | |
| CN111698709B (zh) | 无线模块的通讯功能的测试方法、系统、介质及电子设备 | |
| CN111257672A (zh) | 线损点检方法、装置、计算机设备和存储介质 | |
| CN112165670A (zh) | 音效频响参数动态调整方法、装置、智能终端及存储介质 | |
| CN117250484B (zh) | 芯片的测试方法、装置、测试芯片和存储介质 | |
| CN113470618A (zh) | 唤醒测试的方法、装置、电子设备和可读存储介质 | |
| CN111162782B (zh) | 直流校准方法、系统、设备和存储介质 | |
| CN102811454A (zh) | 一种移动终端灵敏度的测试方法、装置及系统 | |
| CN108490289B (zh) | 电子设备测试方法、装置及电子设备 | |
| CN111181790B (zh) | 自动化测试脚本快速生成方法、装置、设备和存储介质 | |
| CN103532529B (zh) | 用于磁声信号检测的电磁脉冲噪声抑制方法及其装置 | |
| CN109061584B (zh) | 雷达接收系统的动态测试方法及系统 | |
| CN109029696B (zh) | 共振检测方法、装置及存储介质 | |
| CN110995377A (zh) | 一种信号衰减控制方法、装置及计算机可读存储介质 | |
| CN103546110A (zh) | 一种衰减控制电压确定方法、装置及alc电路 | |
| CN111812445B (zh) | 智能电容器误差校正方法、装置、计算机设备和存储介质 | |
| CN114496058A (zh) | Ssd异常掉电测试方法、装置、存储介质及ssd设备 | |
| CN210225227U (zh) | 超声电源系统及超声设备 | |
| CN111654878A (zh) | 无线通讯模块灵敏度的测试方法、系统、电子设备和介质 | |
| CN112213615A (zh) | 一种射频电路调试方法、装置、电子设备及存储介质 | |
| CN114614926B (zh) | 通信系统的模拟测试方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |