CN112882881A - 5G毫米波gNB系统的SPI总线时序检测方法 - Google Patents
5G毫米波gNB系统的SPI总线时序检测方法 Download PDFInfo
- Publication number
- CN112882881A CN112882881A CN202110196639.1A CN202110196639A CN112882881A CN 112882881 A CN112882881 A CN 112882881A CN 202110196639 A CN202110196639 A CN 202110196639A CN 112882881 A CN112882881 A CN 112882881A
- Authority
- CN
- China
- Prior art keywords
- time sequence
- spi
- mode
- detection
- millimeter wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 43
- 238000012360 testing method Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims abstract description 11
- 230000002159 abnormal effect Effects 0.000 claims abstract description 9
- 238000000034 method Methods 0.000 claims abstract description 8
- 238000013024 troubleshooting Methods 0.000 claims description 6
- 230000006978 adaptation Effects 0.000 claims description 3
- 238000007689 inspection Methods 0.000 claims description 3
- 238000012544 monitoring process Methods 0.000 claims description 3
- 229910000679 solder Inorganic materials 0.000 claims description 3
- 230000005856 abnormality Effects 0.000 claims description 2
- 238000011161 development Methods 0.000 abstract description 7
- 230000009286 beneficial effect Effects 0.000 abstract description 3
- 238000013461 design Methods 0.000 abstract description 2
- 238000004891 communication Methods 0.000 description 7
- 230000005540 biological transmission Effects 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2205—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested
- G06F11/221—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing using arrangements specific to the hardware being tested to test buses, lines or interfaces, e.g. stuck-at or open line faults
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/2273—Test methods
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
- G06F11/2635—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers using a storage for the test inputs, e.g. test ROM, script files
Abstract
本发明公开了一种5G毫米波gNB系统的SPI总线时序检测方法，本发明的整体技术方案就是用SPI工具尝试遍历四种模式，如果硬件设计合理，系统工作正常，必有一种正确的工作时序模式被检测到。然后打印出SPI时序正常检测时的工作时序模式。否则给出5G毫米波gNB系统的SPI总线时序检测异常问题排查处理方案。应用本方法，使得5G毫米波gNB系统的SPI总线驱动开发、调试、测试的工作时序和时序异常检测工作和处理变得简单、高效、易行。且无需借助DataSheet中的时序图、无需接入示波器和逻辑分析仪等大型检测仪器设备。本申请还可以同时推广到其他相关的SPI总线开发、应用领域，同样具有上述的有益效果。
Description
技术领域
本发明涉及通信技术领域，具体涉及一种5G毫米波gNB系统的SPI总线时序检测方法。
背景技术
SPI(Serial Peripheral Interface，串行外设接口)是一种同步、串行通讯接口，广泛应用于嵌入式系统中的短距离通信。
SPI接口是由Mototola公司设计推出，已成为一种事实标准(没有统一的协议规范，但是基于其广泛的应用，根据实际应用中大家通用的习惯形成了一个类似行规的标准)。
SPI是一种高速、全双工、同步的通信总线。SPI总线协议简单，它以主从方式工作。分为主(master)、从(slave)两种模式，一个SPI通信系统通常包含一个maser(主设备)、一个或多个slave(从设备)。
SPI接口的读写操作，都是由master发起。当存在多个从设备时，通过各自的CS片选(slave select)信号进行管理，主设备通过CS片选引脚发出信号去选择从设备。但是一个时刻只能有一对主从设备通信。
SPI总线主设备和从设备通信需要4条线连接(当单向传输时3条线也可以)，每个SPI设备都有4个引脚供通信连接使用。
SPI的四个引脚定义
CLK(时钟引脚)；MISO(主设备输入/从设备输出数据引脚)；MOSI(主设备输出/从设备输入数据引脚)；CS(从设备选择引脚，低电平有效)。
SPI总线的物理连接
SPI总线主设备和从设备的连接的四条线分别为：CS连接CS、CLK连接CLK、MOSI(主)连接MISO(从)、MISO(主)连接MOSI(从)。
SPI总线的信号类型
CLK时钟信号：主设备发出，用于控制数据发送和接收的时序；MISO数据信号：作为主设备时，从从设备接收输入数据；作为从设备时，向主设备发送输出数据；MOSI数据信号：作为主设备时，向从设备发出发送输出数据；作为从设备时，从主设备接收输入数据；CS片选信号：从设备选择信号。当CS为低电平时，所有数据发送/接收依次被执行。
SPI工作时序模式
SPI主设备和从设备通信时，在时序上，CPHA(时钟相位)和CPOL(时钟极性)应该保持一致。时钟信号上升沿或者下降沿采集数据的不同定义，可以通过配置SOC芯片的SPI相关的寄存器来实现。CPOL(Clock POLarity):SPI空闲时的时钟信号电平(1：高电平，0：低电平)；CPHA(Clock PHAse)：SPI在时钟的第几个跳变边沿采样(1：第二个边沿，0：第一个边沿)；依据CPOL与CPHA的不同组合Mode(CPOL CPHA＝00、01、10、11)分别对应Mode0、Mode1Mode2、Mode3四种不同的SPI工作时序模式。因此对应的时序波形也各不相同。
SPI总线由于缺乏一个统一的规范，所以在时序描述上存在一定的差异性。CPOL与CPHA的定义，有些芯片DataSheet中描述与通用的规则也是相反的。所以传统方式上无论是在选型、驱动开发、还是测试、调试等方面都必须以DataSheet中的时序图为准。甚至还要接入示波器等大型检测仪器。尤其导致驱动开发、测试、调试等相关工作复杂、低效、开发应用难度加大。
发明内容
本发明的目的在于针对上述现有技术的不足，提供一种5G毫米波gNB系统的SPI总线时序检测方法。
为解决上述问题，本发明所采取的技术方案是：
一种5G毫米波gNB系统的SPI总线时序检测方法，包括以下步骤：
S1，获取SPI寄存器的地址信息；
S2，Mode0方式检测
以Mode0方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S3，Mode1方式检测
以Mode1方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S4，Mode2方式检测
以Mode2方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S5，Mode3方式检测
以Mode3方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S6，异常问题排查处理
给出5G毫米波gNB系统的SPI总线时序检测异常问题排查处理方案，并退出监测。
更进一步的技术方案是，步骤S1中，通过DateSheet获取SPI寄存器的地址信息。
更进一步的技术方案是，步骤S6中，5G毫米波gNB系统的SPI总线时序检测异常问题排查处理包括以下几方面：CPOL与CPHA检查；时序眼图测试；电压适配、过温检查；驱动程序、SPI固件版本相关排查；虚焊、短路装备质量排查；对比测试排查。
采用上述技术方案所产生的有益效果在于：应用本方法，使得5G毫米波gNB系统的SPI总线驱动开发、调试、测试的工作时序和时序异常检测工作和处理变得简单、高效、易行。且无需借助DataSheet中的时序图、无需接入示波器和逻辑分析仪等大型检测仪器设备。本申请还可以同时推广到其他相关的SPI总线开发、应用领域，同样具有上述的有益效果。
附图说明
图1是本发明的流程图。
具体实施方式
下面结合附图和实施例对本发明的实施方式作进一步详细描述。以下实施例用于说明本发明，但不能用来限制本发明的范围。
本发明的整体技术方案就是用SPI工具尝试遍历四种模式，如果硬件设计合理，系统工作正常，必有一种正确的工作时序模式被检测到。然后打印出SPI时序正常检测时的工作时序模式。否则给出5G毫米波gNB系统的SPI总线时序检测异常问题排查处理方案。
本发明的5G毫米波gNB系统的SPI总线时序检测方法，如图1所示，包括以下步骤：
S1，获取SPI寄存器的地址信息；
S2，Mode0方式检测
以Mode0方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S3，Mode1方式检测
以Mode1方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S4，Mode2方式检测
以Mode2方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S5，Mode3方式检测
以Mode3方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S6，异常问题排查处理
给出5G毫米波gNB系统的SPI总线时序检测异常问题排查处理方案，并退出监测。
在本实施例中，步骤S1中，通过DateSheet获取SPI寄存器的地址信息。
步骤S6中，5G毫米波gNB系统的SPI总线时序检测异常问题排查处理包括以下几方面：CPOL与CPHA检查；时序眼图测试；电压适配、过温检查；驱动程序、SPI固件版本相关排查；虚焊、短路装备质量排查；对比测试排查。
最后应说明的是：以上实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围。
Claims (3)
1.一种5G毫米波gNB系统的SPI总线时序检测方法，其特征在于，包括以下步骤：
S1，获取SPI寄存器的地址信息；
S2，Mode0方式检测
以Mode0方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S3，Mode1方式检测
以Mode1方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S4，Mode2方式检测
以Mode2方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S5，Mode3方式检测
以Mode3方式，写读测试寄存器，如果写读数据正确，则打印SPI时序正常检测时的工作时序模式，否则进行下一步；
S6，异常问题排查处理
给出5G毫米波gNB系统的SPI总线时序检测异常问题排查处理方案，并退出监测。
2.根据权利要求1所述的5G毫米波gNB系统的SPI总线时序检测方法，其特征在于，步骤S1中，通过DateSheet获取SPI寄存器的地址信息。
3.根据权利要求1所述的5G毫米波gNB系统的SPI总线时序检测方法，其特征在于，步骤S6中，5G毫米波gNB系统的SPI总线时序检测异常问题排查处理包括以下几方面：CPOL与CPHA检查；时序眼图测试；电压适配、过温检查；驱动程序、SPI固件版本相关排查；虚焊、短路装备质量排查；对比测试排查。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110196639.1A CN112882881A (zh) | 2021-02-22 | 2021-02-22 | 5G毫米波gNB系统的SPI总线时序检测方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110196639.1A CN112882881A (zh) | 2021-02-22 | 2021-02-22 | 5G毫米波gNB系统的SPI总线时序检测方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN112882881A true CN112882881A (zh) | 2021-06-01 |
Family
ID=76056739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110196639.1A Pending CN112882881A (zh) | 2021-02-22 | 2021-02-22 | 5G毫米波gNB系统的SPI总线时序检测方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112882881A (zh) |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105183954A (zh) * | 2015-08-18 | 2015-12-23 | 北京航空航天大学 | 一种基于pxi的串行总线健康监测平台 |
| CN105808398A (zh) * | 2016-03-08 | 2016-07-27 | 浪潮电子信息产业股份有限公司 | 一种快速分析定位硬件异常的方法 |
| CN105824777A (zh) * | 2016-03-18 | 2016-08-03 | 烽火通信科技股份有限公司 | 一种spi总线在ipran设备中的实现方法 |
| CN111124775A (zh) * | 2019-11-24 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种上电时序异常检测方法、装置、mcu及存储介质 |
| CN111966554A (zh) * | 2020-08-25 | 2020-11-20 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
| CN112035399A (zh) * | 2020-08-26 | 2020-12-04 | 天津津航计算技术研究所 | 一种基于fpga的spi从机模块实现方法 |
-
2021
- 2021-02-22 CN CN202110196639.1A patent/CN112882881A/zh active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105183954A (zh) * | 2015-08-18 | 2015-12-23 | 北京航空航天大学 | 一种基于pxi的串行总线健康监测平台 |
| CN105808398A (zh) * | 2016-03-08 | 2016-07-27 | 浪潮电子信息产业股份有限公司 | 一种快速分析定位硬件异常的方法 |
| CN105824777A (zh) * | 2016-03-18 | 2016-08-03 | 烽火通信科技股份有限公司 | 一种spi总线在ipran设备中的实现方法 |
| CN111124775A (zh) * | 2019-11-24 | 2020-05-08 | 苏州浪潮智能科技有限公司 | 一种上电时序异常检测方法、装置、mcu及存储介质 |
| CN111966554A (zh) * | 2020-08-25 | 2020-11-20 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数字货币挖矿机 |
| CN112035399A (zh) * | 2020-08-26 | 2020-12-04 | 天津津航计算技术研究所 | 一种基于fpga的spi从机模块实现方法 |
Non-Patent Citations (2)
| Title |
|---|
| 许可行等: "FPGA与C8051F高速数据传输的设计与实现", 《科技创新与应用》 * |
| 陈绍辉等: "在UVM验证平台中对SPI总线模块的验证", 《科技经济导刊》 * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10108578B2 (en) | Single wire communications interface and protocol | |
| CN107273329B (zh) | 虚拟gpio | |
| EP1606713A2 (en) | A high performance serial bus testing methodology | |
| US20130110446A1 (en) | Test instrument having a configurable interface | |
| KR20160105984A (ko) | 프로그램가능 프로토콜 발생기 | |
| CN102053898A (zh) | 针对主机pcie插槽上总线接口的测试方法及其读写测试方法 | |
| US8020058B2 (en) | Multi-chip digital system having a plurality of controllers with self-identifying signal | |
| CN110647486A (zh) | 一种PCIe链路训练方法、端设备及通讯系统 | |
| US6721810B2 (en) | Universal controller expansion module system, method and apparatus | |
| CN112395228B (zh) | 协议转换桥接电路、知识产权核以及系统级芯片 | |
| Yang et al. | A configurable SPI interface based on APB bus | |
| US20230305058A1 (en) | Embedded PHY (EPHY) IP Core for FPGA | |
| CN112882881A (zh) | 5G毫米波gNB系统的SPI总线时序检测方法 | |
| US20230184831A1 (en) | Server jtag component adaptive interconnection system and method | |
| CN114609510A (zh) | 用于处理器的测试控制电路以及测试控制方法 | |
| CN110988651A (zh) | 电子电路产品的驱动采集装置和检测装置 | |
| CN114563691A (zh) | 一种集成电路高速数字接口通用检测装置及方法 | |
| CN114578211A (zh) | 一种PCIe总线接口电路的自动测试方法和装置 | |
| US7610532B2 (en) | Serializer/de-serializer bus controller interface | |
| CN113608938A (zh) | 一种i2c总线调试装置、系统及方法 | |
| CN116148627A (zh) | 电路板中PCIe CEM连接接口的检测系统及其方法 | |
| US6738956B2 (en) | Circuit configuration of a chip with a graphic controller integrated and method for testing the same | |
| CN104182317A (zh) | 一种dmi总线信号完整性测试方法 | |
| CN220711506U (zh) | 一种以太网一致性测试的夹具 | |
| US6738830B2 (en) | Universal controller expansion module system, method and apparatus |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20210601 |
|
| RJ01 | Rejection of invention patent application after publication |