CN105183954A - 一种基于pxi的串行总线健康监测平台 - Google Patents

Abstract

本发明公开了一种基于PXI的串行总线健康监测平台，属于自动控制技术领域。所述平台，包括总线仿真功能模块、总线时序监测功能模块、总线电缆测试功能模块以及应用软件模块。该平台不仅可以单独仿真BC端与RT端的数据源，还可以通过通讯电缆来实现自环，保障了总线仿真功能的完备性；能通过高速I/O口对CSB总线上的信号进行采集缓存与解析处理；在电缆测试模式下还能够通过多路AD+流盘存储来实现对电缆的性能测试，完善了CSB总线监视系统的功能并且提高了效率，具有通用性，而且易于扩展和升级。

Description

一种基于PXI的串行总线健康监测平台

技术领域

本发明属于自动控制技术领域，涉及PXI集成机箱技术、FPGA技术、多路AD技术，流盘存储技术、LABVIEW技术，综合起来是一种基于PXI的串行总线健康监测平台。

背景技术

CSB(C-SerialBus)总线是一种集中式的数字式时分制指令/响应型串行总线，其主要特点是分布处理、集中控制和实时响应。CSB总线系统由总线控制器(BC)、远程终端(RT)、数据总线组成。总线控制器、远程终端是CSB总线上的基本通信终端，它们通过数据总线互连在一起。通过数据总线，总线控制器发出的命令或数据可送达到所有的远程终端，而每一个远程终端发出的状态响应和数据也可送达到总线控制器和总线上所有其他远程终端。总线控制器(BC)用来组织总线上信息的传输，任何时刻总线上只能有一个总线控制器工作，在CSB总线上允许挂接多个远程终端，每个远程终端被分配了唯一的总线地址，它不具备总线控制功能。

综合起来CSB总线监视系统任务有以下两个主要特点：一是强调了整个系统的实时性。具体表现在传输一个固定不变的消息所需时间短，所以对于并行检测时序的要求以及对于总线信号仿真的要求较高。二是对总线效率的要求比较高。因为是以总线形式为拓扑，为此对指令响应时间、消息间隔时间、每次消息传输的最大和最小数据块解析以及各种时序参数指标计算等涉及总线效率指标具有严格的规定。

目前，CSB总线问题分析手段较低，排故效率较低，CSB总线监视系统的研发是总线规范化的需要，是总线排故排查的需要，是总线时序测试的需要，是自动化分析测试数据的作用，同时，总线监视系统也是卫星总体设计师完成CSB总线电缆验收的工具，所以我们选用目前比较成熟的PXIe集成机箱配合各种板卡来搭建CSB总线监视系统的环境。

PXI总线是以CompactPCI为基础的，由具有开放性的PCI总线扩展而来(NI公司于1997年提出)。PXI总线符合工业标准，在机械、电气和软件特性方面充分发挥了PCI总线的全部优点。PXI构造类似于VXI结构，但它的设备成本更低、运行速度更快，体积更小。目前基于PCI总线的软硬件均可应用于PXI系统中，从而使PXI系统具有良好的兼容性。PXI还有高度的可扩展性，它有8个扩展槽，而台式PCI系统只有3～4个扩展槽。PXI系统通过使用PCI-PCI桥接器，可扩展到256个扩展槽。PXI总线的传输速率已经达到132Mbit/s(最高为500Mbit/s)，是目前已经发布的最高传输速率。因此，基于PXI总线的仪器硬件将会得到越来越广泛的应用。

LabVIEW(LaboratoryVirtualInstrumentationEngineeringWorkbench，实验室虚拟仪器工程平台)是由美国国家仪器公司所开发的图形化程序编译平台。LabVIEW与传统的编程方式相比，使用LabVIEW设计的虚拟仪器，利用其模块化和递归方式，用户可以在很短的时间内构建、设计和更改自己的虚拟仪器系统。其独特的图形化仪器编程环境配合内置的程序编译器，在并行机制下通过灵活的程序调试手段用户可以使用功能强大的函数库来对自己的系统进行开发，它同时也支持多种系统平台。总之，LabVIEW为用户提供了一个简单易用的程序开发环境，软件体系结构的各个层次上形成了完整的设备驱动程序、系统开发平台、实用支持软件、应用软件包互相支撑的虚拟仪器软件框架从底层到顶层。

发明内容

本发明提出了一种基于PXI的串行总线健康监测平台，该平台不仅可以单独仿真BC端与RT端的数据源(包括正常数据源和故障数据源)，还可以通过通讯电缆来实现自环，保障了总线仿真功能的完备性；能通过高速I/O口对CSB总线上的信号进行采集缓存与解析处理。在电缆测试模式下还能够通过多路AD+流盘存储来实现对电缆的性能测试，完善了CSB总线监视系统的功能并且提高了效率。

所述的基于PXI的串行总线健康监测平台，包括总线仿真功能模块、总线时序监测功能模块、总线电缆测试功能模块以及应用软件模块。

总线仿真功能模块利用高速I/O的FPGA的并行快速的特点针对CSB总线的时序特征进行正常数据源以及故障数据源的仿真，配合总线上的BC和RT调理电路实现了稳定真实的总线传输仿真系统。总线时序监测功能模块利用高速I/O口来实现总线信号的多路并行采集，再通过解析算法来完成数据的分解与上位机的显示交互功能。总线电缆测试功能模块则通过多路AD采集配合流盘存储数据来实现对不同电缆的传输性能的测试。应用软件模块能进行仪器控制、任务配置以及最终的数据处理和结果显示。本发明通过多槽机箱集成所有系统功能环境，不仅操作简单，同时也方便用户进行维护。

本发明的优点在于：

(1)平台具有故障仿真功能，可以为时序监测和电缆测试方案的验证提供数据源。

(2)平台采用FPGA完成数据解析、时序分析以及电缆测试数据分析，从而系统的健康监测过程具有实时性，满足实际应用的需求。

(3)平台的总线仿真功能模块、总线时序监测功能模块以及总线电缆测试功能模块具有可配置和可扩展性，使得系统不仅具有通用性，而且易于扩展和升级。

附图说明

图1是本发明提供的基于PXI的串行总线健康监测平台的硬件结构框图；

图2是本发明中总线仿真功能模块的功能实现框图；

图3是本发明中总线时序监测功能模块的功能实现框图；

图4是本发明中总线电缆测试功能模块的功能实现框图。

具体实施方式

下面结合附图对本发明的CSB总线监视系统进行详细说明。

本发明提供一种基于PXI的串行总线健康监测平台，该平台主要在PXIe-1085机箱中来搭建硬件环境。对于总线仿真功能模块，由FPGA3060通用载板+高速I/O卡实现上位机任务配置参数的接收与总线信号仿真I/O输出，通过SCB-68A线缆插头分别转接至BC调理电路或RT调理电路进行信号调理完成输出。对于总线时序监测功能模块，对所需监测总线信号反向进入BC与RT调理电路，再通过FPGA3060通用载板+高速I/O卡实现总线信号的I/O采集输入以及对信号的预处理，再通过它的寄存器将预处理后的数据缓存至上位机应用软件功能模块中进行最终的处理及显示。对于总线电缆测试功能模块，将仿真功能模块输出的BC端指令信号分别通过测试电缆和通过普通线缆传输至RT端，再将两种信号同时接入AD阻抗匹配电路板中，经过AD阻抗匹配后分别分配输出到三个FPGA3060通用载板+多路AD板卡中，通过上位机应用软件功能模块控制多路AD同时采集，并将数据存储至PXIe-370RAID阵列卡中，最后通过上位机应用软件功能模块将数据回放处理显示。软件系统环境方面采用ISE环境下的VERILOG语言与LabVIEW来一一对应实现系统的功能。

如图1所示，本发明提供的基于PXI的串行总线健康监测平台包括总线仿真功能模块、总线时序监测功能模块、总线电缆测试功能模块以及应用软件功能模块。所述的总线仿真功能模块用于CSB总线上BC端和RT端仿真；所述的总线时序监测功能模块用于对多路回采时序采集和时序解析，时序解析出参数包括指令数据、遥测数据和时序参数；所述总线电缆测试功能模块。

(一)总线仿真功能模块；

总线仿真功能模块采用FPGA3060+高速I/O卡实现。所述的总线仿真功能模块可以按照CSB时序规则分别进行CSB总线上的BC端和RT端数据源仿真。所述的数据源包括正确的数据源以及故障(带有错误参数的信号)的数据源，具体实施方式为：

在ISE(IntegratedSoftwareEnvironment)中编译verilog仿真程序，应用软件功能模块将任务配置参数(包括指令数据和解析参数)通过内部寄存器发送给总线仿真功能模块，按照所给CSB总线信号格式、对应时序关系以及数据编码格式，通过50MHz晶振分频得到仿真主备份共10路CSB总线信号，作为数据源。数据源再经过BC调理电路与RT调理电路，这两个电路的主要功能是能匹配仿真信号的上升沿、下降沿、高低电平等电气特性，进行信号调理后，能够满足CSB总线的电气信号要求，再将最终的信号传输到各个总线传输接口，如图2所示，完成仿真功能，输出5路主份信号，5路备份信号。

所述的BC调理电路与RT调理电路分别通过SCB-68A线缆插头与FPGA3060通用载板+高速I/O卡连接。

由于CSB总线信号是多路的单个的非周期性信号，所以需要利用并行模块中的串行控制来操作单次数据流，主要通过时延和取反的操作，来对CSB总线信号中的CMD(Command)和ACQ(Acquire)门控信号进行高低电平控制，在对应的高电平时间内，利用分频得到CLK(Clock)时钟信号，并且根据时钟信号按照规定数据长度发出，由应用软件功能模块产生的任务配置参数，在BC端以及RT端不需要按照数据协议格式进行对应，只需发送对应长度的数据。为了能有较好的自测试效果，在仿真时加入自循环，即每次无论指令时序还是遥测时序，均会在当前状态下循环发送在CSB总线上。区分是否为故障数据源的方式是通过配置不符合范围要求的任务配置参数，以便总线时序监测功能模块的各项功能测试。

所述的FPGA3060通用载板+高速I/O卡上的信号发出接口为LVDS口转接的SCB-68A插头，分别连接BC调理电路和RT调理电路的输入端，目的是为了提供CSB总线信号。

(二)总线时序监测功能模块；

时序监测功能包括时序信号采集和时序信号解析，主要是针对内部或者外部信号进行总线上的监视，即能够实时获取总线的时序信号，并能通过计算得到一些时序之间的时序参数以及指令数据和遥测数据的解析参数。具体实施方式为：

将FPGA+高速I/O口接入CSB总线，或接入BC调理电路和RT调理电路，定义接点为DI(DigitalInput)采集，在ISE环境中编译verilog采集计算程序，同样通过FPGA+高速I/O来采集时序信号并进行时序信号解析。

在该总线时序监测功能模块中的技术关键是对多路回采时序的解析，设置正确的计算顺序以及判断条件才能保证时序参数计算和数据信息解析的完整性和正确性。对于采集回的时序信号，需要分别解析出指令数据、遥测数据和时序参数，测试包括在单发指令时序时、单发遥测时序时以及指令遥测回应时，确认不会发生跳转以及确保基本的时序信息解析计算正确，由于DI是按位采集，所以本发明通过对时钟CLK的判断来存储数据位，由于在CLK信号未产生前就已经能通过门控信号来判断数据流方向，所以通过当前数据流方向信息和数据位数来辅助判断各项时序参数的计算条件。利用FPGA板卡运算速度快以及并行计算的优点来实现时序参数的计算以及一些基本信号的信息的解析，并传递到上位机中。将总线传输接口传递的经过BC调理电路或RT调理电路的信号采集至FPGA3060通用载板进行预处理，再在LabVIEW中缓存预处理后数据，通过对预处理后数据进行后续处理在界面上显示，如图3所示。

所述的时序信息解析，以指令数据为例，具体步骤为：

(1)首先需要检测判别ACQ为低电平状态，同时当CMD信号出现上升沿时，总线发出指令信号，准备开始进行指令时序比对。

(2)记录下指令信号的发出时刻并开始计数，当检测到DATAOUT的上升沿以及CLK的上升沿信号时分别计算此时对应时长。前者为总线CMD信号到第一个数据发送的间隔：tsd指标。后者为总线CMD信号到第一个时钟信号间的间隔：tsus指标。

(3)开始进行时钟信号CLK及DATAOUT数据信号之间的时序关系比对。CLK信号周期：T指标。在CLK信号的下降沿到来时至DATAOUT信号的有效数据开始发送间隔：tcd指标。一个时钟周期CLK对应发送一位数据，前半有效数据发送间隔：tsud指标。后半有效数据发送间隔：thd指标。当发送完一位数据即一个CK周期时，标志计数直至16位数据发送完毕。

(4)当标志位计数至15时，最后一个下降沿计时分别至数据最后一位持续发送结束以及CMD信号的下降沿到来，前者记为：thld指标。后者记为：ths指标。

当FPGA3060通用载板+高速I/O将基本解析信息计算结果写入寄存器后，由于上位机的扫描速率不够快以及所需二次处理数据过多，直接读取显示容易丢失数据，因此本发明在LabVIEW中添加队列对数据进行缓存，将同一次解析信息进行打包入队，再在时序监测界面出队显示，对于传递的数据信息按照CSB总线数据的编码机制解码出各直观信息，如遥测地址端号、指令动作、奇偶校验值、遥测字等信息，并滚动列条显示出监测到的信息以及是否数据异常和警报。对于传递的解析参数信息如tsd指标、tsus指标、tcd指标、T指标等，按照CSB总线时序参数的范围要求进行大小比对，监测总线传输过程中是否发生了时序异常并显示和警报。信号接口均为输入，包括：5路主份信号，5路备份信号。

(三)总线电缆测试功能模块；

总线电缆测试功能的主要目的是：在相同的仿真信号源以及相同的硬件环境下，对不同传输电缆对CSB总线中的各路信号的影响进行比较。仿真信号源从第一FPGA3060通用载板的高速I/O发出，经过BC调理电路，连接测试传输电缆，到达RT调理电路，再接入AD阻抗匹配电路，经过AD阻抗匹配后再进入多路AD采集卡，由机箱背板电路同时触发统一采集多路信号，由于高采样率的十路AD数据量很大，再利用数据流盘来进行数据存储，如图4所示。

总线电缆测试功能模块的主要功能包括仿真功能、AD板卡采集功能、数据流盘功能和最后的数据回放解析功能。仿真功能机制与总线仿真功能模块相同，AD板卡采集功能主要通过配置触发与采集时钟来实现十路AD的并行采集，保证得到的总线多路信号的正确性，数据流盘功能是通过AD中的DDR缓存数据至阵列卡中，数据回放解析功能主要是在LabVIEW中通过对数据流盘中存储的AD采集数据进行标定回放，对总线信号的高低电平、上升沿下降沿时间、毛刺幅值等参数进行解析计算，并且根据各参数的限定范围来进行比较，如果不经过测试电缆传输的信号在正常范围内而经过测试电缆传输的信号有异常，说明该测试电缆性能较差。

在该总线电缆测试功能模块中的关键技术就是对10路AD并行采集的数据回放过程中各项参数的计算。所述的各项参数包括10路信号的上升沿时间、下降沿时间、低电平幅值、高电平幅值以及部分毛刺的幅值。该总线电缆测试功能模块只需将通过BC调理电路-测试电缆-进入RT调理电路前的5路主份(备份)信号和通过BC调理电路-非测试电缆-进入RT调理电路前的5路主份(备份)信号共计10路信号引入AD阻抗匹配电路，如图1所示，通过后再接入AD采集卡中，目的是为了采集存储通过测试电缆传输以及通过普通线缆传输的两种CSB总线上的信号，再在上位机的应用软件功能模块中进行数据的回放解析计算对比。由于对于AD采集要求能够回放出多路总线信号的波形，以及计算沿气特性，所以采用10路AD并行采集，通过50MHz的采样率，能够对总线信号的上升沿下降沿进行个数较多的采集，每秒500MB的数据通过DDR缓存至RAID阵列数据流盘中，通过上位机对采集数据文件进行回放，对于回放波形的各项参数指标进行计算，由于回放是按采样点个数进行回放，所以可能出现波形截止，上升沿或下降沿不全等错误情况，所以需要在LabVIEW中通过全面的分析来对应处理各种错误情况，保证程序运行的流畅性以及正确性：先加入基本穿越电平触发检测，再对是否是完整穿越进行判断，每次判断后去除当前穿越电平前的波形，得到整个波形的穿越次数后再通过穿越时间来计算上升沿及下降沿的时间。多路采集通过背板信号同步触发以及时钟统一已经控制相位误差在一个采样时钟周期内，采集率50MHz对于本身由50MHz晶振分频得到的信号而言已经足够，数据回放将参数计算做成独立VI进行调用测试，针对多次采集回放测试中出现的各种错误情况进行修正与改进，保证能连续的对回放波形进行参数测试计算。信号接口均为输入，包括：5路主份(备份)过电缆信号，5路主份(备份)不过电缆信号。所述的不过电缆信号可以有总线仿真功能模块产生。

(四)应用软件功能模块；

应用软件基于LabVIEW平台来开发，该模块主要具有任务配置与后续结果显示的功能，并且通过控制器来实现对各个硬件板卡的仪器控制功能。任务配置通过bit文件下载以及传递解析参数与数据至第一FPGA3060通用载板来实现，在exe程序调用中加入对应的3060CMD控制台窗口exe，配置机箱号、槽位号以及功能号和bit文件地址，完成FPGA的程序下载，再通过调用仪器寄存器封装VI来实现与FPGA程序的交互，将参数与数据传递至verilog程序中实现任务的在线实时配置，产生对应的总线数据源。后续结果显示主要针对时序监测功能和电缆测试功能。时序监测功能的后续结果显示需要同样通过调用仪器寄存器封装VI来实现FPGA已经初步解析后的数据上传，在LabVIEW中通过队列缓存以及表格的VI的节点操作来实现时序参数和数据的解析结果显示。电缆测试功能方面由于是将大量数据存储在数据流盘当中，所以应用软件主要通过回放数据流盘中的数据，结合LabVIEW比较完善的信号分析处理功能来实现电缆测试的后续结果显示。

Claims (4)

1.一种基于PXI的串行总线健康监测平台，其特征在于：包括总线仿真功能模块、总线时序监测功能模块、总线电缆测试功能模块以及应用软件功能模块；所述的总线仿真功能模块用于单独仿真BC端与RT端的数据源、通过通讯电缆来实现自环、通过高速I/O口对CSB总线上的信号进行采集缓存与解析处理；所述的总线时序监测功能模块利用高速I/O口来实现总线信号的多路并行采集，再通过解析算法来完成数据的分解与上位机的显示交互功能；所述的总线电缆测试功能模块则通过多路AD采集配合流盘存储数据来实现对不同电缆的传输性能的测试；应用软件功能模块用于产生仪器控制的指令、任务配置参数以及进行最终的数据结果显示。

2.根据权利要求1所述的一种基于PXI的串行总线健康监测平台，其特征在于：所述的总线仿真功能模块，由FPGA3060通用载板+高速I/O卡实现上位机任务配置参数的接收与总线信号仿真I/O输出，通过SCB-68A线缆插头分别转接至BC调理电路或RT调理电路进行信号调理完成输出。

3.根据权利要求1所述的一种基于PXI的串行总线健康监测平台，其特征在于：所述的总线时序监测功能模块，对所需监测总线信号反向进入BC与RT调理电路，再通过FPGA3060通用载板+高速I/O卡实现总线信号的I/O采集输入以及对信号的预处理，再通过寄存器将预处理后的数据缓存至上位机应用软件功能模块中进行最终的处理及显示。

4.根据权利要求1所述的一种基于PXI的串行总线健康监测平台，其特征在于：对于总线电缆测试功能模块，将仿真功能模块输出的BC端指令信号分别通过测试电缆和通过普通线缆传输至RT端，再将两种信号同时接入AD阻抗匹配电路板中，经过AD阻抗匹配后分别分配输出到三个FPGA3060通用载板+多路AD板卡中，通过上位机应用软件功能模块控制多路AD同时采集，并将数据存储至PXIe-370RAID阵列卡中，最后通过上位机应用软件功能模块将数据回放处理显示。