CN110011878A - 一种四can总线模拟时序通信测试板卡及其测试方法 - Google Patents

Abstract

本发明公开了一种四CAN总线模拟时序通信测试板卡及其测试方法，包括PCI桥接芯片、FPGA、SOC处理器、CAN收发器，构成4个CAN通信通道的3U标准结构的CPCI模拟测试板卡，该标准板卡抗干扰、尺寸小、通用性好；基于FPGA设计实现，可灵活在系统设计、调试、实现通信通道时序控制和脉宽识别，体积小、通用性强。

Description

一种四CAN总线模拟时序通信测试板卡及其测试方法

技术领域

本发明属于通讯技术领域，具体涉及一种四CAN总线模拟时序通信测试板卡及其测试方法。

背景技术

医监设备主机是我国空间站和飞船中必备的航天员健康生理数据处理中心计算机，作用非常重要，在发射、飞行和返回中，其实时对航天员实施医学监督与医学保障，通过CAN总线实时接收来自生理信号测量盒和血压计的航天员心率、呼吸、体温、血压等生理信息数据，并进行处理、存储和下传，以便地面医护人员分析并及时提出医学建议和指导，由于其经历加速、失重、冲击、辐照等严酷的环境条件，必须具有非常高的可靠性才能保证飞行任务的成功。

为了研制高可靠性的医监设备主机，需要在研制阶段同时研制模拟测试设备对医监设备主机进行全面的测试试验验证，传统的测试方法是研制基于工控机的无处理器控制的CAN总线标准板卡与医监主机互连组成测试系统，通过收发测试数据验证其功能正确性，这种方法只能单一测试CAN总线通信数据正确性，不能进行通信速率拉偏裕度测试，更不能建立模拟飞行中设备互连系统全面模拟测试医监主机飞行状态，测试不够全面可能延误发现医监主机质量缺陷时机，造成不合格产品装配飞行，发生不应有的故障。

发明内容

本发明所要解决的技术问题在于针对上述现有技术中的不足，提供一种四CAN总线模拟时序通信测试板卡及其测试方法。

本发明采用以下技术方案：

一种四CAN总线模拟时序通信测试板卡，包括处理器、实现FIFO存储器、周期中断脉冲产生器和脉宽识别器的FPGA芯片、PCI桥接芯片和CAN总线收发器，PCI桥接芯片的PCI总线接口与对应的信号连接，PCI桥接芯片的局部总线接口与FPGA芯片对应的信号连接，FPGA芯片实现的功能单元分别包括8个FIFO存储器、4个脉宽识别器和1个周期中断脉冲产生器，PCI桥接芯片的局部数据总线接口与8个FIFO相应的4个写端口和4个读端口、4个脉宽识别器读端口、周期中断脉冲产生器写端口相连；各个处理器数据存储器接口与8个FIFO相应的另4个读端口和4个写端口相连，各个处理器的CAN收发信号接相应脉宽识别器输入信号，各个处理器中断输入信号接周期中断脉冲产生器相应的输出信号，4个处理器的CAN信号分别经对应的4个CAN总线收发器连接构成3U结构的标准CPCI板卡，四个CAN总线收发器用于对外通过电缆与被测试设备CAN收发器连接进行通信。

具体的，4个处理器通过对应的FIFO存储器接收来自工控机的测试命令和模拟生理信号数据，通过CAN总线接收被测试的医监主机CAN总线命令并按周期中断脉冲产生器产生的周期时序中断脉冲发送生理信号数据模拟测试CAN总线通信正确性，通过处理器编程设置波特率参数和脉宽识别器识别脉宽测试通信波特率拉偏裕量。

具体的，8个FIFO存储器与工控机经PCI桥接芯片通信用于接收测试命令和生理信号模拟数据。

具体的，周期中断脉冲产生器用于产生周期时序中断脉冲，接收工控机的参数设置和启停命令并模拟产生4个周期时序中断脉冲分别到各个处理器产生中断，实现CAN总线的周期时序模拟通信控制。

具体的，4个脉宽识别器能够分别对CAN总线通信收发脉冲宽度进行脉宽测试，处理器据此可精确计算收发波特率。

具体的，通用通信具体为：4个处理器控制4个独立的CAN总线通信通道，兼容CAN2.0B协议，最大通信速率1Mbsp，插装在3U或6U结构的标准CPCI工控机中和测试设备互连组成并行系统直接进行CAN总线通信测试。

具体的，模拟通信具体为：4个处理器并行独立控制4个CAN总线通信通道，处理器通过基于FPGA实现的8个FIFO存储器与工控机通信接收命令和生理信号数据，基于FPGA芯片实现的周期中断脉冲产生器产生时序中断脉冲到处理器控制时序CAN通信，分别模拟3个测试盒和一个血压计的功能，并与医监主机组成模拟测试系统进行时序CAN通信模拟测试验证。

具体的，裕量测试具体为：根据通信波特率拉偏裕量要求，4个CAN处理器初始化设置CAN通信波特率寄存器并进行通信，同时基于FPGA设计实现脉宽识别器对CAN收发脉冲信号脉宽计算，处理器据此计算测试收发波特率。

本发明的另一个技术方案是，一种四CAN总线模拟时序通信测试测试方法，包括以下步骤：

S1、工控机加电，四CAN总线模拟时序通信测试板卡同时上电，操作系统通过PCI接口配置并初始化四CAN总线模拟时序通信测试板卡的PCI桥接芯片，PCI桥接芯片局部外围接口处于复位状态，复位管脚输出为低，FIFO清零，周期中断脉冲产生器、脉宽识别器清零；点击运行于工控机界面的CAN通信模拟测试界面程序，模拟测试程序自动清桥接芯片局部外围接口复位信号，并向命令FIFO中写入第一个测试或模拟命令字，然后查询FIFO状态标志，等待读FIFO中测试结果数据，并显示在工控机界面上；

S2、PCI桥接芯片局部外围接口复位信号清除后，4个处理器各自对片上外围设备通用IO端口、CAN控制器和定时器进行初始化；然后4个处理器各自查询读FIFO空满状态5秒，若无命令字或接收的命令字不为约定值，则四CAN总线模拟时序通信测试板卡进入模拟流程，若为约定值，则板卡进入测试流程；

S3、模拟流程中，4个处理器通过FIFO接收来自工控机的模拟生理信号数据，然后按通信协议周期中断时序向被测试的医监主机发送各自的模拟生理信号数据包，并在发送结束后查询读FIFO中的命令，同时在模拟流程中，工控机通过PCI桥接芯片初始化后启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率；

S4、测试流程中，4个处理器分别查询接收读FIFO中命令字并执行，把测试结果写入相应写FIFO中；同时在测试流程中，工控机通过PCI桥接芯片初始化后启动脉冲发生器产生中断对处理器中断进行测试，也可初始化后启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率。

具体的，接收读FIFO中命令字包括设置波特率命令、发送不同格式数据包命令、中断测试命令、退出测试流程命令。

与现有技术相比，本发明至少具有以下有益效果：

本发明一种四CAN总线模拟时序通信测试板卡，包括PCI桥接芯片、FPGA、SOC处理器、CAN收发器，构成4个CAN通信通道的3U标准结构的CPCI模拟测试板卡，该标准板卡抗干扰、尺寸小、通用性好；基于FPGA设计实现，可灵活在系统设计、调试、实现通信通道时序控制和脉宽识别，体积小、通用性强。

进一步的，基于FPGA设计实现FIFO存储器、周期中断脉冲产生器、脉宽识别器，设计灵活，通信时序可编程设置，通信脉冲宽度可识别，从而可充分对CAN通信通道环境适应性进行测试。

进一步的，选用SOC处理器，其功能强大，芯片上集成了程序存储器、数据存储器、CAN控制器等外围设备，系统组成简单、器件少、体积小。

进一步的，选用通用的桥接芯片PCI9030，测试板硬件设计简单，测试软件设计也简单，其局部总线具有50MHz高速数据读写速度。

进一步的，4个独立处理器控制的CAN通信通道与被模拟3个测试盒、1个血压计系统组成相同，其与医监主机组成的基于CAN总线互联系统与实际应用系统结构也一致，从而对医监主机的测试更加准确。

本发明还公开了一种四CAN总线模拟时序通信测试板方法，当工控机运行测试程序时，板卡支持对医监主机CAN通信通道通信正确性测试，以及通信波特率拉偏裕量测试，验证CAN通信通道环境适应性；当工控机运行应用模拟程序时，板卡支持对医监主机应用程序时序CAN通信正确性测试。

进一步的，处理器通过设置片上CAN控制器波特率寄存器，可以测试拉偏波特率情况下通信正确性；工控机设置周期中断脉冲产生器，则可以通过处理器时序控制CAN模拟通信；工控机通过脉宽识别器可以自动测试通信收发信号脉冲宽度，借此可精确计算通信波特率。

综上所述，本发明采用CPCI结构3U测试板卡，体积小、抗干扰性强、通用性好；可对医监主机的CAN通信通道通信正确性进行测试，以及通信波特率裕量进行充分测试，验证其高的可靠性和环境适应性，从而研制高可靠性的医监主机圆满完成飞行任务。

下面通过附图和实施例，对本发明的技术方案做进一步的详细描述。

附图说明

图1为本发明测试板原理图。

具体实施方式

在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。

本发明提供了一种四CAN总线模拟时序通信测试板卡及其测试方法，依据航天员生理信号测试盒和血压计的系统组成和功能，选用大规模FPGA芯片XC3S700、以及与测试盒和血压计产品选用的同样的处理器C8051F04，并采用并行结构设计实现独立处理器控制的4路CAN通信的CPCI模拟测试板卡，单板除可实现通用的CAN通信测试外，还可模拟3个测试盒和1个血压计的飞行应用时序通信，以及通信速率拉偏裕度测试，多个板卡可增加模拟测试设备数量，从而满足对医监设备主机进行全面的测试验证需求，保证医监主机的高可靠性。

请参阅图1，本发明一种四CAN总线模拟时序通信测试板卡，包括处理器、FPGA芯片、PCI桥接芯片和收发器，依据本发明方法设计实现独立处理器控制的四CAN总线模拟时序通信3U标准结构的CPCI测试板卡，PCI总线依次经PCI桥接芯片、FPGA芯片、处理器和收发器后与对应的CAN总线连接，基于FPGA设计实现的功能单元包括8个FIFO存储器和4个脉宽识别器和1个周期中断脉冲信号产生器，PCI桥接芯片分别与每个FIFO存储器、脉宽识别器和周期中断脉冲信号产生器的一个端口连接，每个FIFO存储器、脉宽识别器和周期中断脉冲信号产生器的另一个端口分别与对应的4个处理器连接，然后经4个对应的CAN总线收发器连接四路CAN总线构成3U结构的标准CPCI板卡。

4个独立的处理器通过对应的FIFO存储器接收来自工控机通信命令，通过CAN总线接收医监主机命令并各自按时序发送生理信号数据，根据拉偏要求，设置CAN控制器寄存器拉偏波特率参数可测试CAN通信波特率拉偏裕量；FPGA实现的8个4K字节容量双端口FIFO存储器能够与工控机进行通信接收命令和生理信号模拟数据；FPGA实现的1个周期中断脉冲信号产生器可产生4个时序关联的中断脉冲信号，其可接收工控机的初始化设置，并模拟产生时序脉冲分别到各个处理器产生中断，从而实现CAN总线的时序模拟通信控制；4个FPGA实现的独立脉宽识别器可分别对CAN通信收发信号脉宽进行测试，借此通过工控机可精确计算出CAN通信波特率。

读数据操作具体为：PCI总线经PCI桥接芯片分别与第一左读右写FIFO存储器、第一脉宽识别器、第二左读右写FIFO存储器、第二脉宽识别器、第三左读右写FIFO存储器、第三脉宽识别器、第四左读右写FIFO存储器、第四脉宽识别器连接，第一左写右读FIFO存储器、第二左写右读FIFO存储器、第三左写右读FIFO存储器、第四左写右读FIFO存储器分别与对应的第一处理器、第二处理器、第三处理器和第四处理器连接，第一处理器、第二处理器、第三处理器和第四处理器分别与对应的第一收发器、第二收发器、第三收发器和第四收发器连接，第一收发器、第二收发器、第三收发器和第四收发器分别连接第一CAN总线、第二CAN总线、第三CAN总线和第四CAN总线连接完成数据读操作。

写数据操作具体为：第一CAN总线、第二CAN总线、第三CAN总线和第四CAN总线分别与对应的第一收发器、第二收发器、第三收发器和第四收发器连接，第一收发器、第二收发器、第三收发器和第四收发器分别与对应的第一处理器、第二处理器、第三处理器和第四处理器连接；第一处理器、第二处理器、第三处理器和第四处理器分别与对应的第一左读右写FIFO存储器、第二左读右写FIFO存储器、第三左读右写FIFO存储器、第四左读右写FIFO存储器连接；第一左写右读FIFO存储器、第二左写右读FIFO存储器、第三左写右读FIFO存储器、第四左写右读FIFO存储器分别于与PCI桥接芯片连接完成数据写操作。

通用通信：

四CAN总线模拟时序通信测试板卡具有4个完全独立处理器控制的CAN总线通信通道，完全兼容CAN2.0B协议，通信速率可设置，最大通信速率1Mbsp，标准3U结构尺寸，可插装在3U或6U结构的标准CPCI工控机中和测试设备互连组成并行系统直接进行CAN总线通信测试。

模拟通信：

四CAN总线模拟时序通信测试板卡具有4个完全并行独立处理器控制的CAN总线通信通道，与测试盒和血压计的处理器相同，处理器可通过FPGA实现的FIFO存储器与工控机通信接收命令和生理信号数据，同时FPGA实现的周期中断脉冲信号产生器可产生时序脉冲到处理器中断控制时序CAN通信，单板可以模拟3个测试盒和一个血压计的功能，并与医监主机组成模拟测试系统对其进行全面的时序模拟测试验证。

裕量测试：

处理器可编程设置通信比特率，可对CAN通信的发送波特率进行拉偏裕量设置，同时用FPGA设计实现脉宽识别器对脉宽进行测试，借此经工控机精确计算对收发波特率进行测试。

优选的，处理器为型号C8051F040的SOC处理器，C8051F040芯片具有集成的片上程序存储器、数据存储器，以及CAN控制器，波特率可编程，最大波特率1Mbps，收发器为SN65HVD232，FPGA芯片为XC3S700，PCI桥接芯片为PCI9030。

依据发明方法设计实现独立处理器控制的四CAN总线模拟时序通信的CPCI测试板卡，具有四个独立处理器控制的四CAN总线通信通道，可通过FPGA实现的8个双端口FIFO存储器与工控机进行控制通信接收命令和生理信号模拟数据，通过FPGA实现的周期中断脉冲信号产生器和脉宽识别器可实现CAN时序模拟通信，以及比特率拉偏裕量测试，能够对医监设备主机进行全面的模拟测试验证，保证载人飞船医监设备主机的高可靠性，确保载人航天任务圆满完成。

本发明一种四CAN总线模拟时序通信测试方法，包括以下步骤：

S1、工控机加电，四CAN总线模拟时序通信测试板卡同时上电，操作系统通过PCI接口配置并初始化四CAN总线模拟时序通信测试板卡的桥接芯片PCI9030，PCI9030局部外围接口处于复位状态，运行模拟测试界面软件程序，软件自动清PCI9030局部外围接口复位信号，并向左写右读FIFO中写入第一个测试或模拟命令字，然后等待接收工控机模拟测试界面软件程序发送的命令，查询空满标志后把命令字写入左写右读FIFO，查询左读右写FIFO中测试结果数据，并显示在工控机界面上；

复位管脚输出为低，FIFO存储器、周期中断脉冲信号产生器、脉宽识别器、单片机均为复位状态。

S2、PCI9030局部外围接口复位信号清除后，4个处理器C8051F040各自对片上外围设备通用IO端口、CAN控制器、定时器等进行初始化；然后4个处理器各自查询左写右读FIFO空满状态约5秒，若无命令字或接收的命令字不为约定值，则四CAN总线模拟时序通信测试板卡进入模拟流程，若为约定值，则板卡进入测试流程；

接收的命令字的约定值为0X55。

S3、模拟流程中，4个处理器接收来自医监主机CAN总线命令包，然后按通信协议周期中断时序向医监主机发送各自的航天员模拟生理数据包，并在周期时序发送完数据后查询左写右读FIFO中的命令，同时在模拟流中，工控机模拟测试界面软件程序通过桥接芯片PCI9030，初始化后可启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率；

生理数据包包括脉搏、体温和血压，若无命令则继续按通信协议周期时序模拟生理数据包发送，若有命令则退出模拟流程。

S4、测试流程中，4个处理器分别查询接收左写右读FIFO中命令字并执行，把测试结果写入左读右写FIFO中；同时在测试流程中，工控机模拟测试界面软件程序可通过桥接芯片PCI9030，初始化后可启动周期中断脉冲信号产生器产生中断对单片机中断进行测试，也可初始化后启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率。

接收左写右读FIFO中命令字包括设置波特率命令、发送不同格式数据包命令、中断测试命令、退出测试流程命令等。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。通常在此处附图中的描述和所示的本发明实施例的组件可以通过各种不同的配置来布置和设计。因此，以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围，而是仅仅表示本发明的选定实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

依据本发明方法研制成功了四CAN总线模拟时序通信的CPCI测试板卡，其已应用于对空间载人飞船或空间站医监主机的模拟测试及试验验证，保证了“神舟8号”到“神舟11号”4艘载人飞船高可靠性医监主机圆满完成飞行任务。

依据本发明方法研制成功的CPCI板卡插装在工控机中，通过电缆与载人飞船医监设备主机互连组成测试系统；测试板卡模拟3个航天员生理信号测量盒和1个航天员血压计，通过CAN总线时序输出生理数据对医监主机进行全面的飞行模拟试验测试，确保医监设备主机产品的高可靠性质量。

依据本发明方法研制的四CAN总线模拟时序通信的CPCI测试板卡正对我国921-Ⅲ期(空间站项目)的“神舟12号”到“神舟15”载人飞船医监主机的研制过程的整个环节包括调试、力学实验、温度循环试验、真空试验等，以及分系统、系统联试中进行测试模拟及试验验证，也必将保证这些产品及后续产品高质量圆满完成我国空间站飞行任务。

以上内容仅为说明本发明的技术思想，不能以此限定本发明的保护范围，凡是按照本发明提出的技术思想，在技术方案基础上所做的任何改动，均落入本发明权利要求书的保护范围之内。

Claims (10)

1.一种四CAN总线模拟时序通信测试板卡，其特征在于，包括处理器、实现FIFO存储器、周期中断脉冲产生器和脉宽识别器的FPGA芯片、PCI桥接芯片和CAN总线收发器，PCI桥接芯片的PCI总线接口与对应的信号连接，PCI桥接芯片的局部总线接口与FPGA芯片对应的信号连接，FPGA芯片实现的功能单元分别包括8个FIFO存储器、4个脉宽识别器和1个周期中断脉冲产生器，PCI桥接芯片的局部数据总线接口与8个FIFO相应的4个写端口和4个读端口、4个脉宽识别器读端口、周期中断脉冲产生器写端口相连；各个处理器数据存储器接口与8个FIFO相应的另4个读端口和4个写端口相连，各个处理器的CAN收发信号接相应脉宽识别器输入信号，各个处理器中断输入信号接周期中断脉冲产生器相应的输出信号，4个处理器的CAN信号分别经对应的4个CAN总线收发器连接构成3U结构的标准CPCI板卡，四个CAN总线收发器用于对外通过电缆与被测试设备CAN收发器连接进行通信。

2.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，4个处理器通过对应的FIFO存储器接收来自工控机的测试命令和模拟生理信号数据，通过CAN总线接收被测试的医监主机CAN总线命令并按周期中断脉冲产生器产生的周期时序中断脉冲发送生理信号数据模拟测试CAN总线通信正确性，通过处理器编程设置波特率参数和脉宽识别器识别脉宽测试通信波特率拉偏裕量。

3.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，8个FIFO存储器与工控机经PCI桥接芯片通信用于接收测试命令和生理信号模拟数据。

4.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，周期中断脉冲产生器用于产生周期时序中断脉冲，接收工控机的参数设置和启停命令并模拟产生4个周期时序中断脉冲分别到各个处理器产生中断，实现CAN总线的周期时序模拟通信控制。

5.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，4个脉宽识别器能够分别对CAN总线通信收发脉冲宽度进行脉宽测试，处理器据此可精确计算收发波特率。

6.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，通用通信具体为：4个处理器控制4个独立的CAN总线通信通道，兼容CAN2.0B协议，最大通信速率1Mbsp，插装在3U或6U结构的标准CPCI工控机中和测试设备互连组成并行系统直接进行CAN总线通信测试。

7.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，模拟通信具体为：4个处理器并行独立控制4个CAN总线通信通道，处理器通过基于FPGA实现的8个FIFO存储器与工控机通信接收命令和生理信号数据，基于FPGA芯片实现的周期中断脉冲产生器产生时序中断脉冲到处理器控制时序CAN通信，分别模拟3个测试盒和一个血压计的功能，并与医监主机组成模拟测试系统进行时序CAN通信模拟测试验证。

8.根据权利要求1所述的四CAN总线模拟时序通信测试板卡，其特征在于，裕量测试具体为：根据通信波特率拉偏裕量要求，4个CAN处理器初始化设置CAN通信波特率寄存器并进行通信，同时基于FPGA设计实现脉宽识别器对CAN收发脉冲信号脉宽计算，处理器据此计算测试收发波特率。

9.一种根据权利要求1所述四CAN总线模拟时序通信测试板卡的测试方法，其特征在于，包括以下步骤：

S1、工控机加电，四CAN总线模拟时序通信测试板卡同时上电，操作系统通过PCI接口配置并初始化四CAN总线模拟时序通信测试板卡的PCI桥接芯片，PCI桥接芯片局部外围接口处于复位状态，复位管脚输出为低，FIFO清零，周期中断脉冲产生器、脉宽识别器清零；点击运行于工控机界面的CAN通信模拟测试界面程序，模拟测试程序自动清桥接芯片局部外围接口复位信号，并向命令FIFO中写入第一个测试或模拟命令字，然后查询FIFO状态标志，等待读FIFO中测试结果数据，并显示在工控机界面上；

S2、PCI桥接芯片局部外围接口复位信号清除后，4个处理器各自对片上外围设备通用IO端口、CAN控制器和定时器进行初始化；然后4个处理器各自查询读FIFO空满状态5秒，若无命令字或接收的命令字不为约定值，则四CAN总线模拟时序通信测试板卡进入模拟流程，若为约定值，则板卡进入测试流程；

S3、模拟流程中，4个处理器通过FIFO接收来自工控机的模拟生理信号数据，然后按通信协议周期中断时序向被测试的医监主机发送各自的模拟生理信号数据包，并在发送结束后查询读FIFO中的命令，同时在模拟流程中，工控机通过PCI桥接芯片初始化后启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率；

S4、测试流程中，4个处理器分别查询接收读FIFO中命令字并执行，把测试结果写入相应写FIFO中；同时在测试流程中，工控机通过PCI桥接芯片初始化后启动脉冲发生器产生中断对处理器中断进行测试，也可初始化后启动并读出脉宽识别器计数值，通过计算得出CAN通信波特率。

10.根据权利要求9所述的四CAN总线模拟时序通信测试方法，其特征在于，接收读FIFO中命令字包括设置波特率命令、发送不同格式数据包命令、中断测试命令、退出测试流程命令。