CN104331282B - 一种无线电产品可重构综合开发测试系统 - Google Patents

Abstract

本发明无线电产品可重构综合开发测试系统，提供一种通用的可重构的无线电产品开发和测试平台，由开发计算机工作组/测试计算机、可重构软件无线电平台组成。开发计算机工作组/测试计算机由通信仿真验证、数字接收机开发、数字发射机开发或可重构测试等用途的计算机构成，通过LAN访问可重构软件无线电平台；用户可根据需求对信号链路、信号处理、测试向量灵活地配置或重构；避免了重复设计修改，降低了研发总成本，大大缩短产品的上市时间。此外，适合各种无线电产品的系统集成、出厂检验、仓储检验、在役维护等阶段的测试，只需通过测试程序对软件无线电平台进行相应配置或重构，即可针对不同无线电产品进行系统级测试，使得测试系统的总占地面积小、运输方便，维护成本得以大大降低。

Description

一种无线电产品可重构综合开发测试系统

技术领域

本发明属于电子系统综合开发测试技术领域，更为具体地讲，涉及一种无线电产品可重构综合开发测试系统。

背景技术

无线通信的应用较广泛，如民用移动通信、军事通信、卫星通信、雷达、电子战、技术侦查等等。不同应用有着不同的频段、调制体制、带宽、用户接口和系统管理。

随着高速ADC、DAC、高速DSP/FPGA、专用信号处理芯片等集成电路设计制造技术的进步，无线电设备及系统广泛采用数字通信、软件无线电技术，促进了无线电系统的基带、中频甚至RF的数字化，传输率也越来越高，某些通信系统的数据传输率可达Gpbs以上。

尽管无线通信技术存在革命性进步，但针对无线电产品(如通信芯片、通信模块、通信系统)的设计调试、模拟评估、测试方法和过去相比变化不大，存在如下不足：

无线电新产品的开发模式存在局限性：评估基本上是依赖软件仿真评估，当发现设计缺陷时，只能重新进行软硬件的设计；现有通信仿真、设计调试、测试等岗位人员相对独立，缺乏紧密的协作，随着通信带宽的不断增大，测试数据量剧增，给设计调试人员带来了很大困扰，松散型分工不利于问题的解决；这些不足使得无线电新产品从设计到投入市场的周期较长、研发成本较高。

针对无线电产品的测试存在如下不足：

1)欠缺统一的支持全寿命周期的测试：无线通信设备或系统和其它电子系统均存在建模仿真、设计调试、可行性评估、加工定型、系统集成、出厂检验、仓储检验、在役维护等全生命周期各个阶段的测试；现有测试技术存在某些阶段的测试缺失或不同阶段的测试系统不统一，难以保障全生命周期的测试与维护；

2)与开发的结合存在不足：现有自动测试技术如合成仪器、合成测试系统，虽然有较灵活的可重构测试性能，但偏重于测试评估而对设计调试的参与能力有限，测试优势未能完全发挥，如2014年08月13日授权公告的、公告号为CN102497237B、名称为“一种基于PXI合成仪器架构的射频和微波综合仪器”。

3)针对不同无线设备或系统的测试兼容性不足：一种电子系统往往由多种电子通信设备构成，如军用飞行器通常包括航空电台、雷达、电子战、技术侦查等多种电子系统，不同无线设备或系统的频段、通信体系、用户接口和系统管理各不相同，这些电子设备往往由不同的厂家提供，为了履行在役维护，现有技术是为每种复杂系统及其不同电子系统配备不同的测试平台，使得仓储检验、在役维护队伍及物资庞大，维护成本高昂。

考虑以上情况，期望的是支持无线电产品全生命周期内的计算仿真、设计调试、模拟与可行性评估、系统集成、出厂检验、仓储检验、在役维护等各个阶段的可重构开发测试系统。

发明内容

本发明的目的在于克服现有技术的不足，提供一种无线电产品可重构综合开发测试系统，以解决无线电新产品研制过程中的评估能力不足、设计调试周期长、研发成本高等困扰，以及无线电产品全生命周期的测试较为欠缺、不同型号产品的互换测试能力不足等技术难题。

为实现以上目的，本发明无线电产品可重构综合开发测试系统，包括开发计算机工作组/测试计算机以及可重构软件无线电平台，开发计算机工作组/测试计算机作为客户端通过LAN与所述的可重构软件无线电平台连接；

所述的开发计算机工作组包括通信仿真验证、数字接收机开发、数字发射机开发等三种用途计算机，用于无线电新产品开发阶段的通信仿真验证、数字接收机/数字发射机设计调试、模拟与可行性评估；

所述的测试计算机包含无线电产品可重构测试程序集，通过LAN与可重构软件无线电平台互联，构成无线电产品测试系统，用于无线电定型产品的系统集成、出厂检验、仓储检验、在役维护等阶段的测试；

所述的可重构软件无线电平台，为基于CPCIe/PXIe、AXIe、VPX等的欧式坚固型计算机平台，并安装有零槽控制器、可重构数字接收机、可重构数字发射机、高速存储卡；其中，零槽控制器通过LAN与所述的开发计算机工作组或测试计算机互联，通过欧式坚固型计算机平台背板上的PCIe总线与包括可重构数字接收机、可重构数字发射机、高速存储卡以及无线电定型产品在内的各周边板卡进行通信，各周边板卡通过背板高速局部总线或前面板高速通道交换数据。

本发明的目的是这样实现的。

本发明无线电产品可重构综合开发测试系统是一种灵活的同时支持无线电开发评估和测试的系统，其借鉴软件无线电的设计理念，提供一种通用的可重构的无线电产品开发和测试平台，用户可根据需求灵活地配置。其具有可远程配置与调试、可剪裁、软件操作为主的特性，项目研发团队的建模仿真、开发、测试等人员合作得更紧密，共同参与产品的研发，效率更高；在无线电产品的升级、开发阶段，无需重新设计硬件即可完成新产品的仿真、模拟和可行性评估；在评估完成后再对原型进行裁剪后再进行硬件上的设计定型，避免了重复设计修改，降低了研发总成本，大大缩短产品的上市时间。此外，本发明无线电产品可重构综合开发测试系统，适合各种无线电产品的系统集成、出厂检验、仓储检验、在役维护等阶段的测试，特别是针对包含不同型号无线产品的复杂系统的在役测试，只需测试计算机根据不同型号无线电产品的技术参数，形成测试向量，通过测试程序对软件无线电平台进行相应配置，即可针对不同无线电产品进行系统级测试，使得测试系统的总占地面积小、运输方便，维护成本得以大大降低。

附图说明

图1是本发明无线电产品可重构综合开发测试系统一种具体实施结构示意图；

图2是图1所示通信仿真验证计算机的一种具体实施方式示意图；

图3是图1所示数字接收机和发射机开发计算机的一种具体实施方式示意图；

图4是图1所示可重构数字接收机的一种具体实施结构示意图；

图5是图1所示可重构数字发射机的一种具体实施结构示意图；

图6是图1所示的高速存储卡的一种具体实施结构示意图；

图7是本发明的无线电新产品开发/模拟与可行性评估的一种具体实施结构示意图；

图8是本发明的无线电新产品设计调试的一种具体实施方式流程图；

图9是本发明的无线电新产品模拟与可行性评估的一种具体实施方式流程图；

图10是无线电定型产品测试系统的一种具体实施结构示意图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

在本发明中，各周边板卡可以通过背板高速局部总线交换数据。但由于不同欧式坚固型计算机背板的局部互联信号的布局方式有差别，考虑到兼容性，也可在各周边板卡的前面板通过SFP+/Mini SAS电缆或光缆等高速通道实现各周边板卡数据之间的数据交换，特别是针对早期版本的欧式坚固型计算机背板欠缺高速局部总线的应用。

所述的通信仿真验证计算机的工作软件，包括：通信建模仿真、通信链路仿真、通信测控分析等软件；数字接收机和数字发射机开发计算机工作软件，包括：FPGA/DSP开发软件、配置调试过滤层驱动等软件，其中过滤层驱动用于开发软件的通信协议转换。

为了应对各种无线电产品的全寿命周期内的开发与测试，可重构数字接收机、可重构数字发射机采用模块化、链路可配置、信号处理功能可重构等设计技术。

高速存储卡为闪存阵列/DRAM阵列卡，对外提供PCIe接口、背板高速局部总线接口、前面板高速总线接口，用于高速激励或测试数据的临时缓冲存储；高速存储卡和其它周边板卡间的数据存取是通过背板高速局部总线或前面板高速总线接口；某些高速通信产品，数据率可达Gbps以上，测试数据的实时传输率和数据量超出现有的存储解决方案，高速存储卡可以有效解决数据的连续高速异步或并发存取，且不占用计算机资源。

可重构数字接收机包括宽带接收机RF/IF信号调理、高速ADC、实时信号处理FPGA/DSP、时钟调理等可重构单元以及外部接口；外部接口提供2路模拟信号接口：1路RF/IF输入、1路RF/IF输出，以及3路数字信号接口：PCIe总线、背板高速局部总线接口、前面板高速局部总线接口。

接收机RF/IF信号调理单元采用宽带设计，以覆盖较宽的无线电频段；ADC采用带宽、采样率、有效位数较高的ADC芯片，用于RF低通采样；数字信号处理模块采用门数较多的FPGA和高速DSP，用于RF/IF量化数据的缓冲、基带和数字下变频的信号处理；信号链路采用可配置技术，实时信号处理FPGA/DSP采用可重构设计技术；通过背板或前面板的高速局部总线与其它周边卡进行数据交换。

可重构数字发射机包括宽带发射机可配置RF/IF信号调理、高速DAC、实时信号处理FPGA/DSP、时钟调理等可重构单元以及外部接口；其中，外部接口提供2路模拟信号接口：1路RF/IF输入、1路RF/IF输出，和3路数字信号接口：PCIe总线、背板高速局部总线接口、前面板高速局部总线接口。

发射机RF/IF调理模块采用宽带设计，以覆盖较宽的无线电频段；DAC采用带宽、采样率、有效位数较高的DAC芯片；数字信号处理模块采用门数较多的FPGA和高速DSP，用于RF/IF量化数据的缓冲、基带和数字上变频的信号处理；信号链路采用可配置技术，实时信号处理FPGA/DSP采用可重构设计技术；通过背板或前面板的高速局部总线与其它周边卡进行数据交换。

各板卡的参考时钟和系统同步信号由CPCIe/PXIe/AXIe/VPX欧式坚固型计算机背板提供，各模块的时钟单元包括时钟抖动消除器、宽带频率合成器等可配置器件，以方便动态配置。

本发明无线电产品可重构综合开发测试系统可应用于无线电新产品开发/模拟与可行性评估、无线电定型产品测试评估等2个不同阶段。

无线电新产品开发/模拟与可行性评估是在无线电新产品处于计算仿真、设计调试、可行性评估等开发阶段时，由开发计算机工作组、可重构软件无线电平台构成无线电新产品开发/模拟与评估系统。

在本实施中，所述的无线电新产品开发/模拟与可行评估为：

无线电产品可重构综合开发测试系统中的通信仿真验证计算机进行通信建模仿真、通信链路仿真、通信测试分析，形成数字接收机和发射机的通信算法代码、信号链路参数、RF/IF/基带(BB)不同级别的调试用测试向量，生成激励数据，并通过LAN、零槽控制器预存到高速存储卡，这样，通过远程配置在可重构软件无线电平台上建立相应的收发信号链路；

数字接收机、发射机的开发者根据通信建模仿真形成的算法代码、信号链路参数，在数字接收机设计开发计算机、数字发射机设计开发计算机中进行FPGA/DSP信号处理设计，形成FPGA配置文件/DSP执行代码文件，通过远程配置软件对FPGA/DSP进行配置；

将可重构数字发射机的RF/IF输出接口与可重构数字接收机的RF/IF输入接口通过电缆连接，启动测试；此时，高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机，数字接收机设计开发计算机、数字发射机设计开发计算机通过FPGA/DSP设计调试软件远程在线调试，从RF、IF到基带逐步进行测试，如果RF、IF或基带处理没达到预期功能，检查通信调制/解调算法、信号链路参数，检查FPGA/DSP的设计，重复上述步骤，直至达到预期的基本功能。

由于FPGA/DSP设计调试软件的分析能力有限，在基本功能实现后，再进行系统级模拟评估分析。

通信仿真验证计算机生成包含信道多径干扰、噪声、时延等在内的充分测试向量的RF/IF或基带激励数据预存到高速存储卡；远程配置可重构数字接收机、可重构数字发射机中的信号链路和FPGA/DSP；启动测试；高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机；可重构数字接收机捕获基带数据并记录到高速存储卡，通信仿真验证计算机调取存储记录的测试数据与预期数据进行比对统计分析，给出系统级性能指标报告，如没达到预期性能指标，检查通信调制/解调算法、信号链路参数，检查FPGA/DSP的设计，重复上述步骤，直至达到预期性能指标；

如果达到理论预期，就可对可重构数字接收机或发射机进行剪裁，进行设计定型、批量加工，或是将信号处理功能加工成专用芯片。

在本实施中，针对包含多个型号的无线电产品的复杂系统进行测试，所述的无线电产品可重构综合开发测试系统还包括可编程开关矩阵；

所述的无线电定型产品测试评估为：在无线电定型产品处于系统集成、出厂检验、仓储检验、在役维护等阶段时，由测试计算机、可重构软件无线电平台、可编程开关矩阵构成无线电产品测试系统；

测试工程师根据厂家提供的各种型号的无线电定型产品的技术指标，形成包含信道多径干扰、噪声、时延等在内的系统级测试向量，生成RF/IF或基带激励数据；然后在测试计算机编制测试程序，形成测试程序集；

在进行测试时，在测试程序集中一个无线电定型产品测试程序控制下，将所要测试的各个型号的无线电定型产品通过可编程开关矩阵依次接入无线电定型产品测试系统；

测试程序控制开关矩阵进行外部信号链切换，对无线电定型产品形成激励-测试形式的环回测试链路；

测试程序对可重构软件无线电平台的信号链路进行远程配置，对软件无线电平台的可重构数字接收机、可重构数字发射机的FPGA/DSP进行远程重构；

启动测试，高速存储卡预存的数据通过背板高速局部总线或前面板的SFP+/MiniSAS高速通道发送到可重构数字发射机，可重构数字接收机获得链路中的RF/IF量化信号或基带数据，通过背板高速局部总线或前面板的SFP+/Mini SAS高速通道发送到高速存储卡；

可重构测试计算机调取高速存储卡所记录的链路中的RF/IF量化数据或基带数据并与预期数据进行比对统计分析给出测试评估；

当针对下一个型号的无线电定型产品进行测试时，重复上述步骤。

图1是本发明无线电产品可重构综合开发测试系统一种具体实施结构示意图。

在本实施例中，如图1所示，本发明无线电可重构综合开发与测试系统包括开发计算机工作组/测试计算机10、可重构软件无线电平台11构成。

开发计算机工作组/测试计算机10作为客户端通过LAN(Local Area Network)与所述的可重构软件无线电平台11连接。具体为通过一个交换机与可重构软件无线电平台11中的零槽控制器。在本实施例中，零槽控制器为一单板机。

开发计算机工作组包括通信仿真验证计算机、数字接收机开发计算机、数字发射机开发计算机，分别用于无线电新产品开发阶段的通信仿真验证、数字接收机/数字发射机设计调试、模拟与可行性评估。测试计算机包含无线电产品可重构测试程序集，通过LAN与可重构软件无线电平台互联，构成无线电产品测试系统，用于无线电定型产品的系统集成、出厂检验、仓储检验、在役维护等阶段的测试。

可重构软件无线电平台11为基于CPCIe/PXIe、AXIe或VPX等的欧式坚固型计算机平台，并安装上零槽控制器(一单板机)、模块化的可重构数字接收机、模块化的可重构数字发射机、高速存储卡。其中，零槽控制器通过LAN与所述的开发计算机工作组或测试计算机互联，通过欧式坚固型计算机平台背板上的PCIe总线111与包括可重构数字接收机、可重构数字发射机、高速存储卡以及无线电定型产品在内的各周边板卡进行通信，各周边板卡通过背板高速局部总线112或前面板高速通道交换数据。

在本实施例中，各周边板卡的参考时钟和系统同步信号由背板113提供，各周边板卡通过背板高速局部总线112进行数据交换，对于早期欧式坚固型计算机平台背板欠缺高速局部总线的情况，各周边板卡的前面板通过SFP+/Mini SAS电缆或光缆等高速通道实现各周边板卡数据之间的数据交换。

图2是图1所示通信仿真验证计算机的一种具体实施方式示意图；

在本实施例中，如图2所示，通信仿真验证计算机20包括：通信建模仿真、通信链路仿真、通信测控分析软件；通信建模仿真软件，用于通信建模与仿真，生成通信算法代码；通信链路仿真软件，用于收发RF、IF的通信链路的仿真，生成信号链路参数，信号链路参数包括：数字接收机或数字发射机的RF/IF频段、本振频率、增益、采样率等；通信测控分析软件，用于信号链路的远程配置，在可重构软件无线电平台上，根据通信算法代码、信号链路参数建立相应的收发信号链路，同时，通信测控分析软件形成RF(射频)、IF(中频)、基带(BB)不同级别的调试用测试向量，生成激励数据，依据激励数据启动或结束测试，并进行实验数据分析验证。

所述信号链路的远程配置，是通信仿真验证计算机的通信测控分析软件通过LAN将所要开发的数字接收机或数字发射机的通信算法代码、信号链路参数发送给软件无线电平台，由软件无线电平台的零槽控制器通过PCIe总线对可重构数字接收机或发射机的信号链路进行开关切换、增益设置和时钟配置等进行配置。

图3是图1所示数字接收机和发射机开发计算机的一种具体实施方式示意图。

在本实施例中，如图3所示，数字接收机和发射机开发计算机30包括：FPGA/DSP设计调试软件、FPGA/DSP配置调试过滤层驱动等开发软件；FPGA/DSP设计调试软件，用于FPGA/DSP的代码编辑、综合/编译、仿真和调试，得到FPGA的配置文件和DSP的执行代码，然后经过FPGA/DSP配置调试过滤层驱动，进行FPGA/DSP仿真器的通信协议转换，如实现USB和LAN的通信协议转换，然后通过LAN发送给可重构软件无线电平台。

图4是图1所示可重构数字接收机的一种具体实施结构示意图。

在本实施例中，如图4所示，可重构数字接收机由RF/IF调理板卡40、实时信号处理板卡41组成；

RF/IF调理板卡40包括宽带接收机RF/IF调理单元、时钟调理单元以及PCIe控制器、信号链路配置控制器；该板卡通过PCIe总线401与零槽控制器进行通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供；通信仿真验证计算机通过LAN、零槽控制器、PCIe总线对信号链路的RF/IF的切换、增益和时钟进行远程配置：通过PCIe控制器将通信算法代码、信号链路参数送入信号链路配置控制器中，然后信号链路配置控制器对宽带接收机RF/IF调理单元进行RF/IF的切换、增益配置，对时钟调理单元进行时钟配置；时钟调理单元为宽带接收机RF/IF调理单元提供时钟信号。

宽带接收机RF/IF调理单元对接收的RF/IF信号进行调理，输出的已调理RF/IF信号通过前面板的电缆42接入实时信号处理板41。

实时信号处理板41由ADC单元、时钟调理单元、信号处理FPGA/DSP以及PCIe控制器、配置控制器、定时与同步控制器以及SFP(Small Form-Factor Pluggable，即小型可插拔)+/Mini SAS(小型串行SCSI接口)收发FMC(FPGA Mezzanine Card，即FPGA夹层卡)413等组成；实时信号处理板41通过PCIe总线411与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供，并向实时信号处理板的各个组成单元、控制器提供时钟；定时与同步控制器的系统同步信号Trig由背板提供或提供给背板；PCIe控制器、配置控制器、定时与同步控制器采用FPGA实现；

接收机开发计算机或测试计算机通过LAN、零槽控制器、PCIe总线将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP：通过PCIe控制器将FPGA的配置文件和DSP的执行代码送入配置控制器中，然后配置控制器将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP中；

ADC单元对已调理RF/IF信号进行量化，量化数据通过信号处理FPGA/DSP经由高速局部总线412与高速存储卡交换数据，或通过SFP+/Mini SAS收发FMC413及前面板的SFP+/Mini SAS电缆或光缆414与高速存储卡交换数据。

图5是图1所示可重构数字发射机的一种具体实施结构示意图。

在本实施例中，如图5所示，可重构数字发射机由宽带发射机RF/IF调理板卡50、信号处理板卡51组成。

宽带发射机RF/IF调理板卡50包括宽带发射机RF/IF调理单元、时钟调理单元以及PCIe控制器、信号链路配置控制器；该板卡通过PCIe总线501与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供；通信仿真验证计算机通过LAN、零槽控制器、PCIe总线对信号链路的RF/IF的切换、增益和时钟进行远程配置：通过PCIe控制器将通信算法代码、信号链路参数送入信号链路配置控制器中，然后信号链路配置控制器对宽带发射机RF/IF调理单元进行RF/IF的切换、增益配置，对时钟调理单元进行时钟配置；时钟调理单元为宽带发射机RF/IF调理单元提供时钟信号；

信号处理板51的DAC单元输出的RF/IF未调理信号通过电缆52提供给宽带发射机RF/IF调理板卡50的宽带发射机RF/IF调理单元，经过调理后发射出去；

信号处理板51由DAC单元、时钟调理单元、信号处理FPGA/DSP以及PCIe控制器局部、配置控制器、定时与同步控制器以及SFP+/Mini SAS收发FMC 513等组成；信号处理板51通过PCIe总线与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供，并向信号处理板的各个组成单元、控制器提供时钟；定时与同步控制器的系统同步信号Trig由背板提供或提供给背板；PCIe控制器、配置控制器、定时与同步控制器采用FPGA实现。

发射机开发计算机或测试计算机通过LAN、零槽控制器、PCIe总线将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA和DSP：通过PCIe控制器将FPGA的配置文件和DSP的执行代码送入配置控制器中，然后配置控制器将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP中。

DAC单元的量化数据通过通过信号处理FPGA/DSP经由高速局部总线512调取存储卡的数据，或通过SFP+/Mini SAS收发FMC 513及前面板的SFP+/Mini SAS电缆或光缆53调取存储卡的数据。

图6是图1所示、高速存储卡的一种具体实施结构示意图。

在本实施例中，如图6所示，高速存储卡60包括闪存阵列/DRAM阵列、高速闪存/DRAM阵列控制器、PCIe总线控制器、SFP+/Mini SAS收发FMC等构成；局部总线控制器、SFP+/Mini SAS收发FMC 602，在高速闪存/DRAM阵列控制器下，用于高速存储卡与其它周边板卡之间的数据存取；PCIe总线控制器，用于零槽控制器访问高速存储卡，读取高速存储卡存储数据或相关记录信息、将激励数据预存到高速存储卡。

高速存储卡通过PCIe总线接受零槽控制器的访问，开发计算机或测试计算机可通过PCIe总线读取高速存储卡的数据，或将激励数据预存到高速存储卡；高速存储卡和其它周边板卡相互之间是通过背板高速局部总线601，或通过SFP+/Mini SAS收发FMC及前面板的SFP+/Mini SAS电缆或光缆61进行数据存取。

图7是本发明的无线电新产品开发/模拟与可行性评估的一种具体实施结构示意图。

在本实施例中，如图7所示，在无线电新产品的建模仿真、设计调试、模拟与可行性评估等开发阶段，由开发计算机工作组70和可重构软件无线电平台71构成无线电新产品开发/模拟与可行性评估系统(如图7所示)；将可重构软件无线电平台71的可重构发射机的RF/IF输出信号通过电缆73接入可重构数字接收机的RF/IF信号输入端。

无线电新产品开发/模拟与可行性评估包括2个阶段：无线电新产品设计调试、无线电新产品模拟与可行性评估。

无线电新产品设计调试方法的具体步骤如下：

如图8所示，无线电新产品开发/模拟与可行性评估系统中的通信仿真验证计算机81进行通信建模仿真、通信链路仿真，形成数字接收机和发射机的算法代码、信号链路参数；通过远程配置在软件无线电平台上建立相应的收发信号链路；编制通信测试分析软件，形成RF、IF、基带等不同级别的测试向量，据此生成激励数据，并将激励数据预存到高速存储卡。

数字接收机和发射机开发计算机82根据通信仿真形成的算法代码、信号链路参数，在数字接收机设计开发计算机、数字发射机设计开发计算机中进行FPGA/DSP信号处理设计，形成FPGA配置文件/DSP执行代码文件，通过远程配置软件对FPGA/DSP进行配置。

将可重构数字发射机的RF/IF输出接口与可重构数字接收机的RF/IF输入接口通过电缆连接，启动测试；此时，高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机，数字接收机设计开发计算机、数字发射机设计开发计算机通过FPGA/DSP设计调试软件远程在线调试，从RF、IF到基带逐步进行测试，如果RF、IF或基带处理没达到预期功能，检查通信调制/解调算法、信号链路参数，检查FPGA/DSP的设计，重复上述步骤，直至达到预期功能。

由于FPGA/DSP设计调试软件的分析能力有限，在基本功能实现后，再进行系统级模拟评估分析。

通信仿真验证计算机生成包含信道多径干扰、噪声、时延等在内的充分测试向量的RF/IF或基带激励数据预存到高速存储卡；远程配置可重构数字接收机、可重构数字发射机中的信号链路和FPGA/DSP；启动测试；高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机；可重构数字接收机捕获基带数据并记录到高速存储卡，通信仿真验证计算机调取存储记录的测试数据与预期数据进行比对统计分析，给出系统级性能指标报告，如没达到预期性能指标，检查通信调制/解调算法、信号链路参数，检查FPGA/DSP的设计，重复上述步骤，直至达到预期性能指标。

在无线电新产品设计调试完成后，已获得设计的初步验证，但由于FPGA/DSP调试程序的分析能力有限，再进一步进行系统级模拟与可行性评估。

图9是本发明的无线电新产品模拟与可行性评估的一种具体实施方式流程图。

在本实施例中，如图7、9所示，无线电新产品级模拟与可行性评估方法的具体步骤为：

通信仿真验证计算机91生成包含信道多径干扰、噪声、时延等在内的充分测试向量的RF/IF或基带激励数据预存到高速存储卡，远程配置信号链路；数字接收机开发和发射机开发计算机92对可重构软件无线电中的信号处理FPGA/DSP进行配置；通信仿真验证计算机启动测试；高速存储卡的激励数据通过背板或前面板的SFP+/Mini SAS高速局部总线提供给可重构数字发射机；数字接收机捕获基带数据并记录到高速存储卡，通信仿真验证计算机调取存储记录的测试数据与预期数据进行比对统计分析，给出系统级性能指标报告；

如没达到预期性能指标，检查修改通信调制/解调算法，检查修改FPGA/DSP的设计，重复上述步骤，直至达到预期性能指标。

图10是无线电定型产品测试系统的一种具体实施结构示意图。

在无线产品处于系统集成、出厂检验、仓储检验、在役维护等测试阶段时，由可重构测试计算机1000、可重构软件无线电平台1001、可编程开关矩阵1002构成无线电定型产品测试系统100，如图10所示；无线电定型产品可能是单一型号的数字收发机，也可能如航电系统包含多个不同类别、不同型号的无线电产品，本实施例针对后者处于系统集成、出厂检验阶段这种最复杂的情况。

无线电定型产品测试评估方法的具体步骤为：

测试工程师根据厂家提供的各种型号的无线电产品的技术指标，形成包含信道多径干扰、噪声、时延等在内的充分测试向量，生成RF/IF或基带激励数据；编制测试程序，形成测试程序集；在进行测试时，将所要测试的无线定型电产品1030、1031、…N通过开关矩阵接入测试系统100，分别进行测试。

如针对无线电产品1031进行测试时，通过开关矩阵切换信号路由，形成无线电产品1031和测试系统100的测试链路；可重构测试计算机加载无线电定型产品1031的测试程序，通过LAN将测试向量激励数据预存到高速存储卡；对可重构数字接收机和发射机的信号链路和信号处理FPGA/DSP进行远程配置；可重构测试计算机启动测试，可重构数字发射机产生相应的激励信号，可重构数字接收机在RF/IF或基带级采样数据并存入高速存储卡；可重构测试计算机调取存储卡记录的测试数据并进行分析，给出合格、返修结论的评估报告。

对无线电产品1031测试完毕后，再通过开关矩阵切换信号路由，形成新的测试链路，可重构测试计算机加载所要测试的无线电产品的测试程序；通过LAN将测试激励向量数据发送给可重构软件无线电平台的高速存储卡，对可重构数字接收机和发射机的信号链路和信号处理FPGA/DSP进行远程配置；再次启动测试，余下步骤同上。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (5)

1.一种无线电产品可重构综合开发测试系统，包括开发计算机工作组/测试计算机以及可重构软件无线电平台，开发计算机工作组/测试计算机作为客户端通过LAN与所述的可重构软件无线电平台连接；

所述开发计算机工作组包括通信仿真验证计算机、数字接收机开发计算机、数字发射机开发接收机，用于无线电新产品开发阶段的通信仿真验证、数字接收机/数字发射机设计调试、模拟与可行性评估；

所述通信仿真验证计算机包括：通信建模仿真软件、通信链路仿真软件、通信测控分析软件；

通信建模仿真软件，用于通信建模与仿真，生成通信算法代码；

通信链路仿真软件，用于收发射频即RF、中频即IF的通信链路的仿真，生成信号链路参数，信号链路参数包括：数字接收机或数字发射机的射频/中频即RF/IF频段、本振频率、增益、采样率；

通信测控分析软件，用于信号链路的远程配置，在可重构软件无线电平台上，根据通信算法代码、信号链路参数建立相应的收发信号链路；同时，通信测控分析软件形成射频即RF、中频即IF、基带即BB不同级别的调试用测试向量，生成激励数据，依据激励数据启动或结束测试，并进行实验数据分析验证；所述信号链路的远程配置，是通信仿真验证计算机的通信测控分析软件通过LAN将所要开发的数字接收机或数字发射机的通信算法代码、信号链路参数发送给可重构软件无线电平台，由可重构软件无线电平台的零槽控制器通过PCIe总线对可重构数字接收机或发射机的信号链路进行开关切换、增益设置和时钟配置进行配置；

所述数字接收机开发计算机和数字发射机开发计算机包括：FPGA/DSP设计调试软件、FPGA/DSP配置调试过滤层驱动开发软件；

FPGA/DSP设计调试软件，用于FPGA/DSP的代码编辑、综合/编译、仿真和调试，得到FPGA的配置文件和DSP的执行代码，然后经过FPGA/DSP配置调试过滤层驱动，进行FPGA/DSP仿真器的通信协议转换，然后通过LAN发送给可重构软件无线电平台

所述的测试计算机包含无线电产品可重构测试程序集，通过LAN与可重构软件无线电平台互联，构成无线电产品测试系统，用于无线电定型产品的系统集成、出厂检验、仓储检验、在役维护阶段的测试；

所述的可重构软件无线电平台，为基于CPCIe/PXIe、AXIe、VPX的欧式坚固型计算机平台，并安装有零槽控制器、可重构数字接收机、可重构数字发射机、高速存储卡；其中，零槽控制器通过LAN与所述的开发计算机工作组或测试计算机互联，通过欧式坚固型计算机平台背板上的PCIe总线与包括可重构数字接收机、可重构数字发射机、高速存储卡以及无线电定型产品在内的各周边板卡进行通信，各周边板卡通过背板高速局部总线或前面板高速通道交换数据。

2.根据权利要求1所述的无线电产品可重构综合开发测试系统，其特征在于，所述的可重构数字接收机由RF/IF调理板卡、实时信号处理板卡组成；

RF/IF调理板卡包括宽带接收机RF/IF调理单元、时钟调理单元以及PCIe控制器、信号链路配置控制器；该板卡通过PCIe总线与零槽控制器进行通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供；通信仿真验证计算机通过LAN、零槽控制器、PCIe总线对信号链路的RF/IF的切换、增益和时钟进行远程配置：通过PCIe控制器将通信算法代码、信号链路参数送入信号链路配置控制器中，然后信号链路配置控制器对宽带接收机RF/IF调理单元进行RF/IF的切换、增益配置，对时钟调理单元进行时钟配置；时钟调理单元为宽带接收机RF/IF调理单元提供时钟信号；

宽带接收机RF/IF调理单元对接收的RF/IF信号进行调理，输出的已调理RF/IF信号通过前面板的电缆接入实时信号处理板；

实时信号处理板由ADC单元、时钟调理单元、信号处理FPGA/DSP以及PCIe控制器、配置控制器、定时与同步控制器以及SFP+/Mini SAS收发FMC即FPGA夹层卡组成；实时信号处理板通过PCIe总线与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供，并向实时信号处理板的各个组成单元、控制器提供时钟；定时与同步控制器的系统同步信号Trig由背板提供或提供给背板；PCIe控制器、配置控制器、定时与同步控制器采用FPGA实现；

接收机开发计算机或测试计算机通过LAN、零槽控制器、PCIe总线将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP：通过PCIe控制器将FPGA的配置文件和DSP的执行代码送入配置控制器中，然后配置控制器将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP中；

ADC单元对已调理RF/IF信号进行量化，量化数据通过信号处理FPGA/DSP经由高速局部总线与高速存储卡交换数据，或通过SFP+/Mini SAS收发FMC及前面板的SFP+/Mini SAS电缆或光缆与高速存储卡交换数据。

3.根据权利要求2所述的无线电产品可重构综合开发测试系统，其特征在于，所述的可重构数字发射机由宽带发射机RF/IF调理板卡、信号处理板卡组成；

宽带发射机RF/IF调理板卡包括宽带发射机RF/IF调理单元、时钟调理单元以及PCIe控制器、信号链路配置控制器；该板卡通过PCIe总线与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供；通信仿真验证计算机通过LAN、零槽控制器、PCIe总线对信号链路的RF/IF的切换、增益和时钟进行远程配置：通过PCIe控制器将通信算法代码、信号链路参数送入信号链路配置控制器中，然后信号链路配置控制器对宽带发射机RF/IF调理单元进行RF/IF的切换、增益配置，对时钟调理单元进行时钟配置；时钟调理单元为宽带发射机RF/IF调理单元提供时钟信号；

信号处理板的DAC单元输出的RF/IF未调理信号通过电缆提供给宽带发射机RF/IF调理板卡的宽带发射机RF/IF调理单元，经过调理后发射出去；

信号处理板由DAC单元、时钟调理单元、信号处理FPGA/DSP以及PCIe控制器局部、配置控制器、定时与同步控制器以及SFP+/Mini SAS收发FMC组成；信号处理板通过PCIe总线与零槽控制器的通信，时钟调理单元的参考时钟Refclk由欧式坚固型计算机背板提供，并向信号处理板的各个组成单元、控制器提供时钟；定时与同步控制器的系统同步信号Trig由背板提供或提供给背板；PCIe控制器、配置控制器、定时与同步控制器采用FPGA实现；

发射机开发计算机或测试计算机通过LAN、零槽控制器、PCIe总线将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA和DSP：通过PCIe控制器将FPGA的配置文件和DSP的执行代码送入配置控制器中，然后配置控制器将FPGA的配置文件和DSP的执行代码编程到信号处理FPGA/DSP中；

DAC单元的量化数据通过通过信号处理FPGA/DSP经由高速局部总线调取存储卡的数据，或通过SFP+/Mini SAS收发FMC及前面板的SFP+/Mini SAS电缆或光缆调取存储卡的数据。

4.根据权利要求3所述的无线电产品可重构综合开发测试系统，其特征在于，无线电新产品开发/模拟与可行性评估是在无线电新产品处于计算仿真、设计调试、可行性评估开发阶段时，由开发计算机工作组、可重构软件无线电平台构成无线电新产品开发/模拟与评估系统；

所述的无线电新产品开发/模拟与可行评估为：

无线电产品可重构综合开发测试系统中的通信仿真验证计算机进行通信建模仿真、通信链路仿真、通信测试分析，形成数字接收机和发射机的通信算法代码、信号链路参数、RF/IF/基带不同级别的调试用测试向量，生成激励数据，并通过LAN、零槽控制器预存到高速存储卡，这样，通过远程配置在可重构软件无线电平台上建立相应的收发信号链路；

数字接收机、发射机的开发者根据通信建模仿真形成的算法代码、信号链路参数，在数字接收机设计开发计算机、数字发射机设计开发计算机中进行信号处理FPGA/DSP的设计，形成FPGA配置文件/DSP执行代码文件，通过远程配置软件对信号处理FPGA/DSP进行配置；

将可重构数字发射机的RF/IF输出接口与可重构数字接收机的RF/IF输入接口通过电缆连接，启动测试；此时，高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机，数字接收机设计开发计算机、数字发射机设计开发计算机通过FPGA/DSP设计调试软件远程在线调试，从RF、IF到基带逐步进行测试，如果RF、IF或基带处理没达到预期功能，检查通信调制/解调算法、信号链路参数，检查信号处理FPGA/DSP的设计，直至达到预期的基本功能；

在基本功能实现后，再进行系统级模拟评估分析：

通信仿真验证计算机生成包含信道多径干扰、噪声、时延在内的充分测试向量的RF/IF或基带激励数据预存到高速存储卡；远程配置可重构数字接收机、可重构数字发射机中的信号链路和信号处理FPGA/DSP；启动测试；高速存储卡的激励数据通过背板或前面板的高速局部总线提供给可重构数字发射机；可重构数字接收机捕获基带数据并记录到高速存储卡，通信仿真验证计算机调取存储记录的测试数据与预期数据进行比对统计分析，给出系统级性能指标报告，如没达到预期性能指标，检查通信调制/解调算法、信号链路参数，检查信号处理FPGA/DSP的设计，直至达到预期性能指标；

如果达到理论预期，就可对可重构数字接收机或发射机进行剪裁，进行设计定型、批量加工，或是将信号处理功能加工成专用芯片。

5.根据权利要求3所述的无线电产品可重构综合开发测试系统，其特征在于，所述的无线电产品可重构综合开发测试系统还包括可编程开关矩阵；

所述的无线电定型产品测试评估为：在无线电定型产品处于系统集成、出厂检验、仓储检验、在役维护阶段，由测试计算机、可重构软件无线电平台、可编程开关矩阵构成无线电产品测试系统；

测试工程师根据厂家提供的各种型号的无线电定型产品的技术指标，形成包含信道多径干扰、噪声、时延等在内的系统级测试向量，生成RF/IF或基带激励数据；然后在测试计算机编制测试程序，形成测试程序集；

在进行测试时，在测试程序集中一个无线电定型产品测试程序控制下，将所要测试的各个型号的无线电定型产品通过可编程开关矩阵依次接入无线电定型产品测试系统；

测试程序控制开关矩阵进行外部信号链切换，对无线电定型产品形成激励-测试形式的环回测试链路；

测试程序对可重构软件无线电平台的信号链路进行远程配置，对软件无线电平台的可重构数字接收机、可重构数字发射机的信号处理FPGA/DSP进行远程重构；

启动测试，高速存储卡预存的数据通过背板高速局部总线或前面板的SFP+/Mini SAS高速通道发送到可重构数字发射机，可重构数字接收机获得链路中的RF/IF量化信号或基带数据，通过背板高速局部总线或前面板的SFP+/Mini SAS高速通道发送到高速存储卡；

可重构测试计算机调取高速存储卡所记录的链路中的RF/IF量化数据或基带数据并与预期数据进行比对统计分析给出测试评估。