CN116821001A - 输入输出子系统的验证方法、装置、电子设备及介质 - Google Patents
输入输出子系统的验证方法、装置、电子设备及介质 Download PDFInfo
- Publication number
- CN116821001A CN116821001A CN202311100196.7A CN202311100196A CN116821001A CN 116821001 A CN116821001 A CN 116821001A CN 202311100196 A CN202311100196 A CN 202311100196A CN 116821001 A CN116821001 A CN 116821001A
- Authority
- CN
- China
- Prior art keywords
- module
- subsystem
- test system
- tested
- vip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000012795 verification Methods 0.000 title claims abstract description 164
- 238000000034 method Methods 0.000 title claims abstract description 64
- 238000012360 testing method Methods 0.000 claims abstract description 225
- 238000004088 simulation Methods 0.000 claims description 43
- 230000006870 function Effects 0.000 claims description 22
- 238000004590 computer program Methods 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 14
- 238000012545 processing Methods 0.000 claims description 11
- 230000003213 activating effect Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims description 3
- 239000007924 injection Substances 0.000 claims description 3
- 230000003044 adaptive effect Effects 0.000 claims 1
- 238000013461 design Methods 0.000 description 22
- 238000010586 diagram Methods 0.000 description 17
- 238000011161 development Methods 0.000 description 15
- 230000008569 process Effects 0.000 description 13
- RZVAJINKPMORJF-UHFFFAOYSA-N Acetaminophen Chemical compound CC(=O)NC1=CC=C(O)C=C1 RZVAJINKPMORJF-UHFFFAOYSA-N 0.000 description 8
- 238000004891 communication Methods 0.000 description 8
- 238000010276 construction Methods 0.000 description 5
- 230000006978 adaptation Effects 0.000 description 3
- 238000006243 chemical reaction Methods 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- 238000005538 encapsulation Methods 0.000 description 2
- 230000003993 interaction Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000005457 optimization Methods 0.000 description 2
- 238000000275 quality assurance Methods 0.000 description 2
- 238000012300 Sequence Analysis Methods 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 230000006399 behavior Effects 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 210000001503 joint Anatomy 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 238000007726 management method Methods 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000001953 sensory effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
- 238000010998 test method Methods 0.000 description 1
- 238000012549 training Methods 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/3604—Software analysis for verifying properties of programs
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
本发明公开了一种IO子系统的验证方法、装置、电子设备及介质。该方法包括：获取待测IO子系统；分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统；将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连；使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试。本发明实施例的技术方案充分利用了高速IO子系统架构的分层和对称特征，通过复用市面上的商用VIP即可高效实现对待测IO系统的模块级和系统级并行测试，可以大大降低芯片验证的收敛时间，降低项目交付风险。
Description
技术领域
本发明涉及芯片验证技术领域，尤其涉及一种输入输出子系统的验证方法、装置、电子设备及介质。
背景技术
当今，高速IO（InputOutput,输入输出）子系统（如PCIe，Chiplet等）的架构普遍采用复杂的多层控制器结构加高速物理层器件（典型的，Serdes Phy）实现。多层控制器主要负责协议部分，全部为数字逻辑；高速物理层器件主要负责物理层传输可靠，其中包含数模混合逻辑。目前大部分公司使用自主开发的方式构建多层控制器,但高速物理层器件一般直接使用技术成熟的第三方IP（intellectual property core，知识产权核）。
现有技术的这种架构特性对于IO子系统的验证带来了很大的挑战，主要包括以下几个方面：
首先，由于IO子系统外部接口采用高速物理层器件的物理层接口，进而在针对IO子系统开发验证平台（也可称为testbench）时，需要在物理层接口上适配连接验证环境中的VIP(Verification IP，验证知识产权核)，如图1所示的第二VIP，与物理层接口适配连接的VIP不一定有成熟的商用VIP可用，如果没有商用VIP的话，就需要自主开发该VIP。但是开发这类VIP复杂度高，涉及到多个复杂技术领域，例如高速接口信号解析，串并转换和时序分析等，实现难度不低于高速物理层器件的设计开发。
同时，控制器内部协议复杂，模块多，设计规模庞大，如果先对各控制器进行模块级验证，再集成到IO子系统中进行系统级验证；一方面会导致模块验证平台的开发工作量庞大，且维护复杂，另一方面如果模块之间的接口或者功能没有协商好，会出现模块级验证通过，系统级验证出现问题，从而有可能会出现模块级验证和系统级验证反复迭代的问题。这样的验证方法学会花费大量的人力和时间成本。
此外，当多层控制器集成高速物理层器件以后，由于高速物理层器件内部存在数模混合电路，仿真时间会成指数倍增，所以会导致调试和最终的回归测试的时间会大大增加，从而对于项目的交付具有一定的风险。
因此，如何构建出一种新的IO子系统的验证方法，有效解决现有的IO子系统验证方案中存在的各项挑战，是目前有待解决的一项重要问题。
发明内容
本发明提供了一种输入输出子系统的验证方法、装置、电子设备及介质，以提供一种高效、精准验证IO子系统的新方式，在整个IO子系统的验证过程中，实现可靠性和有效性的双重优化。
根据本发明实施例的一方面，提供了一种IO子系统的验证方法，所述方法包括：
获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块；
分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口；
将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同；
使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
根据本发明实施例的另一方面，提供了一种IO子系统的验证装置，包括：
待测子系统获取模块，用于获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块；
组合测试系统生成模块，用于分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口；
适配连接模块，用于将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同；
测试验证模块，用于使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
根据本发明的另一方面，提供了一种电子设备，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行本发明任一实施例所述的IO子系统的验证方法。
根据本发明的另一方面，提供了一种计算机可读存储介质，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现本发明任一实施例所述的IO子系统的验证方法。
本发明实施例的技术方案，通过获取待测IO子系统；分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统；将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连；使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试的方式，充分利用了高速IO子系统架构的分层以及对称特征，无需单独构建适配物理层接口的VIP，仅通过复用市面上通用的商用VIP即可高效实现对待测IO系统的模块级和系统级并行测试，在大大降低验证平台搭建时间的同时，可以大幅缩短芯片验证的收敛时间，保证芯片开发项目的快速收敛，降低项目交付风险。
应当理解，本部分所描述的内容并非旨在标识本发明的实施例的关键或重要特征，也不用于限制本发明的范围。本发明的其它特征将通过以下的说明书而变得容易理解。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种针对IO子系统搭建的简易验证平台的示意图；
图2是本发明实施例的技术方案所适用的一种两个相同的待测IO子系统在物理层模块互联得到组合测试系统的结构示意图；
图3根据本发明实施例一提供的一种IO子系统的验证方法的流程图；
图4是本发明实施例的技术方案所适用的一种基于物理层互联类型下的组合测试系统搭建得到的验证平台示意图；
图5是本发明实施例的技术方案所适用的一种基于数据链路层互联类型下的组合测试系统搭建得到的验证平台示意图；
图6是本发明实施例的技术方案所适用的一种基于传输层互联类型下的组合测试系统搭建得到的验证平台示意图；
图7是本发明实施例的技术方案所适用的一种基于应用层互联类型下的组合测试系统搭建得到的验证平台示意图；
图8是根据本发明实施例二提供的一种IO子系统的验证方法的流程图；
图9是根据本发明实施例三提供的一种IO子系统的验证装置的结构示意图；
图10是实现本发明实施例的一种IO子系统的验证方法的电子设备的结构示意图。
具体实施方式
为了使本技术领域的人员更好地理解本发明方案，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分的实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本发明保护的范围。
需要说明的是，本发明的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本发明的实施例能够以除了在这里图示或描述的那些以外的顺序实施。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
为了便以深入理解本发明各实施例，现将本发明各实施例的主要发明构思进行简述。
首先，考虑到高速IO子系统一般具有以下架构特性：
1、分层架构：高速IO子系统为了保证数据稳定传输到对端，一般可以拆分为多个层级的模块。例如，应用层模块，传输层模块，数据链路层模块以及物理层模块等。每一层模块负责不同的功能。例如，应用层模块负责协议转换，传输层模块负责进行流量控制，数据链路层模块负责发送控制报文，物理层模块负责进行链路训练以及串并转换等。
2、对称架构：高速IO子系统分为发送侧和接收侧，发送侧负责将封装报文发送出去，接收侧负责将接收到的封装报文解析出来，发送侧和接收侧在接口和功能上具有对称性。
针对上述分层架构，结合图1提供的简易验证平台的示意图，可以得出下述结论：如果需要对待测IO子系统中的各层模块均进行验证，则需要对每一层模块分别构建相应的验证环境，以生成与每一层模块分别适配的验证平台。假设待测IO子系统中一共有4个层级的模块需要做模块级验证，加上对整个待测IO子系统做系统级验证的话，总共需要开发维护5套如图1所示的验证平台（也即，testbench），每套testbench至少需要开发两个VIP，也即，如图1所示的第一VIP和第二VIP。
在一个具体的例子中，如果需要对待测IO子系统中的应用层模块进行验证，则在图1中将待测IO子系统替换为应用层模块，并开发相应的第一VIP和第二VIP与该应用层模块的输入输出端口适配连接。
如前所述，VIP的开发难度非常大，需要实现代理（Agent）中的驱动（driver）、监视器（monitor）以及时序分析器（sequencer）等基本的UVM（Universal VerificationMethodology,通用验证方法学）组件。5套testbench所需要开发的VIP数量至少为10个，如果这些VIP中除了用于和SOC（System on Chip，系统级芯片）接口相连的最顶层应用层模块的接口部分由于大多使用共有协议，可以使用市面上广泛存在的商用VIP以外，额外需要自研的VIP数量至少为8个，其中还包括用于与物理层模块的物理层接口连接的高复杂度VIP。这个从工作量和难度上来说，几乎很难完成。
有鉴于此，为了在待测IO子系统的验证过程中最大程度的降低对验证环境中VIP的依赖，发明人结合高速IO子系统的上述架构特征，创造性的提出了一种将两个待测IO子系统进行互联得到多个模块互联类型下的组合测试系统后，通过在统一的验证平台上使用相同的两个VIP组件，对不同模块互联类型下的组合测试系统进行测试，即可实现对待测IO子系统的模块级和系统级验证。
具体的，在图2中示出了本发明技术方案所适用的一种两个相同的待测IO子系统互联得到组合测试系统的结构示意图。作为示例而非限定，如图2所示，通过在两个相同的待测IO子系统的两个物理层模块之间构建一个仿真模型，可以实现将上述两个待测IO子系统组合得到一个组合测试系统。具体的，该仿真模型只要实现两个相同的物理层接口之间简单的互联即可，实现逻辑非常简单。
上述设置通过使用了高速IO子系统的对称架构，可以通过对组合测试系统的验证达到对单一待测IO子系统进行验证的目的。进而，可以将上述组合测试系统作为一种新型的DUT（Device Under Test）构建得到相应的验证平台。在该验证平台中，由于通过仿真模型（也可以称为Sim Model）预先实现了物理层接口之间的互联，进而在验证环境中，无需构建用于与物理层模块的物理层接口连接的高复杂度VIP。同时，由于内部总线一端对应待测IO系统中顶层模块的接口，典型的，应用层接口，该接口一般可以直接使用市面上普遍存在的商用VIP，且组合测试系统中的两个应用层接口均对接验证环境中同样的两个商用VIP即可，通过上述设置，可以彻底避免自研开发VIP的工作量，这大大节约了验证准备阶段所需耗费的人力和时间成本。
相类似的，基于高速IO子系统的分层特征，还可以将上述两个待测IO子系统进行互联得到的其他模块互联类型下的组合测试系统，例如，应用层模块互联，或者数据链路层模块互联等。不论是构建何种模块互联类型的测试系统，均可以复用前述所使用的两个相同的商用VIP，进而达到了基于互连后的新的DUT公用一套统一的验证平台，即可对待测IO系统进行模块级以及系统级验证的技术效果。
实施例一
图3为本发明实施例一提供的一种IO子系统的验证方法的流程图，本实施例可适用于使用统一的验证平台对待测IO子系统进行模块级和系统级验证的情况，该方法可以由IO子系统的验证装置来执行，该IO子系统的验证装置可以采用硬件和/或软件的形式实现，该IO子系统的验证装置可配置于集成有该统一的验证平台的电子设备中。
如图3所示，该方法包括：
S310、获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块。
在本实施例中，待测IO子系统的开发人员可以遵循IO子系统的分层架构特征，按照分层开发的设计思路，分层级设计该待测IO子系统。相应的，该待测IO子系统可以在架构上拆分为多个层级的模块。
可选的，待测IO子系统可以预先在架构上按照由高层级到低层级的顺序，拆分为应用层模块、至少一个中间层模块以及物理层模块。具体的，假设待测IO子系统的整体架构如图1所示，则该物理层模块的输入输出接口即为该待测IO子系统中的物理层接口，该应用层模块的输入输出接口即为该待测IO子系统中的内部总线。
同时，在该待测IO子系统的应用层模块与物理层模块之间，可以按照由高层级到低层级的顺序，设置一个或者多个中间层模块。例如，可以在应用层模块与物理层模块之间设置顺序相连的传输层模块以及数据链路层模块，或者在应用层模块与物理层模块之间仅设置数据链路层模块等。
当然，可以理解的是，本领域技术人员可以根据实际的芯片功能，以及具体的架构设计实现，灵活设计上述一个或者多个中间层模块，本实施例对此并不进行限制。
S320、分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统。
其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口。
在本实施例中，可以通过构建仿真模型（Sim Model）的方式，实现两个相同的待测IO子系统在每个相同层级模块之间的模块互联。具体的，如果相同的待测IO子系统A和待测IO子系统B通过仿真模型实现了在设定层级模块C之间的模块互联，则可以构建得到该层级模块C互联类型下的组合测试系统D。在该组合测试系统D中，待测IO子系统A和待测IO子系统B中仅保留了层级模块C以及位于层级模块C之前的高层级模块，位于层级模块C之后的低层级模块则全部封装至仿真模型中，不会在组合测试系统D中独立的体现出来。
其中，如果该待测IO子系统中共包括有三个层级的模块，则可以相应构建得到三个模块互联类型下的三个组合测试系统。每种模块互联类型对应一类层级模块之间的模块互联。
在本实施例的一个可选的实施方式中，分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，可以包括下述至少一项：
构建用于模拟物理层模块间互联的第一仿真模型，并将第一仿真模型设置在各待测IO子系统中的两个物理层模块之间，得到物理层互联类型下的组合测试系统；
构建用于模拟至少一个目标中间层模块间互联的第二仿真模型，并在去除各待测IO子系统中位于目标中间层模块之后的全部低层级模块后，将第二仿真模型设置在各待测IO子系统中的两个目标中间层模块之间，得到至少一个目标中间层互联类型下的组合测试系统；
构建用于模拟应用层模块间互联的第三仿真模型，并在去除各待测IO子系统中位于应用层模块之后的全部低层级模块后，将第三仿真模型设置在各待测IO子系统中的两个应用层模块之间，得到应用层互联类型下的组合测试系统。
其中，第一仿真模型、第二仿真模型以及第三仿真模型，用于实现下述至少一项功能：
设定逻辑通路的传输，设定控制逻辑以及设定验证场景中的错误逻辑的注入。
可以理解的是，第一仿真模型、第二仿真模型以及第三仿真模型只要实现两个相同层级模块之间的互联即可，因此，仅通过简单的逻辑即可实现，实现复杂度远远低于一个VIP的开发设计复杂度。同时，使用上述第一仿真模型、第二仿真模型以及第三仿真模型还可以方便的开发出一些错误处理的相关验证场景，进一步丰富了验证平台的通用性和有效性。
S330、将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同。
在本实施例中，以待测IO系统按照由高层级到低层级的顺序包括应用层模块、传输层模块、数据链路层模块以及物理层模块为例，详细描述如何基于组合测试系统与验证环境中相同的两个VIP，构建得到统一的验证平台。
其中，在图4中示出了本发明实施例的技术方案所适用的一种基于物理层互联类型下的组合测试系统搭建得到的验证平台示意图。在图5中示出了本发明实施例的技术方案所适用的一种基于数据链路层互联类型下的组合测试系统搭建得到的验证平台示意图。在图6中示出了本发明实施例的技术方案所适用的一种基于传输层互联类型下的组合测试系统搭建得到的验证平台示意图。在图7中示出了本发明实施例的技术方案所适用的一种基于应用层互联类型下的组合测试系统搭建得到的验证平台示意图。
具体的，请参考图4-图7，不同的模块互联类型，需要构建不同底层逻辑的仿真模型，进而针对不同的模块互联类型，可以构建得到不同的组合测试系统。但是，不论每种组合测试系统，其所接入的验证环境均相似（模块功能检查器和寄存器模型的配置会有一定的区别，此部分将在后文进行详述）。
特别的，因为每个组合测试系统的输入输出接口在不同模块互联类型下均保持一致，进而每个组合测试系统的输入输出接口所适配连接的验证环境中的第一VIP和第二VIP均保持一致。这也就是本发明各实施例将验证平台称之为统一的验证平台的原因。
通过上述描述可以明显看出，本发明各实施例在搭建与待测IO子系统对应的验证平台时，由于使用的第一VIP和第二VIP也是相同的，且一般可以使用商用VIP，因而验证环境中VIP的开发代价基本为零，这可以大大降低验证平台搭建时间，有效降低项目交付风险。
S340、使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
在本实施例的一个可选的实施方式中，使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，可以包括：
使用第一VIP组件和第二VIP组件，按照由高层级模块互联类型到低层级模块互联类型的验证顺序，对各组合测试系统进行测试。
也即，在本实施例中，可以按照从最顶层模块互联朝向最底层模块互联的测试顺序，逐级实现对待测IO子系统的模块级和系统级验证。
续前例，在进行测试时，可以首先如图7所示，对应用层互联类型下的组合测试系统进行测试。上述测试过程可以理解为对待测IO子系统进行了针对应用层模块的模块级验证。上述测试通过后，可以基本确定出该应用层模块的设计符合预期，可以继续如图6所示，对传输层互联类型下的组合测试系统进行测试，上述测试过程可以理解为对待测IO子系统进行了针对传输层模块的模块级验证，以及针对应用层模块和传输层模块的集成验证（也即，一种特殊的系统级验证），上述测试通过后，可以基本确定出该传输层模块的设计符合预期，可以继续如图5所示，对数据链路层互联类型下的组合测试系统进行测试，上述测试过程可以理解为对待测IO子系统进行了针对数据链路层模块的模块级验证，以及针对应用层模块、传输层模块以及数据链路层模块的集成验证。上述测试通过后，可以基本确定出该数据链路层模块的设计符合预期，可以继续如图4所示，对物理层互联类型下的组合测试系统进行测试，上述测试过程可以理解为对待测IO子系统进行了针对物理层模块的模块级验证，以及针对应用层模块、传输层模块、数据链路层模块以及物理层模块的系统级验证。
本发明实施例的技术方案，通过获取待测IO子系统；分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统；将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连；使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试的方式，充分利用了高速IO子系统架构的分层以及对称特征，无需单独构建适配物理层接口的VIP，仅通过复用市面上通用的商用VIP即可高效实现对待测IO系统的模块级和系统级并行测试，在大大降低验证平台搭建时间的同时，可以大幅缩短芯片验证的收敛时间，保证芯片开发项目的快速收敛，降低项目交付风险。
实施例二
图8为本发明实施例二提供的一种IO子系统的验证方法的流程图，本实施例以上述各实施例为基础进行优化，在本实施例中，将使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试具体化为：获取当前验证的目标互联类型下的目标组合测试系统，并获取目标组合测试系统中包括各层级模块的目标模块类型；在验证环境中，激活端到端检测器以及与各目标模块类型分别匹配的模块功能检查器，构建得到与目标组合测试系统匹配的测试环境；向该测试环境中注入预先配置的测试用例，对所述目标组合测试系统进行测试。
相应的，如图8所示，该方法包括：
S810、获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块。
S820、分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统。
其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口。
S830、将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连。
其中，第一VIP组件与第二VIP组件相同。
S840、按照由高层级模块互联类型到低层级模块互联类型的验证顺序，依次获取当前验证的目标互联类型。
续前例，如果待测IO系统按照由高层级到低层级的顺序包括应用层模块、传输层模块、数据链路层模块以及物理层模块，则可以按照应用层互联类型、传输层互联类型、数据链路层互联类型以及物理层互联类型的顺序，依次获取当前验证的目标互联类型。
S850、获取当前验证的目标互联类型下的目标组合测试系统，并获取目标组合测试系统中包括各层级模块的目标模块类型。
其中，获取目标组合测试系统中包括各层级模块的目标模块类型可以理解为目标组合测试系统中，除去仿真模型之外还存在的各层级模块的模块类型。
在一个具体的例子中，如图5所示，当目标互联类型为数据链路层互联类型时，该目标组合测试系统中包括的目标模块类型为应用层模块、传输层模块以及数据链路层模块。
S860、在验证环境中，激活端到端检测器以及与各目标模块类型分别匹配的模块功能检查器，构建得到与目标组合测试系统匹配的测试环境。
为了便于理解，在本实施例中，以图5为例，对验证环境中包括的各个模块进行简单描述。
1、配置模块：该配置模块为UVM标准组件，用于实现对testbench的配置。
2、第一VIP和第二VIP：由于两个待测IO子系统进行互联后，顶层接口（应用层模块的输入输出接口）统一，所以第一VIP和第二VIP可以复用，且该接口大多使用共有协议，可以使用商用VIP，开发时间可以忽略，退一步说，即使没有商用VIP可用，在整个IO子系统的验证过程中，仅需要自主研发一个VIP同时作为第一VIP和第二VIP即可。
3、端到端检测器，分别与第一VIP和第二VIP对应相连，用于进行端到端的检查。
4、多个模块功能检查器，用于实现每个层级模块内部功能的检查。
5、寄存器模型，用于模拟组合测试系统中各层级模块所使用的寄存器的状态。
6、覆盖率收集模块，用于收集测试用例覆盖率。
7、激励分发模块，用于分发测试用例中定义的激励，为UVM标准组件。
可以理解的是，无论目标组合测试系统为何种目标互联类型，均需要激活验证环境中的端到端检测器进行端到端的检查。但是，不同的目标互联类型，需要激活的模块功能检查器的类型各不相同。例如，如果目标互联类型为应用层互联类型，则仅需要激活用于对应用层模块进行检测的模块功能检查器即可；如果目标互联类型为传输层互联类型，则需要分别激活用于对应用层模块进行检测的模块功能检查器，以及用于对传输层模块进行检测的模块功能检查器。
可选的，可以通过验证环境中的宏定义来区分不同的模块互联类型。例如，当定义AL_INTERCONNECT时，两个待测IO子系统的模块互联类型为如图7所示的应用层互联类型，当定义TL_INTERCONNECT时，两个待测IO子系统的模块互联类型为如图6所示的传输层互联类型；当定义DL_INTERCONNECT时，两个待测IO子系统的模块互联类型为如图5所示的数据链路层互联类型；当定义PL_INTERCONNECT时，两个待测IO子系统的模块互联类型为如图4所示的物理层互联类型。
同样的，Testbench中验证环境以及该验证环境中的各个模块同样使用相同宏来控制，比如，各个模块功能检查器的开关。具体的，在对应用层互联类型的组合测试系统做模块级的验证时，就需要仅激活用于对应用层模块进行检测的模块功能检查器，并禁止用于对其他层模块进行检测的模块功能检查器。
在上述各实施例的基础上，在构建得到与目标组合测试系统匹配的测试环境之后，还可以包括：
按照目标模块类型，对所述测试环境中所使用的寄存器模型进行配置。
其中，该Testcase也可以使用相同宏来控制寄存器模型的配置，具体的，在对应用层互联类型的组合测试系统做模块级的验证时，就仅需要对应用层模块中的寄存器模型进行配置，不能配置其他层模块的寄存器模型，这些寄存器模型的配置也需要在底层的测试用例中用宏区分。
进一步的，由于Testbench中的激励（基于测试用例生成），始终从应用层模块的接口发送，通过如本发明各实施例的模块互连的方式，解决了需要基于每一层模块的接口开发VIP的问题，相当于把待测IO子系统作为VIP的模型来发送和接收激励，将组合测试系统实例化在Testbench中作为待测对象进行验证。
进一步的，上述testbench架构还有个很大的优点是，由于待测IO子系统的顶层接口不变，测试用例是可以复用的，并不需要花费几倍的时间来开发针对不同层级模块的测试用例，这会大大减少我们的测试激励的开发工作。
也即，在对不同模块互联类型下的组合测试系统进行测试的过程中，能够使用相同的测试用例。
可以这样操作的原因是：待测模块的上层模块可以用来作为激励的生成和发送方，而上层模块的激励源来自最顶层的测试用例。简单来说，当需要对传输层模块做验证时，传输层模块一侧的接口是和应用层模块相连的接口，但是原始激励还是从应用层模块输入，然后应用层模块基于自身的行为转换成传输层模块的激励。这样一方面不需要额外开发基于传输层模块的激励，另一方面还可以在做模块级验证的同时，同步进行集成验证，极大的减少了出现模块级验证完成，集成验证不通过，导致反复迭代的情况。
此外，由于在验证过程中，增加物理层模块后仿真时间会急剧增加，导致验证收敛时间很长。但是，发明人通过研究发现，物理层模块大多是来自市面上广泛使用的商用模块，有一定的质量保证。进而，实际上待测IO子系统的验证重心还是应该放在除去物理层模块之外的其他模块上，典型的，应用层模块、传输层模块以及数据链路层模块等。基于此，可以利用本发明各实施例中提供的testbench，也即统一验证平台，针对绝大部分测试用例选择去掉物理层模块进行回归测试，确保其他模块的设计快速收敛，选择少量测试用例加上物理层模块进行回归测试，确保和物理层的模块集成没有问题。这样的验证方法学能够帮助开发人员快速收敛回归测试以及覆盖率等。
S870、向该测试环境中注入预先配置的测试用例，对所述目标组合测试系统进行测试。
S880、检测是否完成对全部模块互联类型下的组合测试系统的测试：若是，结束验证流程；否则，返回执行S840。
本发明实施例的技术方案，通过获取待测IO子系统；分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统；将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连；使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试的方式，充分利用了高速IO子系统架构的分层以及对称特征，无需单独构建适配物理层接口的VIP，仅通过复用市面上通用的商用VIP即可高效实现对待测IO系统的模块级和系统级并行测试，在大大降低验证平台搭建时间的同时，可以大幅缩短芯片验证的收敛时间，保证芯片开发项目的快速收敛，降低项目交付风险。
最后，需要再次强调的是，为了高效使用本发明各实施例提供的统一的验证平台，设计和验证人员遵守分层设计，同步并行验证的开发验证策略，从而保证项目的按时保质保量的交付，该开发验证策略主要分成以下几步：
首先从架构上将IO子系统分层，比如：分为应用层模块，传输层模块，数据链路层模块以及物理层模块，设计的先后顺序需要遵循从最顶层－＞最底层的设计方针（比如应用层模块－＞传输层模块－＞数据链路层模块－＞物理层模块），只有这样才能保证顶层接口不变，验证平台和测试用例的复用；
在分层开发的过程中，可以同步开发上述验证平台，不需等待IO子系统全部设计完成即可开始同步验证。也即，在应用层模块设计完成后，可使用如图7所示的验证平台来进行应用层模块的验证；在传输层模块设计完成后，可使用如图6所示的验证平台来进行应用层模块与传输层模块的组合验证；在数据链路层模块设计完成后，可使用如图5所示的验证平台来进行应用层模块、传输层模块与数据链路层模块的组合验证；在物理层模块设计完成后，可使用如图4所示的验证平台来进行完整IO子系统的验证。从而实现了设计和验证的并行开发验证，保证项目的快速收敛。
实施例三
图9为本发明实施例三提供的一种IO子系统的验证装置的结构示意图。如图9所示，该装置包括：待测子系统获取模块910、组合测试系统生成模块920、适配连接模块930以及测试验证模块940，其中：
待测子系统获取模块910，用于获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块。
组合测试系统生成模块920，用于分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口。
适配连接模块930，用于将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同。
测试验证模块940，用于使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
本发明实施例的技术方案，通过获取待测IO子系统；分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统；将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连；使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试的方式，充分利用了高速IO子系统架构的分层以及对称特征，无需单独构建适配物理层接口的VIP，仅通过复用市面上通用的商用VIP即可高效实现对待测IO系统的模块级和系统级并行测试，在大大降低验证平台搭建时间的同时，可以大幅缩短芯片验证的收敛时间，保证芯片开发项目的快速收敛，降低项目交付风险。
在上述各实施例的基础上，待测IO子系统预先在架构上按照由高层级到低层级的顺序，拆分为应用层模块、至少一个中间层模块以及物理层模块；
相应的，组合测试系统生成模块920，可以具体用于执行下述至少一项：
构建用于模拟物理层模块间互联的第一仿真模型，并将第一仿真模型设置在各待测IO子系统中的两个物理层模块之间，得到物理层互联类型下的组合测试系统；
构建用于模拟至少一个目标中间层模块间互联的第二仿真模型，并在去除各待测IO子系统中位于目标中间层模块之后的全部低层级模块后，将第二仿真模型设置在各待测IO子系统中的两个目标中间层模块之间，得到至少一个目标中间层互联类型下的组合测试系统；
构建用于模拟应用层模块间互联的第三仿真模型，并在去除各待测IO子系统中位于应用层模块之后的全部低层级模块后，将第三仿真模型设置在各待测IO子系统中的两个应用层模块之间，得到应用层互联类型下的组合测试系统。
在上述各实施例的基础上，第一仿真模型、第二仿真模型以及第三仿真模型，可以用于实现下述至少一项功能：
设定逻辑通路的传输，设定控制逻辑以及设定验证场景中的错误逻辑的注入。
在上述各实施例的基础上，测试验证模块940，可以具体用于：
使用第一VIP组件和第二VIP组件，按照由高层级模块互联类型到低层级模块互联类型的验证顺序，对各组合测试系统进行测试。
在上述各实施例的基础上，测试验证模块940，可以进一步包括：
目标模块类型获取单元，用于获取当前验证的目标互联类型下的目标组合测试系统，并获取目标组合测试系统中包括各层级模块的目标模块类型；
测试环境构建单元，用于在验证环境中，激活端到端检测器以及与各目标模块类型分别匹配的模块功能检查器，构建得到与目标组合测试系统匹配的测试环境；
测试单元，用于向该测试环境中注入预先配置的测试用例，对所述目标组合测试系统进行测试。
在上述各实施例的基础上，还可以包括，寄存器模型配置单元，用于：
在构建得到与目标组合测试系统匹配的测试环境之后，按照目标模块类型，对所述测试环境中所使用的寄存器模型进行配置。
在上述各实施例的基础上，在对不同模块互联类型下的组合测试系统进行测试的过程中，能够使用相同的测试用例。
本发明实施例所提供的IO子系统的验证装置可执行本发明任意实施例所提供的IO子系统的验证方法，具备执行方法相应的功能模块和有益效果。
实施例四
图10示出了可以用来实施本发明的实施例的电子设备10的结构示意图。电子设备旨在表示各种形式的数字计算机，诸如，膝上型计算机、台式计算机、工作台、个人数字助理、服务器、刀片式服务器、大型计算机、和其它适合的计算机。电子设备还可以表示各种形式的移动装置，诸如，个人数字处理、蜂窝电话、智能电话、可穿戴设备（如头盔、眼镜、手表等）和其它类似的计算装置。本文所示的部件、它们的连接和关系、以及它们的功能仅仅作为示例，并且不意在限制本文中描述的和/或者要求的本发明的实现。
如图10所示，电子设备10包括至少一个处理器11，以及与至少一个处理器11通信连接的存储器，如只读存储器（ROM）12、随机访问存储器（RAM）13等，其中，存储器存储有可被至少一个处理器执行的计算机程序，处理器11可以根据存储在只读存储器（ROM）12中的计算机程序或者从存储单元18加载到随机访问存储器（RAM）13中的计算机程序，来执行各种适当的动作和处理。在RAM 13中，还可存储电子设备10操作所需的各种程序和数据。处理器11、ROM 12以及RAM 13通过总线14彼此相连。输入/输出（I/O）接口15也连接至总线14。
电子设备10中的多个部件连接至I/O接口15，包括：输入单元16，例如键盘、鼠标等；输出单元17，例如各种类型的显示器、扬声器等；存储单元18，例如磁盘、光盘等；以及通信单元19，例如网卡、调制解调器、无线通信收发机等。通信单元19允许电子设备10通过诸如因特网的计算机网络和/或各种电信网络与其他设备交换信息/数据。
处理器11可以是各种具有处理和计算能力的通用和/或专用处理组件。处理器11的一些示例包括但不限于中央处理单元（CPU）、图形处理单元（GPU）、各种专用的人工智能（AI）计算芯片、各种运行机器学习模型算法的处理器、数字信号处理器（DSP）、以及任何适当的处理器、控制器、微控制器等。处理器11执行上文所描述的各个方法和处理，例如执行如本发明任意实施例所述的IO子系统的验证方法。
也即：获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块；
分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口；
将各组合测试系统的两个输入输出端口分别与验证环境中的第一VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同；
使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
在一些实施例中，如本发明任意实施例所述的IO子系统的验证方法可被实现为计算机程序，其被有形地包含于计算机可读存储介质，例如存储单元18。在一些实施例中，计算机程序的部分或者全部可以经由ROM 12和/或通信单元19而被载入和/或安装到电子设备10上。当计算机程序加载到RAM 13并由处理器11执行时，可以执行上文描述的如本发明任意实施例所述的IO子系统的验证方法的一个或多个步骤。备选地，在其他实施例中，处理器11可以通过其他任何适当的方式（例如，借助于固件）而被配置为执行如本发明任意实施例所述的IO子系统的验证方法。
本文中以上描述的系统和技术的各种实施方式可以在数字电子电路系统、集成电路系统、场可编程门阵列（FPGA）、专用集成电路（ASIC）、专用标准产品（ASSP）、芯片上系统的系统（SOC）、负载可编程逻辑设备（CPLD）、计算机硬件、固件、软件、和/或它们的组合中实现。这些各种实施方式可以包括：实施在一个或者多个计算机程序中，该一个或者多个计算机程序可在包括至少一个可编程处理器的可编程系统上执行和/或解释，该可编程处理器可以是专用或者通用可编程处理器，可以从存储系统、至少一个输入装置、和至少一个输出装置接收数据和指令，并且将数据和指令传输至该存储系统、该至少一个输入装置、和该至少一个输出装置。
用于实施本发明的方法的计算机程序可以采用一个或多个编程语言的任何组合来编写。这些计算机程序可以提供给通用计算机、专用计算机或其他可编程数据处理装置的处理器，使得计算机程序当由处理器执行时使流程图和/或框图中所规定的功能/操作被实施。计算机程序可以完全在机器上执行、部分地在机器上执行，作为独立软件包部分地在机器上执行且部分地在远程机器上执行或完全在远程机器或服务器上执行。
在本发明的上下文中，计算机可读存储介质可以是有形的介质，其可以包含或存储以供指令执行系统、装置或设备使用或与指令执行系统、装置或设备结合地使用的计算机程序。计算机可读存储介质可以包括但不限于电子的、磁性的、光学的、电磁的、红外的、或半导体系统、装置或设备，或者上述内容的任何合适组合。备选地，计算机可读存储介质可以是机器可读信号介质。机器可读存储介质的更具体示例会包括基于一个或多个线的电气连接、便携式计算机盘、硬盘、随机存取存储器（RAM）、只读存储器（ROM）、可擦除可编程只读存储器（EPROM或快闪存储器）、光纤、便捷式紧凑盘只读存储器（CD-ROM）、光学储存设备、磁储存设备、或上述内容的任何合适组合。
为了提供与用户的交互，可以在电子设备上实施此处描述的系统和技术，该电子设备具有：用于向用户显示信息的显示装置（例如，CRT（阴极射线管）或者LCD（液晶显示器）监视器）；以及键盘和指向装置（例如，鼠标或者轨迹球），用户可以通过该键盘和该指向装置来将输入提供给电子设备。其它种类的装置还可以用于提供与用户的交互；例如，提供给用户的反馈可以是任何形式的传感反馈（例如，视觉反馈、听觉反馈、或者触觉反馈）；并且可以用任何形式（包括声输入、语音输入或者、触觉输入）来接收来自用户的输入。
可以将此处描述的系统和技术实施在包括后台部件的计算系统（例如，作为数据服务器）、或者包括中间件部件的计算系统（例如，应用服务器）、或者包括前端部件的计算系统（例如，具有图形用户界面或者网络浏览器的用户计算机，用户可以通过该图形用户界面或者该网络浏览器来与此处描述的系统和技术的实施方式交互）、或者包括这种后台部件、中间件部件、或者前端部件的任何组合的计算系统中。可以通过任何形式或者介质的数字数据通信（例如，通信网络）来将系统的部件相互连接。通信网络的示例包括：局域网（LAN）、广域网（WAN）、区块链网络和互联网。
计算系统可以包括客户端和服务器。客户端和服务器一般远离彼此并且通常通过通信网络进行交互。通过在相应的计算机上运行并且彼此具有客户端-服务器关系的计算机程序来产生客户端和服务器的关系。服务器可以是云服务器，又称为云计算服务器或云主机，是云计算服务体系中的一项主机产品，以解决了传统物理主机与VPS服务中，存在的管理难度大，业务扩展性弱的缺陷。
应该理解，可以使用上面所示的各种形式的流程，重新排序、增加或删除步骤。例如，本发明中记载的各步骤可以并行地执行也可以顺序地执行也可以不同的次序执行，只要能够实现本发明的技术方案所期望的结果，本文在此不进行限制。
上述具体实施方式，并不构成对本发明保护范围的限制。本领域技术人员应该明白的是，根据设计要求和其他因素，可以进行各种修改、组合、子组合和替代。任何在本发明的精神和原则之内所作的修改、等同替换和改进等，均应包含在本发明保护范围之内。
Claims (10)
1.一种输入输出IO子系统的验证方法，其特征在于，包括：
获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块；
分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口；
将各组合测试系统的两个输入输出端口分别与验证环境中的第一验证知识产权核VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同；
使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
2.根据权利要求1所述的方法，其特征在于，待测IO子系统预先在架构上按照由高层级到低层级的顺序，拆分为应用层模块、至少一个中间层模块以及物理层模块；
分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，包括下述至少一项：
构建用于模拟物理层模块间互联的第一仿真模型，并将第一仿真模型设置在各待测IO子系统中的两个物理层模块之间，得到物理层互联类型下的组合测试系统；
构建用于模拟至少一个目标中间层模块间互联的第二仿真模型，并在去除各待测IO子系统中位于目标中间层模块之后的全部低层级模块后，将第二仿真模型设置在各待测IO子系统中的两个目标中间层模块之间，得到至少一个目标中间层互联类型下的组合测试系统；
构建用于模拟应用层模块间互联的第三仿真模型，并在去除各待测IO子系统中位于应用层模块之后的全部低层级模块后，将第三仿真模型设置在各待测IO子系统中的两个应用层模块之间，得到应用层互联类型下的组合测试系统。
3.根据权利要求2所述的方法，其特征在于，第一仿真模型、第二仿真模型以及第三仿真模型，用于实现下述至少一项功能：
设定逻辑通路的传输，设定控制逻辑以及设定验证场景中的错误逻辑的注入。
4.根据权利要求1-3任一项所述的方法，其特征在于，使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，包括：
使用第一VIP组件和第二VIP组件，按照由高层级模块互联类型到低层级模块互联类型的验证顺序，对各组合测试系统进行测试。
5.根据权利要求1-3任一项所述的方法，其特征在于，使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，包括：
获取当前验证的目标互联类型下的目标组合测试系统，并获取目标组合测试系统中包括各层级模块的目标模块类型；
在验证环境中，激活端到端检测器以及与各目标模块类型分别匹配的模块功能检查器，构建得到与目标组合测试系统匹配的测试环境；
向该测试环境中注入预先配置的测试用例，对所述目标组合测试系统进行测试。
6.根据权利要求5所述的方法，其特征在于，在构建得到与目标组合测试系统匹配的测试环境之后，还包括：
按照目标模块类型，对所述测试环境中所使用的寄存器模型进行配置。
7.根据权利要求5所述的方法，其特征在于，在对不同模块互联类型下的组合测试系统进行测试的过程中，能够使用相同的测试用例。
8.一种输入输出IO子系统的验证装置，其特征在于，包括：
待测子系统获取模块，用于获取待测IO子系统，其中，待测IO子系统预先在架构上拆分为多个层级的模块；
组合测试系统生成模块，用于分别实现两个相同的待测IO子系统在各相同层级模块之间的模块互联，得到多个模块互联类型下的组合测试系统，其中，组合测试系统的输入输出接口为每个待测IO子系统的顶层级模块接口；
适配连接模块，用于将各组合测试系统的两个输入输出端口分别与验证环境中的第一验证知识产权核VIP组件和第二VIP组件适配相连，其中，第一VIP组件与第二VIP组件相同；
测试验证模块，用于使用第一VIP组件和第二VIP组件，对不同模块互联类型下的组合测试系统进行测试，以实现对待测IO子系统的模块级和系统级验证。
9.一种电子设备，其特征在于，所述电子设备包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的计算机程序，所述计算机程序被所述至少一个处理器执行，以使所述至少一个处理器能够执行权利要求1-7中任一项所述的IO子系统的验证方法。
10.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质存储有计算机指令，所述计算机指令用于使处理器执行时实现权利要求1-7中任一项所述的IO子系统的验证方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311100196.7A CN116821001B (zh) | 2023-08-30 | 2023-08-30 | 输入输出子系统的验证方法、装置、电子设备及介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202311100196.7A CN116821001B (zh) | 2023-08-30 | 2023-08-30 | 输入输出子系统的验证方法、装置、电子设备及介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN116821001A true CN116821001A (zh) | 2023-09-29 |
| CN116821001B CN116821001B (zh) | 2023-11-21 |
Family
ID=88120697
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202311100196.7A Active CN116821001B (zh) | 2023-08-30 | 2023-08-30 | 输入输出子系统的验证方法、装置、电子设备及介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN116821001B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117271248A (zh) * | 2023-11-23 | 2023-12-22 | 成都市楠菲微电子有限公司 | Io接口测试方法、装置及uvm验证环境 |
| CN117368698A (zh) * | 2023-11-01 | 2024-01-09 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103530216A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种基于uvm验证方法学的pcie验证方法 |
| US9690681B1 (en) * | 2015-09-03 | 2017-06-27 | Cadence Design Systems, Inc. | Method and system for automatically generating executable system-level tests |
| US9836372B1 (en) * | 2014-02-14 | 2017-12-05 | Maxim Integrated Products, Inc. | Device verification system with firmware universal verification component |
| WO2018229968A1 (ja) * | 2017-06-16 | 2018-12-20 | 三菱電機株式会社 | コントローラシステム |
| CN109189731A (zh) * | 2018-07-02 | 2019-01-11 | 广东睿江云计算股份有限公司 | 一种联合文件系统文件负载均衡方法及装置 |
| CN109710516A (zh) * | 2018-12-13 | 2019-05-03 | 中科曙光信息产业成都有限公司 | 芯片验证系统及方法 |
| US20200272701A1 (en) * | 2019-02-22 | 2020-08-27 | Bae Systems Information And Electronic Systems Integration Inc. | Software integration into hardware verification |
| CN113626139A (zh) * | 2021-06-30 | 2021-11-09 | 济南浪潮数据技术有限公司 | 一种高可用的虚拟机存储方法及装置 |
| CN113887161A (zh) * | 2021-10-26 | 2022-01-04 | 上海燧原科技有限公司 | 一种片上网络设计实例的验证方法、装置、设备及介质 |
| CN114239453A (zh) * | 2021-12-17 | 2022-03-25 | 海光信息技术股份有限公司 | 仿真验证平台构建方法、仿真验证方法、装置及设备 |
| CN114997102A (zh) * | 2022-05-31 | 2022-09-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种物理层验证方法、装置、设备及存储介质 |
| CN115017845A (zh) * | 2022-06-30 | 2022-09-06 | 苏州睿芯集成电路科技有限公司 | 用于ip单元级别验证的总线驱动式芯片仿真激励模型 |
| CN115168133A (zh) * | 2022-02-22 | 2022-10-11 | 山东云海国创云计算装备产业创新中心有限公司 | 一种系统级芯片模块验证装置及系统级芯片系统验证方法 |
| CN115828839A (zh) * | 2022-11-15 | 2023-03-21 | 杭州万高科技股份有限公司 | 一种soc芯片系统级验证系统及方法 |
| CN116089281A (zh) * | 2022-12-30 | 2023-05-09 | 天翼云科技有限公司 | 一种芯片测试方法、测试平台和设备 |
| CN116245074A (zh) * | 2022-12-15 | 2023-06-09 | 山东产研鲲云人工智能研究院有限公司 | 芯片验证方法、设备及存储介质 |
-
2023
- 2023-08-30 CN CN202311100196.7A patent/CN116821001B/zh active Active
Patent Citations (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103530216A (zh) * | 2013-10-12 | 2014-01-22 | 江苏华丽网络工程有限公司 | 一种基于uvm验证方法学的pcie验证方法 |
| US9836372B1 (en) * | 2014-02-14 | 2017-12-05 | Maxim Integrated Products, Inc. | Device verification system with firmware universal verification component |
| US9690681B1 (en) * | 2015-09-03 | 2017-06-27 | Cadence Design Systems, Inc. | Method and system for automatically generating executable system-level tests |
| WO2018229968A1 (ja) * | 2017-06-16 | 2018-12-20 | 三菱電機株式会社 | コントローラシステム |
| CN109189731A (zh) * | 2018-07-02 | 2019-01-11 | 广东睿江云计算股份有限公司 | 一种联合文件系统文件负载均衡方法及装置 |
| CN109710516A (zh) * | 2018-12-13 | 2019-05-03 | 中科曙光信息产业成都有限公司 | 芯片验证系统及方法 |
| US20200272701A1 (en) * | 2019-02-22 | 2020-08-27 | Bae Systems Information And Electronic Systems Integration Inc. | Software integration into hardware verification |
| CN113626139A (zh) * | 2021-06-30 | 2021-11-09 | 济南浪潮数据技术有限公司 | 一种高可用的虚拟机存储方法及装置 |
| CN113887161A (zh) * | 2021-10-26 | 2022-01-04 | 上海燧原科技有限公司 | 一种片上网络设计实例的验证方法、装置、设备及介质 |
| CN114239453A (zh) * | 2021-12-17 | 2022-03-25 | 海光信息技术股份有限公司 | 仿真验证平台构建方法、仿真验证方法、装置及设备 |
| CN115168133A (zh) * | 2022-02-22 | 2022-10-11 | 山东云海国创云计算装备产业创新中心有限公司 | 一种系统级芯片模块验证装置及系统级芯片系统验证方法 |
| CN114997102A (zh) * | 2022-05-31 | 2022-09-02 | 山东云海国创云计算装备产业创新中心有限公司 | 一种物理层验证方法、装置、设备及存储介质 |
| CN115017845A (zh) * | 2022-06-30 | 2022-09-06 | 苏州睿芯集成电路科技有限公司 | 用于ip单元级别验证的总线驱动式芯片仿真激励模型 |
| CN115828839A (zh) * | 2022-11-15 | 2023-03-21 | 杭州万高科技股份有限公司 | 一种soc芯片系统级验证系统及方法 |
| CN116245074A (zh) * | 2022-12-15 | 2023-06-09 | 山东产研鲲云人工智能研究院有限公司 | 芯片验证方法、设备及存储介质 |
| CN116089281A (zh) * | 2022-12-30 | 2023-05-09 | 天翼云科技有限公司 | 一种芯片测试方法、测试平台和设备 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN117368698A (zh) * | 2023-11-01 | 2024-01-09 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
| CN117368698B (zh) * | 2023-11-01 | 2024-05-24 | 上海合芯数字科技有限公司 | 芯片电路及其测试方法 |
| CN117271248A (zh) * | 2023-11-23 | 2023-12-22 | 成都市楠菲微电子有限公司 | Io接口测试方法、装置及uvm验证环境 |
| CN117271248B (zh) * | 2023-11-23 | 2024-02-09 | 成都市楠菲微电子有限公司 | Io接口测试方法、装置及uvm验证环境 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN116821001B (zh) | 2023-11-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN116821001B (zh) | 输入输出子系统的验证方法、装置、电子设备及介质 | |
| CN109684681B (zh) | 应用uvm验证平台的高层次化验证方法 | |
| CN104750603B (zh) | 一种多核dsp软件仿真器及其物理层软件测试方法 | |
| CN114329920B (zh) | 一种虚实系统联合的大规模卫星网络仿真评估及测试系统 | |
| CN104796240A (zh) | 一种有状态网络协议的模糊测试系统 | |
| CN113342583A (zh) | 芯片验证系统、方法、装置、设备和存储介质 | |
| WO2023024251A1 (zh) | 模块验证方法、uvm验证平台、电子设备及存储介质 | |
| CN113656227A (zh) | 一种芯片验证方法、装置、电子设备及存储介质 | |
| US9684750B1 (en) | Concurrent design process | |
| CN109977012A (zh) | 系统的联调测试方法、装置、设备及计算机可读存储介质 | |
| CN116756049B (zh) | 芯片的通用验证方法、装置、电子设备及存储介质 | |
| CN114417768A (zh) | 一种以太网芯片的数模混合仿真方法及系统 | |
| US10404700B1 (en) | Concurrent design process | |
| US11537414B2 (en) | Architecture mapping of applications | |
| CN116070567B (zh) | 一种缓存电路的验证方法、装置、设备及存储介质 | |
| Mohanty et al. | Test bench automation to overcome verification challenge of SOC Interconnect | |
| CN102298112A (zh) | 一种可编程逻辑器件的测试方法及系统 | |
| US9721052B1 (en) | Concurrent design process | |
| US9619608B1 (en) | Concurrent design process | |
| TWI266070B (en) | Chip-level design under test verification environment and method thereof | |
| CN104811259B (zh) | 一种卫星通信频偏验证方法 | |
| CN104683183B (zh) | 一种测控方法和系统 | |
| CN112304653A (zh) | 一种用于卫星测试的通用综合测试方法及系统 | |
| CN115996410B (zh) | 一种无线通信协议栈的测试方法、装置、设备及存储介质 | |
| CN106354981B (zh) | 一种基于实验资源虚拟化的仿真实验及装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |