CN109710516A - 芯片验证系统及方法 - Google Patents

Abstract

本发明提供一种芯片验证系统及方法。所述系统包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个，以及测试用例，所述测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励，同时验证组件配置待验证设计以使其正常工作。本发明能够提高验证效率。

Description

芯片验证系统及方法

技术领域

本发明涉及集成电路设计技术领域，尤其涉及一种芯片验证系统及方法。

背景技术

现有技术方案仅有适用于第三方IP级和子系统级的验证环境，并且相互独立，其中仅有小部分验证组件(如VIP和通用验证组件)可以复用，以至于需要维护两套甚至更多相对独立又略有重复的验证环境，当在模块级发现一些问题需要去系统级重现时，往往需要耗费大量的时间精力从头开始，反之亦然，从而造成验证效率低下。

在当今的SOC设计中，复杂度和集成度越来越高，经常会采购一些第三方IP经过二次开发后将其融入SOC来加速设计，由此就带来了一系列新的问题，例如当第三方IP版本升级的时候如何迅速地将其集成到SOC环境并完成基本的功能验证，当出现问题时，如何迅速定位是第三方IP还是外围配套逻辑的问题。

发明内容

本发明提供的芯片验证系统及方法，能够提高验证效率。

第一方面，本发明提供一种芯片验证系统，所述系统包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个，以及测试用例，所述测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励，同时验证组件配置待验证设计以使其正常工作。

可选地，当进行子系统级的验证时，所述系统包括子系统通用验证组件。

可选地，当进行二次开发IP层级的验证时，所述系统包括二次开发IP特定验证组件，或者，所述系统包括二次开发IP特定验证组件和子系统通用验证组件。

可选地，当进行第三方IP层级的验证时，所述系统包括第三方IP特定验证组件，或者，所述系统包括第三方IP特定验证组件，以及子系统通用验证组件和二次开发IP特定验证组件中的至少一个。

可选地，在输出端的VIP的监视器在收发两端进行检测，查看设计的行为是否正确。

第二方面，本发明提供一种芯片验证方法，包括：

测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励，同时验证组件配置待验证设计以使其正常工作；

其中，所述验证组件包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个。

可选地，当进行子系统级的验证时，所述验证组件包括子系统通用验证组件。

可选地，当进行二次开发IP层级的验证时，所述验证组件包括二次开发IP特定验证组件，或者，所述验证组件包括二次开发IP特定验证组件和子系统通用验证组件。

可选地，当进行第三方IP层级的验证时，所述验证组件包括第三方IP特定验证组件，或者，所述验证组件包括第三方IP特定验证组件，以及子系统通用验证组件和二次开发IP特定验证组件中的至少一个。

可选地，所述方法还包括：

在输出端的VIP的监视器在收发两端进行检测，查看设计的行为是否正确

本发明实施例提供的芯片验证系统及方法，将第三方IP级，二次开发IP级和子系统级的验证环境融合，通过简单地重定义顶层连接和增减模块化的验证组件来复用大量的验证组件和测试用例，从而能够大幅提高验证效率。

附图说明

图1为本发明实施例提供的基于第三方IP的设计框图；

图2为本发明实施例提供的子系统级验证环境框图；

图3为本发明实施例提供的二次开发IP级验证环境框图；

图4为本发明实施例提供的第三方IP级验证环境框图；

图5为本发明实施例提供的DWC XPCS IP级验证环境框图；

图6为本发明实施例提供的RSMU WRAPPER XPCS IP级验证环境框图；

图7为本发明实施例提供的XPCS COMPLEX IP级验证环境框图；

图8为本发明实施例提供的子系统级验证环境框图。

具体实施方式

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

为了解决现有技术中的问题，一般而言会需要一些模块级乃至于子系统级的验证环境去保证集成后的第三方IP功能正常，从而在SOC层面只需要进行一些连通性的测试验证即可。

本发明实施例提出了一种模块化高度可复用的芯片验证系统及方法，将第三方IP级，二次开发IP级和子系统级的验证环境统一，通过在不同的验证层级中尽可能地复用验证组件乃至于测试用例，同时增减特定的验证组件来提升验证效率。

图1为一种典型的基于第三方IP的设计框图，可以把整个设计分为三个不同的层级，底层为第三方IP；第二层为为了与SOC集成而进行二次开发的部分，通常会有一些自行设计的时钟、重启、配置逻辑等；第三层为子系统层，通常需要进行各个IP之间的通信。

相应的，对于不同的设计层级，验证环境从上到下也可以分为子系统级、二次开发IP级和第三方IP级。图2所示为子系统级的验证环境框图，测试用例控制VIP(VerificationIP，验证IP)的总线模型分别从收发两端对设计发出激励，同时子系统所需的一些通用验证组件(例如AXI模型)会在验证环境的控制下配置设计，从而使其正常工作；此外在输出端VIP的监视器也会在收发两端进行检测，查看设计的行为是否正确。

适用于二次开发IP层级的验证环境框图如图3所示，在此设计层级下子系统通用验证组件可能需要也可能不需要，因此用虚线标注，与子系统验证环境不同的是，新增加了适用于二次开发IP层级的特定验证组件，其余测试用例和VIP皆与子系统层级类似。

适用于最下层第三方IP层级的验证环境框图如图4所示，在此设计层级下子系统通用验证组件和二次开发IP特定验证组件可能需要也可能不需要，因此用虚线标注，此外新增加了适用于第三方IP层级的特定验证组件，其余测试用例和VIP皆与子系统级和二次开发IP级类似。

从以上描述可以看出，对于不同的设计层级，只需要相对应地定义验证环境与设计之间的连接，增减特定的验证组件，调用特定的初始化序列，随后即可复用测试用例去控制VIP发出激励进行功能验证。

本发明实施例可以将不同IP级和子系统级的验证环境融合，通过简单地重定义顶层连接和增减模块化的验证组件来复用大量的验证组件和测试用例，从而大幅提高验证效率。

下面结合具体实施例对本发明芯片验证系统及方法进行详细说明。

本实施例应用于XPCS IP环境和DXIO环境的融合，其中XPCS IP来自于第三方，通过添加外围时钟和存储器构成能够工作的最小设计单元，简称为DWC XPCS，然后添加MAC端和SERDES端的VIP来发送激励检测输出，添加12G PHY(简称为E12PHY)使DWC XPCS和SERDESVIP可以通信，此外再添加APB验证组件用于对DWC XPCS进行配置，添加CR验证组件用于对E12PHY进行配置，这样就构成了用于第三方IP级的验证环境，如图5所示，图中虚线框内部为需要测试的设计，虚线框下方为基于设计的PHY model，其余部分为验证环境与组件。

在SOC层面，大部分的配置都是通过rsmu来进行，为了将DWC XPCS融入DXIO，对其进行了二次开发，加入了rsmu逻辑，将外部配置从AXI转换成APB，同时加入了interfaceconverter以便于向上集成，简称为RSMU WRAPPER XPCS，相应的设计框图和验证环境如图6所示，与DWC XPCS IP验证环境相比唯一的改动为设计加入了rsmu，同时用新的AXI验证组件取代了APB验证组件。

此外在SOC中，有四个XPCS端口，因此相应的二次开发IP环境会有两级：一是如图6所示的单个RSMU WRAPPER XPCS IP环境，另外一级是包含了四个XPCS、PIK以及相应仲裁器的环境，简称为XPCS COMPLEX，如图7所示，主要的区别在于设计和相应的验证组件都需要四份。

再往上即到达子系统级，此时的设计不仅包含了XPCS COMPLEX，还包含了PHY以及相应的转换接口和配置逻辑(DPIK和cfgbus)，整个验证环境与XPCS COMPLEX类似，只是不再需要CR验证组件来对PHY进行配置，而是通过rsmu(AXI验证组件)进行，如图8所示。

从本实施例中可以看出，由于PCS的特性，在MAC端是标准的接口(XGMII/GMII)，在SERDES端也是标准的差分输入输出，因此不论在哪个验证层级都可以和VIP直接相连，通过采用本技术方案提出的模块化验证方法，可以复用大量验证组件乃至于测试用例，从而大幅提高验证效率。

本领域普通技术人员可以理解实现上述方法实施例中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的程序可存储于一计算机可读取存储介质中，该程序在执行时，可包括如上述各方法的实施例的流程。其中，所述的存储介质可为磁碟、光盘、只读存储记忆体(Read-Only Memory，ROM)或随机存储记忆体(Random AccessMemory，RAM)等。

以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到的变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应该以权利要求的保护范围为准。

Claims (10)

1.一种芯片验证系统，其特征在于，所述系统包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个，以及测试用例，所述测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励，同时验证组件配置待验证设计以使其正常工作。

2.根据权利要求1所述的系统，其特征在于，当进行子系统级的验证时，所述系统包括子系统通用验证组件。

3.根据权利要求1所述的系统，其特征在于，当进行二次开发IP层级的验证时，所述系统包括二次开发IP特定验证组件，或者，所述系统包括二次开发IP特定验证组件和子系统通用验证组件。

4.根据权利要求1所述的系统，其特征在于，当进行第三方IP层级的验证时，所述系统包括第三方IP特定验证组件，或者，所述系统包括第三方IP特定验证组件，以及子系统通用验证组件和二次开发IP特定验证组件中的至少一个。

5.根据权利要求1至4中任一项所述的系统，其特征在于，在输出端的VIP的监视器在收发两端进行检测，查看设计的行为是否正确。

6.一种芯片验证方法，其特征在于，包括：

测试用例控制VIP的总线模型分别从待验证设计的收发两端对待验证设计发出激励，同时验证组件配置待验证设计以使其正常工作；

其中，所述验证组件包括子系统通用验证组件、二次开发IP特定验证组件和第三方IP特定验证组件中的一个或多个。

7.根据权利要求6所述的方法，其特征在于，当进行子系统级的验证时，所述验证组件包括子系统通用验证组件。

8.根据权利要求6所述的方法，其特征在于，当进行二次开发IP层级的验证时，所述验证组件包括二次开发IP特定验证组件，或者，所述验证组件包括二次开发IP特定验证组件和子系统通用验证组件。

9.根据权利要求6所述的方法，其特征在于，当进行第三方IP层级的验证时，所述验证组件包括第三方IP特定验证组件，或者，所述验证组件包括第三方IP特定验证组件，以及子系统通用验证组件和二次开发IP特定验证组件中的至少一个。

10.根据权利要求6至9中任一项所述的方法，其特征在于，所述方法还包括：

在输出端的VIP的监视器在收发两端进行检测，查看设计的行为是否正确。