CN108196527B - 可重构配置的fpga和dsp紧耦合架构的测试验证系统 - Google Patents

Abstract

本发明公开了一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，包括可视化分系统、反馈控制分系统、与反馈控制分系统建立数据连接的目标机分系统，可视化分系统通过网络与反馈控制分系统进行通讯，接收并分析反馈控制分系统的反馈信号，向反馈控制分系统发送网络信号，网络信号包括控制信号、测试信号；反馈控制分系统负责目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度；目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机。该种测试验证系统，能够实现对被测试产品软件的正常功能测试和异常故障测试，并能够实现对FPGA与DSP之间的信号监测和篡改、故障注入功能。

Description

可重构配置的FPGA和DSP紧耦合架构的测试验证系统

技术领域

本发明属于嵌入式DSP、FPGA软件测试技术领域，尤其涉及一种FPGA和DSP紧耦合架构下的测试验证系统。

背景技术

为了提升系统处理的实时性能，许多的设备产品采用DSP、FPGA等并行处理器件。然而，由于时序相关性及处理逻辑的分布性，现有技术对于FPGA与DSP紧耦合架构系统的故障难以重现、信号难以捕捉，只能观测到FPGA与外围环境或DSP与外围环境的引脚信号，而两者之间的信号难以观测。同时当前测试环境下，相同架构的设备产品由于接口等外围环境的差异性，导致测试设备必须定制，专机专用，造成资源上的极大浪费。

发明内容

本发明要解决的技术问题是提供一种FPGA和DSP紧耦合架构下的测试验证系统，其能够实现对被测试产品软件的正常功能测试和异常故障测试，并能够实现对FPGA与DSP之间的信号监测和篡改、故障注入功能。

为解决上述问题，本发明的技术方案为：

一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，包括可视化分系统、与所述可视化分系统网络连接的反馈控制分系统、与所述反馈控制分系统建立数据连接的目标机分系统，

所述可视化分系统通过网络与所述反馈控制分系统进行通讯，接收并分析所述反馈控制分系统的反馈信号，向所述反馈控制分系统发送网络信号，所述网络信号包括控制信号、测试信号；

所述控制信号用于实现对所述目标机分系统的运行、暂停、停止、周期配置功能；

所述测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；

所述反馈控制分系统负责所述目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将所述控制信号、测试信号发送给所述目标机分系统，接收所述目标机分系统的数据信号；

所述目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；

所述目标机分系统接收所述反馈控制分系统发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给所述反馈控制分系统，所述目标机分系统接收所述反馈控制分系统发送的测试指令，实现被测设备硬件的测试验证。

根据本发明的一个实施例，所述目标机分系统包括DSP目标子板、与所述DSP目标子板通过第一子板接插件连接的第一通用路由母板、FPGA目标子板、与所述FPGA目标子板通过第二子板接插件连接的第二通用路由母板、通用AD/DA子板、与所述通用AD/DA子板通过第三子板接插件连接的第三通用路由母板、通用I/O子板、与所述通用I/O子板通过第四子板接插件连接的第四通用路由母板、光纤通讯子板、与所述光纤通讯子板通过第五子板接插件连接的第五通用路由母板、用于给上述各子板和各通用路由母板供电的机箱；

其中，上述各子板插件均插接于所述各通用路由母板的FPGA芯片；所述各通用路由母板，通过所述机箱的背板总线实现信号的连接，所述各通用路由母板和背板之间的管脚连接关系、所述各通用路由母板和所述各子板之间的管脚连接关系可通过所述可视化分系统的配置实现。

根据本发明的一个实施例，所述目标机分系统还包括通用RS422/485串口子板、与所述通用RS422/485串口子板通过第六子板接插件插接的第六通用路由母板，所述第六子板接插件连接于所述第六通用路由母板的FPGA芯片；所述第六通用路由母板与所述背板总线建立信号连接。

根据本发明的一个实施例，所述目标机分系统还包括CAN总线通讯子板、与所述CAN总线通讯子板通过第七子板接插件连接的第七通用路由母板，所述第七子板接插件插接于所述第七通用路由母板的FPGA芯片；所述第七通用路由母板与所述背板总线建立信号连接。

根据本发明的一个实施例，所述目标机分系统还包括1553B通讯子板、与所述1553B通讯子板通过第八子板接插件连接的第八通用路由母板，所述第八子板接插件插接于所述第八通用路由母板的FPGA芯片；所述第八通用路由母板与所述背板总线建立信号连接。

根据本发明的一个实施例，所述DSP目标子板留有与外接上位机通讯的第一JTAG口，通过DSP程序编译开发环境，实现被测试系统的DSP目标程序的加载；所述FPGA目标子板留有与所述外接上位机通讯的第二JTAG口，通过FPGA程序编译开发环境，实现被测系统的FPGA目标程序的加载；所述各通用路由母板留有与所述外接上位机通讯的第三JTAG口，通过FPGA程序编译开发环境，实现所述各通用路由母板上的FPGA母板路由配置目标文件的加载。

根据本发明的一个实施例，所述反馈控制系统通过光纤与所述光纤通讯子板连接；所述反馈控制分系统通过CAN总线与所述CAN总线通讯子板连接；所述反馈控制系统通过1553B总线耦合器与所述1553B通讯子板连接；所述反馈控制分系统通过电缆与所述RS422/485串口子板连接。

根据本发明的一个实施例，所述通用AD/DA子板采用常用数字量/模拟量转换芯片，所述通用AD/DA子板的引脚引出至所述第三子板接插件，所述第三子板接插件将所述通用AD/DA子板的数字引脚连接到所述第三通用路由母板的FPGA芯片，实现通过编程控制所述通用AD/DA子板与所述DSP目标子板和所述FPGA目标子板紧耦合架构之间的连接关系，所述通用AD/DA子板的模拟引脚连接到所述第三通用路由母板的DB37接口，实现对板外真实模拟信号的采集和输出；所述通用AD/DA子板的数据总线经过所述第三通用路由母板的FPGA芯片路由，可以方便实现数据的注入/监听；所述通用AD/DA子板的AD芯片输出的数字量为采集所述DB37接口输入的模拟信号的真实值或者为通过所述光纤通讯子板注入的模拟值；所述通用AD/DA子板的DA芯片的模拟输出值，为通过所述DB37接口输出的真实的模拟信号，或者为通过所述第三通用路由母板的FPGA芯片对所述通用AD/DA子板的DA芯片的数字量的监听值。

根据本发明的一个实施例，所述通用I/O子板，采用常用输入/输出电路芯片，所述通用I/O子板的引脚引出至所述第四子板接插件，所述第四子板接插件与所述第四通用路由母板的FPGA的引脚和所述第四通用路由母板的DB37接口连接，输入值为板外实际输入值或者为所述可视化分系统传下的注入值，输出值为通过所述第四通用路由母板的DB37接口对板外真实输出值或者为监听输出值。

根据本发明的一个实施例，所述DSP目标子板、所述FPGA目标子板为可插拔的目标子板。

根据本发明的一个实施例，所述反馈控制分系统采用VxWork实时操作系统。

根据本发明的一个实施例，所述可视化分系统通过以太网交换机与所述反馈控制分系统连接。

本发明由于采用以上技术方案，使其与现有技术相比具有以下的优点和积极效果：

1)本发明采用可灵活配置的路由方式将DSP、FPGA芯片与AD/DA、I/O、RS422/485、1553B、CAN总线等接口连接起来，重新组装出一台目标机，其硬件环境与真实设备一致，同时实现FPGA与DSP紧耦合架构中难以测试的信号的监视和数据篡改功能，对于真实的设备，某些异常功能测试项和部分接口、安全性、覆盖率测试项无法进行充分验证和全面考察，而可重构配置的FPGA和DSP紧耦合架构的测试验证系统既能满足正常功能、性能的测试，又能实现这些系统异常和故障功能模拟。

2)每块通用路由母板通过机箱背板线互相连接，实现每块母板上对应子板信号之间互相连接的路由，从而实现快速原型搭建，可支持搭建不同型号DSP、FPGA系统；同时通过通用母板的路由功能，可实现监测DSP、FPGA和外设(1553B、CAN、RS422、I/O、AD/DA)每个引脚的信号交互，又能对信号进行数据篡改。

3)DSP目标子板、FPGA目标子板、通用AD/DA子板、通用RS422/485串口子板、通用I/O子板、1553B总线通讯子板、CAN总线通讯子板和光纤通讯子板之间的互联通过可视化分系统的IDE界面进行配置、编译和下载；可视化分系统可实现对目标机分系统的运行、暂停、停止、周期配置功能；可实现目标机验证系统的管脚配置；可实现目标机分系统环境中DSP和FPGA管脚的信号监测、篡改等功能。

4)DSP目标子板、FPGA目标子板为可插拔的目标子板，可以根据具体的测试验证目标选取型号一样的DSP、FPGA芯片设计成可完全还原目标原理图的可适当配置的通用DSP、FPGA子板，这样不仅可以构建与原测试目标的DSP、FPGA一致的硬件环境，又可有适当的功能扩充。

附图说明

图1为本发明的可重构配置的FPGA和DSP紧耦合架构的测试验证系统示意图；

图2为本发明中目标机分系统可重构配置硬件环境信号连接示意图。

附图标记说明：

1：可视化分系统；2：反馈控制分系统；3：目标机分系统；4:1553B总线耦合器A；5：1553B总线耦合器B；6：DSP目标子板；7：FPGA目标子板；8：通用AD/DA子板；9：通用I/O子板；10：光纤通讯子板；11：第一通用路由母板；12：通用RS422/485串口子板；13：CAN总线通讯子板；14：1553B通讯子板；15：以太网交换机；16：第二通用路由母板；17：第三通用路由母板；18：第四通用路由母板；19：第五通用路由母板；20：第六通用路由母板；21：第七通用路由母板；22：第八通用路由母板。

具体实施方式

以下结合附图和具体实施例对本发明提出的一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统作进一步详细说明。根据下面说明和权利要求书，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比率，仅用以方便、明晰地辅助说明本发明实施例的目的。

请参看图1，一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，包括可视化分系统1、与可视化分系统1网络连接的反馈控制分系统2、与反馈控制分系统2建立数据连接的目标机分系统3，可视化分系统1通过网络与反馈控制分系统2进行通讯，接收并分析反馈控制分系统2的反馈信号，向反馈控制分系统2发送网络信号，网络信号包括控制信号、测试信号；控制信号用于实现对目标机分系统3的运行、暂停、停止、周期配置功能；测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；反馈控制分系统2负责目标分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将控制信号、测试信号发送给目标机分系统3，接收目标机分系统3的数据信号；目标机分系统3用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；目标机分系统3接收反馈控制分系统2发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给反馈控制分系统2，目标机分系统3接收反馈控制分系统2发送的测试指令，实现被测设备硬件的测试验证。

在本发明一具体实施例中，请参看图1以及图2，目标机分系统3包括DSP目标子板6、与DSP目标子板6通过第一子板接插件(子板接插件具体形式图中未示出)连接的第一通用路由母板11、FPGA目标子板7、与FPGA目标子板7通过第二子板接插件连接的第二通用路由母板16、通用AD/DA子板8、与通用AD/DA子板8通过第三子板接插件连接的第三通用路由母板17、通用I/O子板9、与通用I/O子板9通过第四子板接插件连接的第四通用路由母板18、光纤通讯子板10、与光纤通讯子板10通过第五子板接插件连接的第五通用路由母板19、用于给上述各子板和各通用路由母板供电的机箱；DSP目标子板6、FPGA目标子板7的AD/DA功能由AD/DA子板负责、I/O信号由光纤通讯子板10负责，反馈控制系统通过光纤与光纤通讯子板10连接。通用路由母板为相同型号，因此在图2中各通用路由母板均以通用路由母板表示，当然，在需要改变路由母板的各种实际应用中，本领域技术人员以本发明为基础的各种改进即便采用了不同的路由母板，也应该在本发明的保护范围之内。

其中，上述各子板插件均插接于各通用路由母板的FPGA芯片；各通用路由母板，通过机箱的背板总线实现信号的连接，可以理解，他们之间的路由关系是根据被测件的硬件环境决定的，各通用路由母板和背板之间的管脚连接关系、各通用路由母板和各子板之间的管脚连接关系可通过可视化分系统1的配置实现。

进一步地，通用AD/DA子板8采用常用数字量/模拟量转换芯片，通用AD/DA子板8的引脚引出至第三子板接插件，第三子板接插件将通用AD/DA子板8的数字引脚连接到第三通用路由母板17的FPGA芯片，实现通过编程控制通用AD/DA子板8与DSP目标子板6和FPGA目标子板7紧耦合架构之间的连接关系，通用AD/DA子板8的模拟引脚连接到第三通用路由母板17的DB37接口，实现对板外真实模拟信号的采集和输出；通用AD/DA子板8的数据总线经过第三通用路由母板17的FPGA芯片路由，可以方便实现数据的注入/监听；通用AD/DA子板8的AD芯片输出的数字量为采集DB37接口输入的模拟信号的真实值或者为通过光纤通讯子板10注入的模拟值(可视化分系统1->反馈控制分系统2->光纤通讯子板10->AD模拟量注入)；通用AD/DA子板8的DA芯片的模拟输出值为通过DB37接口输出的真实的模拟信号，或者为通过第三通用路由母板17的FPGA芯片对通用AD/DA子板8的DA芯片的数字量的监听值(DA数字量监听->光纤通讯子板10->反馈控制分系统2->可视化分系统1(通过公式换算出模拟信号幅值))。

进一步地，通用I/O子板9，采用常用输入/输出电路芯片，通用I/O子板9的引脚引出至第四子板接插件，第四子板接插件与第四通用路由母板18的FPGA的引脚和第四通用路由母板18的DB37接口连接，输入值为板外实际输入值或者为可视化分系统1传下的注入值，输出值为通过第四通用路由母板18的DB37接口对板外真实输出值或者为监听输出值。

优选地，DSP目标子板6、FPGA目标子板7为可插拔的目标子板。DSP目标子板6、FPGA目标子板7为可插拔的目标子板，可以根据具体的测试验证目标选取型号一样的DSP、FPGA芯片设计成可完全还原目标原理图的可适当配置的通用DSP、FPGA子板，这样不仅可以构建与原测试目标的DSP、FPGA一致的硬件环境，又可有适当的功能扩充。

优选地，DSP目标子板6留有与外接上位机通讯的第一JTAG口，通过DSP程序编译开发环境，实现被测试系统的DSP目标程序(bin文件)的加载；FPGA目标子板7留有与外接上位机通讯的第二JTAG口，通过FPGA程序编译开发环境，实现被测系统的FPGA目标程序的加载；各通用路由母板留有与外接上位机通讯的第三JTAG口，通过FPGA程序编译开发环境，实现各通用路由母板上的FPGA母板路由配置目标文件的加载。

应当意识到，测试人员可以根据实际的测试环境增加或减少连接设备，以达到在不同硬件环境下测试设备故障的目的，为方便测试，各设备之间的互联均可通过可视化分系统1的IDE界面进行配置、编译和下载。

例如，在本发明一具体实施例中，目标机分系统3还包括通用RS422/485串口子板12、与通用RS422/485串口子板12通过第六子板接插件插接的第六通用路由母板20，第六子板接插件连接于第六通用路由母板20的FPGA芯片；第六通用路由母板20与背板总线建立信号连接；反馈控制分系统2通过电缆与RS422/485串口子板连接。

在本发明另一具体实施例中，目标机分系统3还包括CAN总线通讯子板13、与CAN总线通讯子板13通过第七子板接插件连接的第七通用路由母板21，第七子板接插件插接于第七通用路由母板21的FPGA芯片；第七通用路由母板21与背板总线建立信号连接；反馈控制分系统2通过CAN总线与CAN总线通讯子板13连接。

在本发明再一具体实施例中，目标机分系统3还包括1553B通讯子板14、与1553B通讯子板14通过第八子板接插件连接的第八通用路由母板22，第八子板接插件插接于第八通用路由母板22的FPGA芯片；第八通用路由母板22与背板总线建立信号连接；反馈控制系统通过1553B总线耦合器(4,5)与1553B通讯子板14连接。

上述通用RS422/485串口子板12、1553B总线通讯子板和CAN总线通讯子板13通过对应母板上的DB37接口与板外真实的物理设备连接。

进一步地，反馈控制分系统2采用VxWork实时操作系统。

进一步地，可视化分系统1通过以太网交换机15与反馈控制分系统2连接，当然，其他模拟设备也可以通过网络将数据发送给反馈控制分系统2，由该系统负责数据的转发功能，从而实现整个系统的数据流传输。

根据上述的具体实施方式，应当意识到，在实际应用中，可视化分系统1、反馈控制分系统2、目标机分系统3分别具有但不仅限于下述具体的功能。

具体地，可视化分系统1通过网络与反馈控制分系统2进行通讯，主要实现功能包括：①针对目标机分系统3的控制指令发送；②观测并分析引脚信号；③修改指定引脚上的数据的、进行故障注入或数据篡改；④提供可视化界面配置目标机分系统3上各板卡所需的路由管脚配置信息，并自动生成FPGA编译开发环境识别的文件格式，有FPGA编译开发环境编译后，加载到FPGA芯片中，从而实现整个被测件设备的硬件环境连接。

反馈控制分系统2主要实现功能包括：①将可视化分系统1发送的控制命令发送给目标机分系统3，实现目标机分系统3的硬件板卡检测、系统运行周期设置、系统运行、复位和暂停等功能；②接收可视化分系统1的数据分发配置表信息，并记录在设备中，根据接收的网络报文数据类型和发送地址，将相关的数据转发给目标机分系统3或其他的网络设备；③接收目标机分系统3发送的光纤数据，根据分发配置表信息将数据发送给可视化分系统1或其他的网络设备。④负责与目标机分系统3的1553B总线通讯；⑤负责与目标机分系统3的CAN总线通讯；⑥负责与目标机分系统3的RS422总线通讯。

目标机分系统3主要实现功能包括：①接收控制指令数据，根据指令进行设备自检、设备运行、复位、停止并反馈自身状态信息给反馈控制分系统2；②实现被测设备硬件环境的组建，根据路由配置信息，连接DSP、FPGA、AD/DA、I/O、RS422/485总线、1553B总线和CAN总线等板卡的引脚信号，建立完整的被测设备运行环境；③实现光纤、1553B、CAN和RS422/485的数据通讯；④由于硬件环境中所有的信号是通过FPGA路由配置的，因此能实现指定引脚信号的监视和故障注入功能。

本发明采用可灵活配置的路由方式将DSP、FPGA芯片与AD/DA、I/O、RS422/485、1553B、CAN总线等接口连接起来，重新组装出一台目标机，其硬件环境与真实设备一致，同时实现FPGA与DSP紧耦合架构中难以测试的信号的监视和数据篡改功能，对于真实的设备，某些异常功能测试项和部分接口、安全性、覆盖率测试项无法进行充分验证和全面考察，而可重构配置的FPGA和DSP紧耦合架构的测试验证系统既能满足正常功能、性能的测试，又能实现这些系统异常和故障功能模拟。

上面结合附图对本发明的实施方式作了详细说明，但是本发明并不限于上述实施方式。即使对本发明作出各种变化，倘若这些变化属于本发明权利要求及其等同技术的范围之内，则仍落入在本发明的保护范围之中。

Claims (12)

1.一种可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，包括可视化分系统、与所述可视化分系统网络连接的反馈控制分系统、与所述反馈控制分系统建立数据连接的目标机分系统，

所述可视化分系统通过网络与所述反馈控制分系统进行通讯，接收并分析所述反馈控制分系统的反馈信号，向所述反馈控制分系统发送网络信号，所述网络信号包括控制信号、测试信号；

所述控制信号用于实现对所述目标机分系统的运行、暂停、停止、周期配置功能；

所述测试信号用于实现对被测试FPGA与DSP之间的信号监测和篡改、故障注入功能；

所述反馈控制分系统负责所述目标机分系统与外界数据的通讯，用于实现可重构配置的FPGA和DSP紧耦合架构的测试验证系统中所有数据的中转、调度，将所述控制信号、测试信号发送给所述目标机分系统，接收所述目标机分系统的数据信号；

所述目标机分系统用于快速搭建可重构配置的包含FPGA与DSP芯片架构的目标原型机；

所述目标机分系统接收所述反馈控制分系统发送的控制指令，实现被测设备硬件环境的构建，并将自身状态信息反馈给所述反馈控制分系统，所述目标机分系统接收所述反馈控制分系统发送的测试指令，实现被测设备硬件的测试验证。

2.如权利要求1所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统包括DSP目标子板、与所述DSP目标子板通过第一子板接插件连接的第一通用路由母板、FPGA目标子板、与所述FPGA目标子板通过第二子板接插件连接的第二通用路由母板、通用AD/DA子板、与所述通用AD/DA子板通过第三子板接插件连接的第三通用路由母板、通用I/O子板、与所述通用I/O子板通过第四子板接插件连接的第四通用路由母板、光纤通讯子板、与所述光纤通讯子板通过第五子板接插件连接的第五通用路由母板、用于给上述各子板和各通用路由母板供电的机箱；

其中，上述各子板插件均插接于所述各通用路由母板的FPGA芯片；所述各通用路由母板，通过所述机箱的背板总线实现信号的连接，所述各通用路由母板和背板之间的管脚连接关系、所述各通用路由母板和所述各子板之间的管脚连接关系可通过所述可视化分系统的配置实现。

3.如权利要求2所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括通用RS422/485串口子板、与所述通用RS422/485串口子板通过第六子板接插件插接的第六通用路由母板，所述第六子板接插件连接于所述第六通用路由母板的FPGA芯片；所述第六通用路由母板与所述背板总线建立信号连接。

4.如权利要求3所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括CAN总线通讯子板、与所述CAN总线通讯子板通过第七子板接插件连接的第七通用路由母板，所述第七子板接插件插接于所述第七通用路由母板的FPGA芯片；所述第七通用路由母板与所述背板总线建立信号连接。

5.如权利要求4所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述目标机分系统还包括1553B通讯子板、与所述1553B通讯子板通过第八子板接插件连接的第八通用路由母板，所述第八子板接插件插接于所述第八通用路由母板的FPGA芯片；所述第八通用路由母板与所述背板总线建立信号连接。

6.如权利要求5所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述DSP目标子板留有与外接上位机通讯的第一JTAG口，通过DSP程序编译开发环境，实现被测试系统的DSP目标程序的加载；所述FPGA目标子板留有与所述外接上位机通讯的第二JTAG口，通过FPGA程序编译开发环境，实现被测系统的FPGA目标程序的加载；所述各通用路由母板留有与所述外接上位机通讯的第三JTAG口，通过FPGA程序编译开发环境，实现所述各通用路由母板上的FPGA母板路由配置目标文件的加载。

7.如权利要求5所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述反馈控制分系统通过光纤与所述光纤通讯子板连接；所述反馈控制分系统通过CAN总线与所述CAN总线通讯子板连接；所述反馈控制分系统通过1553B总线耦合器与所述1553B通讯子板连接；所述反馈控制分系统通过电缆与所述RS422/485串口子板连接。

8.如权利要求2所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述通用AD/DA子板采用常用数字量/模拟量转换芯片，所述通用AD/DA子板的引脚引出至所述第三子板接插件，所述第三子板接插件将所述通用AD/DA子板的数字引脚连接到所述第三通用路由母板的FPGA芯片，实现通过编程控制所述通用AD/DA子板与所述DSP目标子板和所述FPGA目标子板紧耦合架构之间的连接关系，所述通用AD/DA子板的模拟引脚连接到所述第三通用路由母板的DB37接口，实现对板外真实模拟信号的采集和输出；所述通用AD/DA子板的AD芯片输出的数字量为采集所述DB37接口输入的模拟信号的真实值或者为通过所述光纤通讯子板注入的模拟值；所述通用AD/DA子板的DA芯片的模拟输出值，为通过所述DB37接口输出的真实的模拟信号，或者为通过所述第三通用路由母板的FPGA芯片对所述通用AD/DA子板的DA芯片的数字量的监听值。

9.如权利要求2所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述通用I/O子板，采用常用输入/输出电路芯片，所述通用I/O子板的引脚引出至所述第四子板接插件，所述第四子板接插件与所述第四通用路由母板的FPGA的引脚和所述第四通用路由母板的DB37接口连接，输入值为板外实际输入值或者为所述可视化分系统传下的注入值，输出值为通过所述第四通用路由母板的DB37接口对板外真实输出值或者为监听输出值。

10.如权利要求2所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述DSP目标子板、所述FPGA目标子板为可插拔的目标子板。

11.如权利要求1-10任意一项所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述反馈控制分系统采用VxWork实时操作系统。

12.如权利要求11所述可重构配置的FPGA和DSP紧耦合架构的测试验证系统，其特征在于，所述可视化分系统通过以太网交换机与所述反馈控制分系统连接。

Images