JP2021071460A - 自動回路基板試験システム及びその試験方法 - Google Patents

自動回路基板試験システム及びその試験方法 Download PDF

Info

Publication number
JP2021071460A
JP2021071460A JP2019200299A JP2019200299A JP2021071460A JP 2021071460 A JP2021071460 A JP 2021071460A JP 2019200299 A JP2019200299 A JP 2019200299A JP 2019200299 A JP2019200299 A JP 2019200299A JP 2021071460 A JP2021071460 A JP 2021071460A
Authority
JP
Japan
Prior art keywords
test
signal
module
result data
control
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019200299A
Other languages
English (en)
Inventor
チェン リ、ジェームス
Cheng Lee James
チェン リ、ジェームス
盛捷 羅
Sheng-Chieh Lo
盛捷 羅
建杭 朱
Chien-Hang Chu
建杭 朱
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Cheng Uei Precision Industry Co Ltd
Original Assignee
Cheng Uei Precision Industry Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Cheng Uei Precision Industry Co Ltd filed Critical Cheng Uei Precision Industry Co Ltd
Priority to JP2019200299A priority Critical patent/JP2021071460A/ja
Publication of JP2021071460A publication Critical patent/JP2021071460A/ja
Pending legal-status Critical Current

Links

Images

Abstract

【課題】自動試験システム、特に信号を切り替える自動回路基板試験システム及びその試験方法を提供する。【解決手段】本発明は、被試験電子製品の環境に用いられる。試験信号を電子製品である被試験体に送ることで、関連パラメータを測定する。まず、試験処理モジュール30は、制御信号を被試験基板スイッチモジュール10に伝送する。前記被試験基板スイッチモジュール10は、複数のリレーを切り替えることで信号経路を切り替え、且つ制御信号をシーケンス制御信号に変換する。そして、シーケンス制御信号を試験基板に伝送して試験を行う。リターンにおいて、前記被試験基板スイッチモジュール10によって再び信号経路を切り替えて、その結果データを試験処理モジュール30に送り返す。それによって、前記システム100は、前記被試験基板スイッチモジュール10によって信号経路を切り替えることで、1回で複数の電子製品である被試験体を検査できる。【選択図】図1

Description

本発明は、自動試験システム、特に信号を切り替える自動回路基板試験システム及びその試験方法に関する。
自動試験システム(Automatic Test Equipment、ATE)は、自動化されたメカニズムによって半導体製品、電子回路装置、及びプリント回路基板等を試験するものである。そのうち、測定ユニットは、自動試験システムによく見られる重要な素子である。測定ユニットの機能は、試験信号を被試験装置(Device Under Test、DUT)に伝送して関連パラメータを測定する。よく見られるモードとしては、DUTフィードバックの符号誤り率を測定するための疑似ランダムバイナリーシーケンス(Pseudo−Randon Binary Sequence、PRBS)が挙げられる。
現在、市場での自動試験システムによって被試験装置のPRBS試験を行う時に、試験員は、試験要求に応じ、必要データ及び必要パラメータを入力し、ユーザーインタフェース(GUI)を操作して試験プロセスを変換し、そして、異なる試験プロセスに応じ、DUTの線を交換、抜き挿しすることで、複数の工程を行うことができる。
台湾特許第I479957号公報の「被試験装置と自動試験装置との間で交換する信号を抽出するためのコンセプト」において、被試験装置と自動試験装置との間で交換する信号を抽出するためのプリント回路基板が開示されている。前記プリント回路基板は、複数の第1端子、複数の第2端子、複数本の伝送線、及び抽出回路を備える。前記複数の第1端子は、前記被試験装置のスロットの端子と接触するように配置される。前記複数の第2端子は、前記自動試験装置の試験固定部材の端子と接触するように配置される。前記端子は、前記被試験装置のスロットの前記端子に接続される。前記複数本の伝送線は、前記複数の第1端子及び前記複数の第2端子に接続するように配置される。前記抽出回路は、前記複数本の伝送線のいずれか1つに電気的に接続され、前記被試験装置と前記自動試験装置との間に前記1本の伝送線を介して交換する信号を抽出するように設置されることで、抽出信号を得る。また、前記抽出回路は、抵抗器又は抵抗ネットワークを有する。そのうち、前記被試験装置と前記自動試験との間に前記1本の伝送線を介して交換する信号において、前記プリント回路基板による損失が6dB以下である。
台湾特許第I561839号公報の「集積回路試験インタフェース及び自動試験装置」において、被試験素子の試験に用いられ、自動試験装置にアップグレードできる集積回路試験インタフェースが開示されている。前記集積回路試験インタフェースは、少なくとも1つの試験信号を前記自動試験装置の試験機に受信又は伝送する少なくとも1つのリード線と、前記少なくとも1つのリード線に接続してデジタル信号を生成する複数のデジタイザと、前記複数のデジタイザに接続して前記デジタル信号を処理するプロセッサーと、前記プロセッサーとコンピューター設備を接続して前記プロセッサーの出力信号を前記コンピューター設備に伝送するコネクタとを備える。そのうち、前記集積回路試験インタフェースは、前記自動試験装置の前記試験機と測定機との間に設ける。
今のところ、従来の自動試験システムの問題点としては、試験システムにおいて、1回で1つの被試験体しか試験できないことにある。例えば、被試験体A及び被試験体Bがある場合、前記試験システムを前記被試験体Aに接続して試験動作を行う。その後、前記被試験体Aを取り外して、前記被試験体Bに接続してから試験動作を行う。本発明の自動回路基板試験システムを使用すれば、前記問題を解決できる。すなわち、本発明によれば、1回で複数の被試験体に接続でき、信号経路の切り替えによって複数の被試験体の試験を行うことができる。
しかしながら、被試験体がますます多様化すると同時に、その動作もますます精密になる。そのため、日増しに複雑になる試験要求を対応するために、機能がより高い自動試験システム及び方法が求められている。開発者が達成しようとしている目標は、試験プロセスの簡単化及び試験時間の短縮ができ、より柔軟性があって、より効率的な自動試験システムである。
本発明の主な目的としては、自動回路基板試験システム及びその試験方法を提供することにある。前記試験システムは、被試験基板スイッチモジュール及び制御モジュールに接続され、さらに試験基板に接続される。そして、制御モジュールによって被試験基板スイッチモジュールを制御し、リレーを速やかに切り替えることで、信号経路を切り替える。そのため、前記試験システムは、1回で複数の被試験体に接続して試験を行うことができる。さらに、前記試験システムを使用すれば、人員の削減、試験時間の短縮、完全自動化、記録が可能であり、試験処理モジュールで分析した分析結果をユーザーインタフェースに表示することができる。
前記目的及び他の目的を達成するために、本発明の目的としては、自動回路基板試験システムを提供することにある。前記自動回路基板試験システムは、少なくとも1つの被試験基板スイッチモジュールと、制御モジュールと、試験処理モジュールとを備える。前記被試験基板スイッチモジュールは、複数のリレーを有し、試験基板に接続される。前記試験基板は、第1信号ポートと、第2信号ポートと、第3信号ポートと、リピータとを有する。前記第2信号ポート及び前記第3信号ポートは、信号線で互いに接続される。前記第1信号ポートは、前記リピータに接続される。前記被試験基板スイッチモジュールは、前記第2信号ポート及び前記第3信号ポートにそれぞれ接続される。前記制御モジュールは、制御バスを介して前記被試験基板スイッチモジュールに接続され、前記被試験基板スイッチモジュールを制御する。前記試験処理モジュールは、前記試験基板から測定した暗号化結果データを受信し、且つ少なくとも2つのシリアルポートバスを介して前記制御モジュール及び前記第1信号ポートにそれぞれ接続される。
前記試験処理モジュールは、制御信号を前記制御モジュールに伝送する。前記制御モジュールは、前記制御信号をシーケンス制御信号に変換して前記被試験基板スイッチモジュールに伝送し、前記被試験基板スイッチモジュールのリレーを制御して信号経路を切り替え、前記試験基板は、結果データを前記被試験基板スイッチモジュールに送り返す。前記被試験基板スイッチモジュールが前記結果データを受信してパケット化して前記暗号化結果データを生成する。前記被試験基板スイッチモジュールは、前記結果暗号化データをシーケンスリターン信号を介して制御モジュールに伝送する。前記制御モジュールは、前記シーケンスリターン信号をリターン信号に変換し、且つ前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送する。
好ましくは、前記被試験基板スイッチモジュールは、少なくとも2つの被試験基板と、少なくとも1つのリレーモジュールと、ソフトウェアプロテクターとを備える。前記被試験基板は、それぞれ前記第2信号ポート及び前記第3信号ポートに接続され、且つ前記リレーモジュールに接続される。前記リレーモジュールは、前記制御バスを介して前記制御モジュールに接続される。前記ソフトウェアプロテクターは、ソフトウェアバスを介して前記リレーモジュールに接続され、前記リレーモジュールからのリターンデータを暗号化する。前記シリアルポートバスの数は3本であり、それぞれ前記第1信号ポート、前記制御モジュール及び前記ソフトウェアプロテクターに接続され、且つ前記試験処理モジュールに接続される。
好ましくは、前記リレーモジュールは、前記シーケンス制御信号によって、前記リレーモジュールの拡張チップの出力リード線を制御し、前記リレーのオン/オフによって信号経路を切り替える。
好ましくは、前記暗号化結果データは、試験日時と、作業指示書情報と、試験テーションと、試験プロセスと、試験項目と、試験結果とを含む。前記暗号化結果データは、前記試験処理モジュールに保存される。
好ましくは、前記試験結果は、複数の試験結果の詳細内容を含む。
好ましくは、前記制御モジュールの発振周波数は24MHzである。
好ましくは、前記制御モジュールは、3.3Vの直流電圧を前記制御モジュールのマイクロコントローラーに提供する制御電源チップを有する。前記リレーモジュールは、3.3Vの直流電圧を前記拡張チップに提供するリレー電源チップを有する。
好ましくは、前記拡張チップは、集積回路バスのインタフェースと複数のリード線とを有する。
好ましくは、前記試験システムの総試験時間は0〜200秒である。
前記目的及び他の目的を達成するために、本発明の他の目的としては、自動回路基板試験システムの試験方法を提供することにある。前記自動回路基板試験システムの試験方法は、
前記試験処理モジュールが前記第1信号ポートを介して前記リピータを設定し、試験モードに入る設定工程と、
前記試験処理モジュールが前記制御信号を前記制御モジュールに伝送する試験信号伝送工程と、
前記制御モジュールが前記制御信号を受信し、その信号を前記制御モジュールのマイクロコントローラーに伝送し、且つ前記シーケンス制御信号に変換する信号変換工程と、
前記マイクロコントローラーが前記シーケンス制御信号を前記制御モジュールのメモリに伝送し、前記メモリでデータ照合を行い、さらに前記シーケンス制御信号を前記マイクロコントローラーに送り返し、前記マイクロコントローラーによって前記シーケンス制御信号を前記被試験基板スイッチモジュールのリレーモジュールに伝送するデータ照合工程と、
前記リレーモジュールが前記シーケンス制御信号を受信し、前記リレーを制御して経路を切り替え、前記シーケンス制御信号を前記試験基板に伝送する信号経路切り替え工程と、
前記試験基板が前記シーケンス制御信号を受信し、前記試験基板に対して試験動作を行う試験工程と、
前記リレーモジュールが前記結果データを受信して前記シーケンスリターン信号を介してソフトウェアプロテクターに伝送する結果データ受信工程と、
前記ソフトウェアプロテクターが前記結果データを受信してパケット化して前記暗号化結果データを生成し、さらに前記シーケンスリターン信号を前記リターン信号に変換し、前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送するパケット工程と、
前記試験処理モジュールが前記暗号化結果データを受信して前記試験処理モジュールに保存する保存工程と、を備える。
本発明の自動回路基板試験システム及びその試験方法は、自動回路基板試験システムを利用して自動回路基板試験方法と組み合わせ、前記被試験基板スイッチモジュールの前記リレーを切り替えることで、信号経路を切り替える。そのため、同時に複数の前記被試験基板を試験できる。よって、試験プロセスの簡単化及び試験時間の短縮に有利である。
本発明の好ましい実施例の自動回路基板試験システムを示す模式図である。 本発明の好ましい実施例の自動回路基板試験方法を示すフローチャートである。 本発明の好ましい実施例の自動回路基板試験システムを示す模式図である。 本発明の好ましい実施例において、制御モジュールとリレーモジュールを接続する模式図である。 本発明の好ましい実施例の暗号化結果データを示す模式図である。 本発明の好ましい実施例の試験結果の詳細内容を示す模式図である。 本発明の好ましい実施例の自動回路基板試験方法を示すフローチャートである。
図1を参照しながら説明する。図1は、本発明の好ましい実施例の自動回路基板試験システムを示す模式図である。本発明の1つの実施例である自動回路基板試験システム100は、少なくとも1つの被試験基板スイッチモジュール10と、制御モジュール20と、試験処理モジュール30とを備える。
図1及び図3に示すように、前記被試験基板スイッチモジュール10(DUT Switch Circuit)は、試験基板40(Test board)に接続される。前記試験基板40は、第1信号ポート42c(MDIO0)と、第2信号ポート42a(MDIO1)と、第3信号ポート42b(MDIO2)と、及びリピータ41(Retimer)とを有する。前記第2信号ポート42a(MDIO1)及び前記第3信号ポート42b(MDIO2)は、信号線43(Cable)で互いに接続される、前記第1信号ポート42c(MDIO0)は、前記リピータ41に接続される。前記被試験基板スイッチモジュール10は、前記第2信号ポート42a(MDIO1)及び前記第3信号ポート42b(MDIO2)にそれぞれ接続される。図4に示すように、前記被試験基板スイッチモジュール10は、複数のリレー111a、111b(Relay)を有する。本実施例において、前記信号線43は1対1の試験線であり、前記第2信号ポート42a(MDIO1)及び前記第3信号ポート42b(MDIO2)に接続される。他の実施例において、MDIO1〜MDIO5の信号ポートを有するため、前記信号線43は、1対4の試験線を有してもよい。前記信号ポート数は、異なる前記信号線43の形式に対応してもよい。
前記制御モジュール20(Control board)は、制御バス21(I2C)を介して前記被試験基板スイッチモジュール10に接続される。前記制御モジュール20は、前記被試験基板スイッチモジュール10を制御する。本実施例において、前記制御モジュール20の発振周波数は24MHzであるが、それらに限定されない。設計者の回路設計によって変換してもよい。
前記試験処理モジュール30(GUI−PC)は、前記試験基板40を測定した暗号化結果データ32を受信する。前記試験処理モジュール30は、2つのシリアルポートバス31b、31c(図示せず)(USB2、3)を介して前記制御モジュール20及び前記第1信号ポート42c(MDIO0)(図示せず)にそれぞれ接続される。
また、前記試験処理モジュール30は、制御信号(USB信号)を前記制御モジュール20に伝送する。前記制御モジュール20は、前記制御信号(USB信号)をシーケンス制御信号(I2C信号)に変換する。そして、前記シーケンス制御信号(I2C信号)を再び前記被試験基板スイッチモジュール10に伝送し、且つ前記被試験基板スイッチモジュール10の前記リレー111a、111bを制御し、信号経路を切り替える。前記試験基板40は、結果データを前記被試験基板スイッチモジュール10に送り返す。前記被試験基板スイッチモジュール10は、前記結果データをシーケンスリターン信号(I2Cリターン信号)で前記制御モジュール20に伝送する。前記制御モジュール20は、前記シーケンスリターン信号(I2Cリターン信号)をリターン信号(USBリターン信号)に変換し、且つ前記暗号化結果データ32を前記リターン信号(USBリターン信号)で前記試験処理モジュール30に伝送する。
図2を参照しながら説明する。図2は、本発明の好ましい実施例の自動回路基板試験方法を示すフローチャートである。そのうち、下記工程を行う。
まず、設定工程S1において、前記試験処理モジュール30は、前記シリアルポートバス31c(USB3)を介して前記第1信号ポート42c(MDIO0)に接続され、前記リピータ41(Retimer)を設定して試験モードに入る(図示せず)。
そして、試験信号伝送工程S2において、前記試験処理モジュール30が前記制御信号(USB信号)を前記制御モジュール20に伝送する。
そして、信号経路切り替え工程S3において、前記被試験スイッチモジュール10は、前記シーケンス制御信号(I2C信号)を受信し、前記リレー111a、111bを制御して経路を切り替え、前記試験基板40に伝送する。
そして、試験工程S4において、前記試験基板40が前記シーケンス制御信号(I2C信号)を受信し、前記試験基板40に対して試験動作を行う。
そして、結果データ受信工程S5において、前記被試験スイッチモジュール10が前記結果データを受信してパケット化して前記暗号化結果データ32を生成し、さらに前記結果データを前記シーケンスリターン信号(I2Cリターン信号)で前記制御モジュール20に伝送する。
最後、保存工程S6において、前記試験処理モジュール30が前記暗号化結果データ32を受信し、保存する。
本発明の構造的な特徴、技術的な手段及びその効果をさらに具体的に理解するために、以下、本発明の実施形態を説明する。
図1及び図3を参照しながら説明する。図3は、本発明の好ましい実施例の自動回路基板試験システムを示す模式図である。本発明の被試験基板スイッチモジュール10は、少なくとも2つの被試験基板13a、13b(DUT)と、少なくとも1つのリレーモジュール11(Relay board)と、ソフトウェアプロテクター12(Dongle)とを備える。前記被試験基板13a、13bは、それぞれ前記第2信号ポート42a(MDIO1)及び前記第3信号ポート42b(MDIO2)に接続される。前記被試験基板13a、13bは、それぞれ前記リレーモジュール11に接続する。前記リレーモジュール11は、前記制御バス21(I2C)を介して前記制御モジュール20に接続される。前記ソフトウェアプロテクター12は、ソフトウェアバス121(I2C)を介して前記リレーモジュール11に接続される。前記ソフトウェアプロテクター12は、前記リレーモジュール11からのリターンデータを暗号化する。
また、前記シリアルポートバスの数は3本である。前記シリアルポートバス31a、31b、31c(USB1〜3)は、それぞれ前記第1信号ポート42c(MDIO0)、前記制御モジュール20、及び前記ソフトウェアプロテクター12に接続され、さらに前記試験処理モジュール30に接続される。前記被試験基板13a、13b(DUT)数は、使用者の要求に応じて複数を設けてもよい。即ち、本発明において、複数の被試験基板13a、13bを試験できる。
図4を参照しながら説明する。図4は、本発明の好ましい実施例において、制御モジュールとリレーモジュールを接続する模式図である。前記リレーモジュール11は、前記シーケンス制御信号(I2C信号)によって前記リレーモジュール11の拡張チップ114(Expander IC)の出力リード線を制御し、前記リレー111a、111bのオン/オフによって信号経路を切り替える。前記拡張チップ114は、集積回路バスのインタフェース(I2Cインタフェース)と複数のリード線(GPIO)とを有する。
図4に示すように、前記制御モジュール20は、3.3Vの直流電圧を前記制御モジュール20のマイクロコントローラー22に提供する制御電源チップ24を有する。前記リレーモジュール11は、3.3Vの直流電圧を前記拡張チップ114に提供するリレー電源チップ112を有する。
図4に示すように、前記制御モジュール20は、前記シリアルポートバス31bによって5Vの直流電圧を前記制御電源チップ24に提供する。そして、前記制御電源チップ24によって3.3Vの直流電圧を変換して前記制御モジュール20のマイクロコントローラー22に提供する。前記リレーモジュール11は、5Vの直流電圧を前記リレー電源チップ112に提供する電源供給素子113をさらに有し、前記リレー電源チップ112によって3.3Vの直流電圧を変換して前記拡張チップ114に提供する。
図5及び図6を参照しながら説明する。図5は、本発明の好ましい実施例の暗号化結果データを示す模式図であり、図6は、本発明の好ましい実施例の試験結果の詳細内容を示す模式図である。前記暗号化結果データ32は、試験日時321と、作業指示書情報322と、試験テーション323と、試験プロセス324と、試験項目325と、試験結果326とを含み、且つ前記試験処理モジュール30に保存される。そのうち、前記試験結果326は、複数の試験結果の詳細内容3261を含む。
図5に示すように、前記試験項目におけるConnect Test0〜Connect Test2の試験内容は、各モジュールと素子との接続状況である。また、前記試験システムの環境設定も検査する。前記試験プロセスは、各試験項目のプロセスを表し、且つ試験結果を箇条書きに表示する。
図7、並びに図3及び図4を参照しながら説明する。図7は、本発明の好ましい実施例の自動回路基板試験方法を示すフローチャートである。本発明において、上記自動回路基板試験システム100を中心として下記試験工程を行う。
まず、前記設定工程S1において、図3に示すように、前記試験処理モジュール30は、前記シリアルポートバス31c(USB3)を介して前記第1信号ポート42c(MDIO0)に接続され、且つ前記リピータ41(Retimer)を設定して試験モードに入る。
そして、前記試験信号伝送工程S2において、図3に示すように、前記試験処理モジュール30が前記制御信号(USB信号)を前記制御モジュール20に伝送する。本実施例において、前記試験処理モジュール30は、前記シリアルポートバス31b(USB2)を介して命令を前記制御モジュール20に送る。
続いて、信号変換工程S21において、図3に示すように、前記制御モジュール20が前記制御信号(USB信号)を受信して前記制御モジュール20のマイクロコントローラー22(MCU)に伝送し、且つ前記制御信号(USB信号)を前記シーケンス制御信号(I2C信号)に変換する。
本実施例において、前記マイクロコントローラー22は、FPGA(Field Programmable Gate Array)、又はCPU(Central Processing Unit)であってもよい。
その場合、データ照合工程S22において、図4に示すように、前記マイクロコントローラー22が前記シーケンス制御信号をメモリ23(EEPROM)に伝送し、前記メモリ23でデータ照合を行う。そして、前記シーケンス制御信号(I2C信号)を前記マイクロコントローラー22に送り返す。前記マイクロコントローラー22は、前記シーケンス制御信号(I2C信号)を前記リレーモジュール11に伝送する。
さらに、データ照合工程S22において、前記メモリ23は、PROM(Programmable Read−Only Memory)、EPROM(Erasable Programmable Read−Only Memory)、フラッシュメモリ(Flash Memory)等の不揮発性メモリ(Non−Volatile Memory)であってもよく、DRAM(Dynamic Rand Access Memory)、SRAM(Static Rand Access Memory)等の揮発性メモリ(Volatile Memory)であってもよい。
そして、前記信号経路切り替え工程S3において、図3及び図4に示すように、前記リレーモジュール11は、前記シーケンス制御信号(I2C信号)を受信し、且つ前記リレー111a、111bを制御して経路を切り替える。そして、前記リレーモジュール11は、前記シーケンス制御信号(I2C信号)を前記試験基板40に伝送する。本実施例において、前記リレーモジュール11によって前記リレー111a、111bを切り替えることで、前記ソフトウェアプロテクター12を前記第2信号ポート42a(MDIO1)に接続する。
そして、前記試験工程S4において、前記試験基板40は、前記シーケンス制御信号(I2C信号)を受信し、前記試験基板40に対して試験動作を行う。本実施例において、図3に示すように、前記試験処理モジュール30は、前記シリアルポートバス31a(USB1)を介して、前記ソフトウェアプロテクター12によって前記第2信号ポート42a(MDIO1)の前記被試験基板13a(DUT)に対して試験を行う。
そして、前記結果データ受信工程S5において、前記リレーモジュール11は、前記結果データを受信して前記シーケンスリターン信号(I2Cリターン信号)で前記ソフトウェアプロテクター12に伝送する。本実施例において、図3に示すように、前記リレーモジュール11によって前記リレー111a、111bを切り替えることで、前記ソフトウェアプロテクター12を前記第2信号ポート42a(MDIO1)に接続する。
続いて、パケット工程S51において、図3に示すように、前記ソフトウェアプロテクター12は、前記結果データを受信してパケット化して前記暗号化結果データ32を生成し、さらに前記シーケンスリターン信号(I2Cリターン信号)を前記リターン信号(USBリターン信号)に変換する。そして、前記暗号化結果データ32を前記リターン信号(USBリターン信号)で前記試験処理モジュール30に伝送する。
最後、前記保存工程S6において、前記試験処理モジュール30は、前記暗号化結果データ32を受信して前記試験処理モジュール30に保存する。
また、前記工程は、前記第2信号ポート42a(MDIO1)の設定、指令の伝送、信号の切り替え、試験及びリターンデータを例とする工程である。前記第2信号ポート42a(MDIO1)及び前記第3信号ポート42b(MDIO2)によって同時に試験を行う場合、上記工程を繰り返して実行する。その相違点としては、前記リレーモジュール11によって信号経路を切り替えることで、前記ソフトウェアプロテクター12を前記第2信号ポート42a(MDIO1)又は第3信号ポート42b(MDIO2)に接続し、そうすることによって、命令が伝送されるか、又は前記暗号化結果データ32が送り返される。
他の実施例において、5つの前記信号ポート(MDIO1〜MDIO5)を有し、それらが5つの前記被試験基板に接続される。そのため、前記信号経路切り替え工程S3を5回繰り返す必要がある。また、前記結果データ受信工程S5も5回繰り返す必要がある。そのため、前記信号ポート数は、前記信号線43の形式に対応して変更してもよい。前記信号経路切り替え工程S3及び前記結果データ受信工程S5において、前記信号ポート数に対応して実行回数を変更する。
以下、本発明の特徴及びその効果をまとめて説明する。
本発明の自動回路基板試験システム及びその試験方法を使用すれば、前記被試験基板スイッチモジュール10が動作している状態において、前記リレー111a、111bを速やかに切り替えることで信号経路を切り替えられる。さらに、前記被試験基板13a、13bに接続されることで、試験の全過程において、手動で前記信号線43を抜き挿しする必要も、前記被試験基板13a、13bを交換する必要もない。完全自動化を実現でき、試験時間を短縮できる。
それによって、本発明は、下記実施的な効果及び技術的な効果を有する。
1.本発明において、前記試験システム100は、前記被試験基板スイッチモジュール10の前記リレー111a、111bを切り替えることで、信号経路を切り替える。手動で前記信号線43を抜き挿しする必要も、前記被試験基板13a、13bを交換する必要もないため、人員の削減ができる。
2.本発明において、前記試験処理モジュール30によって前記暗号化結果データ32を保存する。そのため、前記試験システム100は、手動ですべての結果データを記録する必要がない。記録員のミスを予防できるため、試験結果の誤り率を低減できる。
3.本発明において、前記試験処理モジュール30によって前記暗号化結果データ32を分析し、解析した前記暗号化結果データ32を前記ユーザーインタフェースに表示する。そのため、試験員がそのまま試験結果を確認できるため、エンジニア人員による判断を必要としない。前記試験システム100にてデータを即時に表示されるため、試験時間及び人力コストの節約ができる。
4.本発明実施例の自動回路基板試験システム及びその試験方法は、総試験時間を150秒に短縮できる。さらに、操作プロセスを簡単化するため、非常に利用性を有する。
具体的な実施例によって本発明の実施形態を説明したが、当業者は、本明細書の開示内容に基づいて本発明の他の利点及び効果を理解できる。本発明は、他の具体的な実施形態によって実行又は使用できる。本発明の明細書の各要件等は、異なる観点及び使用に応じ、本発明の精神を逸脱しない範囲で様々な修飾及び変更を行ってもよい。
注意すべきことは、本明細書の図面に開示されている構造、比率、大きさ、素子数等は、当業者が理解できるように明細書の開示内容に合わせて例示されるものに過ぎず、技術的な実質的な意味を有しない。本発明は、それらに限定されていない。本発明の効果及び目的に影響を及ばない範囲内において、すべての構造の修飾、比率関係の変更、又は大きさの調整は、いずれも本発明の範囲に含む。
(付記)
(付記1)
少なくとも1つの被試験基板スイッチモジュールと、制御モジュールと、試験処理モジュールとを備え、
前記被試験基板スイッチモジュールは、複数のリレーを有し、試験基板に接続され、
前記試験基板は、第1信号ポートと、第2信号ポートと、第3信号ポートと、リピータとを有し、
前記第2信号ポート及び前記第3信号ポートは、信号線で互いに接続され、
前記第1信号ポートは、前記リピータに接続され、
前記被試験基板スイッチモジュールは、前記第2信号ポート及び前記第3信号ポートにそれぞれ接続され、
前記制御モジュールは、制御バスを介して前記被試験基板スイッチモジュールに接続され、前記被試験基板スイッチモジュールを制御し、
前記試験処理モジュールは、前記試験基板から測定した暗号化結果データを受信し、且つ少なくとも2つのシリアルポートバスを介して前記制御モジュール及び前記第1信号ポートにそれぞれ接続され、
前記試験処理モジュールは、制御信号を前記制御モジュールに伝送し、
前記制御モジュールは、前記制御信号をシーケンス制御信号に変換して前記被試験基板スイッチモジュールに伝送し、前記被試験基板スイッチモジュールのリレーを制御して信号経路を切り替え、
前記試験基板は、結果データを前記被試験基板スイッチモジュールに送り返し、
前記被試験基板スイッチモジュールが前記結果データを受信してパケット化して前記暗号化結果データを生成し、
前記被試験基板スイッチモジュールは、前記暗号化結果データをシーケンスリターン信号を介して制御モジュールに伝送し、
前記制御モジュールは、前記シーケンスリターン信号をリターン信号に変換し、且つ前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送することを特徴とする、
自動回路基板試験システム。
(付記2)
前記被試験基板スイッチモジュールは、少なくとも2つの被試験基板と、少なくとも1つのリレーモジュールと、ソフトウェアプロテクターとを備え、
前記被試験基板は、それぞれ前記第2信号ポート及び前記第3信号ポートに接続され、且つ前記リレーモジュールに接続され、
前記リレーモジュールは、前記制御バスを介して前記制御モジュールに接続され、
前記ソフトウェアプロテクターは、ソフトウェアバスを介して前記リレーモジュールに接続され、前記リレーモジュールからのリターンデータを暗号化し、
前記シリアルポートバスの数は3本であり、それぞれ前記第1信号ポート、前記制御モジュール及び前記ソフトウェアプロテクターに接続され、且つ前記試験処理モジュールに接続されることを特徴とする、
付記1に記載の自動回路基板試験システム。
(付記3)
前記リレーモジュールは、前記シーケンス制御信号によって、前記リレーモジュールの拡張チップの出力リード線を制御し、前記リレーのオン/オフによって信号経路を切り替えることを特徴とする、
付記2に記載の自動回路基板試験システム。
(付記4)
前記暗号化結果データは、試験日時と、作業指示書情報と、試験テーションと、試験プロセスと、試験項目と、試験結果とを含み、
前記暗号化結果データは前記試験処理モジュールに保存されることを特徴とする、
付記1に記載の自動回路基板試験システム。
(付記5)
前記試験結果は、複数の試験結果の詳細内容を含むことを特徴とする、付記4に記載の自動回路基板試験システム。
(付記6)
前記制御モジュールの発振周波数は24MHzであることを特徴とする、付記2に記載の自動回路基板試験システム。
(付記7)
前記制御モジュールは、3.3Vの直流電圧を前記制御モジュールのマイクロコントローラーに提供する制御電源チップを有し、
前記リレーモジュールは、3.3Vの直流電圧を前記拡張チップに提供するリレー電源チップを有することを特徴とする、
付記3に記載の自動回路基板試験システム。
(付記8)
前記拡張チップは、集積回路バスのインタフェースと複数のリード線とを有することを特徴とする、付記3に記載の自動回路基板試験システム。
(付記9)
前記試験システムの総試験時間は0〜200秒であることを特徴とする、付記1に記載の自動回路基板試験システム。
(付記10)
付記1〜9のいずれか1つに記載の自動回路基板試験システムを使用する試験方法であって、
前記試験処理モジュールが前記第1信号ポートを介して前記リピータを設定して試験モードに入る設定工程と、
前記試験処理モジュールが前記制御信号を前記制御モジュールに伝送する試験信号伝送工程と、
前記制御モジュールが前記制御信号を受信し、前記制御信号を前記制御モジュールのマイクロコントローラーに伝送し、且つ前記制御信号を前記シーケンス制御信号に変換する信号変換工程と、
前記マイクロコントローラーが前記シーケンス制御信号を前記制御モジュールのメモリに伝送し、前記メモリでデータ照合を行い、さらに前記シーケンス制御信号を前記マイクロコントローラーに送り返し、前記マイクロコントローラーによって前記シーケンス制御信号を前記被試験基板スイッチモジュールのリレーモジュールに伝送するデータ照合工程と、
前記リレーモジュールが前記シーケンス制御信号を受信し、前記リレーを制御して経路を切り替え、前記シーケンス制御信号を前記試験基板に伝送する信号経路切り替え工程と、
前記試験基板が前記シーケンス制御信号を受信し、前記試験基板に対して試験動作を行う試験工程と、
前記リレーモジュールが前記結果データを受信して前記シーケンスリターン信号を介してソフトウェアプロテクターに伝送する結果データ受信工程と、
前記ソフトウェアプロテクターが前記結果データを受信してパケット化して前記暗号化結果データを生成し、さらに前記シーケンスリターン信号を前記リターン信号に変換し、前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送するパケット工程と、
前記試験処理モジュールが前記暗号化結果データを受信して前記試験処理モジュールに保存する保存工程と、
を有することを特徴とする自動回路基板試験システムの試験方法。
100 自動回路基板試験システム
10 被試験基板スイッチモジュール
11 リレーモジュール
111a、111b リレー
112 リレー電源チップ
113 電源供給素子
114 拡張チップ
12 ソフトウェアプロテクター
121 ソフトウェアバス
13a、13b 被試験基板
20 制御モジュール
21 制御バス
22 マイクロコントローラー
23 メモリ
24 制御電源チップ
30 試験処理モジュール
31a、31b、31c シリアルポートバス
32 暗号化結果データ
321 試験日時
322 作業指示書情報
323 試験テーション
324 試験プロセス
325 試験項目
326 試験結果
3261 試験結果の詳細内容
40 試験基板
41 リピータ
42a 第2信号ポート
42b 第3信号ポート
42c 第1信号ポート
43 信号線
S1 設定工程
S2 試験信号伝送工程
S21 信号変換工程
S22 データ照合工程
S3 信号経路切り替え工程
S4 試験工程
S5 結果データ受信工程
S51 パケット工程
S6 保存工程

Claims (10)

  1. 少なくとも1つの被試験基板スイッチモジュールと、制御モジュールと、試験処理モジュールとを備え、
    前記被試験基板スイッチモジュールは、複数のリレーを有し、試験基板に接続され、
    前記試験基板は、第1信号ポートと、第2信号ポートと、第3信号ポートと、リピータとを有し、
    前記第2信号ポート及び前記第3信号ポートは、信号線で互いに接続され、
    前記第1信号ポートは、前記リピータに接続され、
    前記被試験基板スイッチモジュールは、前記第2信号ポート及び前記第3信号ポートにそれぞれ接続され、
    前記制御モジュールは、制御バスを介して前記被試験基板スイッチモジュールに接続され、前記被試験基板スイッチモジュールを制御し、
    前記試験処理モジュールは、前記試験基板から測定した暗号化結果データを受信し、且つ少なくとも2つのシリアルポートバスを介して前記制御モジュール及び前記第1信号ポートにそれぞれ接続され、
    前記試験処理モジュールは、制御信号を前記制御モジュールに伝送し、
    前記制御モジュールは、前記制御信号をシーケンス制御信号に変換して前記被試験基板スイッチモジュールに伝送し、前記被試験基板スイッチモジュールのリレーを制御して信号経路を切り替え、
    前記試験基板は、結果データを前記被試験基板スイッチモジュールに送り返し、
    前記被試験基板スイッチモジュールが前記結果データを受信してパケット化して前記暗号化結果データを生成し、
    前記被試験基板スイッチモジュールは、前記暗号化結果データをシーケンスリターン信号を介して制御モジュールに伝送し、
    前記制御モジュールは、前記シーケンスリターン信号をリターン信号に変換し、且つ前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送することを特徴とする、
    自動回路基板試験システム。
  2. 前記被試験基板スイッチモジュールは、少なくとも2つの被試験基板と、少なくとも1つのリレーモジュールと、ソフトウェアプロテクターとを備え、
    前記被試験基板は、それぞれ前記第2信号ポート及び前記第3信号ポートに接続され、且つ前記リレーモジュールに接続され、
    前記リレーモジュールは、前記制御バスを介して前記制御モジュールに接続され、
    前記ソフトウェアプロテクターは、ソフトウェアバスを介して前記リレーモジュールに接続され、前記リレーモジュールからのリターンデータを暗号化し、
    前記シリアルポートバスの数は3本であり、それぞれ前記第1信号ポート、前記制御モジュール及び前記ソフトウェアプロテクターに接続され、且つ前記試験処理モジュールに接続されることを特徴とする、
    請求項1に記載の自動回路基板試験システム。
  3. 前記リレーモジュールは、前記シーケンス制御信号によって、前記リレーモジュールの拡張チップの出力リード線を制御し、前記リレーのオン/オフによって信号経路を切り替えることを特徴とする、
    請求項2に記載の自動回路基板試験システム。
  4. 前記暗号化結果データは、試験日時と、作業指示書情報と、試験テーションと、試験プロセスと、試験項目と、試験結果とを含み、
    前記暗号化結果データは前記試験処理モジュールに保存されることを特徴とする、
    請求項1に記載の自動回路基板試験システム。
  5. 前記試験結果は、複数の試験結果の詳細内容を含むことを特徴とする、請求項4に記載の自動回路基板試験システム。
  6. 前記制御モジュールの発振周波数は24MHzであることを特徴とする、請求項2に記載の自動回路基板試験システム。
  7. 前記制御モジュールは、3.3Vの直流電圧を前記制御モジュールのマイクロコントローラーに提供する制御電源チップを有し、
    前記リレーモジュールは、3.3Vの直流電圧を前記拡張チップに提供するリレー電源チップを有することを特徴とする、
    請求項3に記載の自動回路基板試験システム。
  8. 前記拡張チップは、集積回路バスのインタフェースと複数のリード線とを有することを特徴とする、請求項3に記載の自動回路基板試験システム。
  9. 前記試験システムの総試験時間は0〜200秒であることを特徴とする、請求項1に記載の自動回路基板試験システム。
  10. 請求項1〜9のいずれか1項に記載の自動回路基板試験システムを使用する試験方法であって、
    前記試験処理モジュールが前記第1信号ポートを介して前記リピータを設定して試験モードに入る設定工程と、
    前記試験処理モジュールが前記制御信号を前記制御モジュールに伝送する試験信号伝送工程と、
    前記制御モジュールが前記制御信号を受信し、前記制御信号を前記制御モジュールのマイクロコントローラーに伝送し、且つ前記制御信号を前記シーケンス制御信号に変換する信号変換工程と、
    前記マイクロコントローラーが前記シーケンス制御信号を前記制御モジュールのメモリに伝送し、前記メモリでデータ照合を行い、さらに前記シーケンス制御信号を前記マイクロコントローラーに送り返し、前記マイクロコントローラーによって前記シーケンス制御信号を前記被試験基板スイッチモジュールのリレーモジュールに伝送するデータ照合工程と、
    前記リレーモジュールが前記シーケンス制御信号を受信し、前記リレーを制御して経路を切り替え、前記シーケンス制御信号を前記試験基板に伝送する信号経路切り替え工程と、
    前記試験基板が前記シーケンス制御信号を受信し、前記試験基板に対して試験動作を行う試験工程と、
    前記リレーモジュールが前記結果データを受信して前記シーケンスリターン信号を介してソフトウェアプロテクターに伝送する結果データ受信工程と、
    前記ソフトウェアプロテクターが前記結果データを受信してパケット化して前記暗号化結果データを生成し、さらに前記シーケンスリターン信号を前記リターン信号に変換し、前記暗号化結果データを前記リターン信号を介して前記試験処理モジュールに伝送するパケット工程と、
    前記試験処理モジュールが前記暗号化結果データを受信して前記試験処理モジュールに保存する保存工程と、
    を有することを特徴とする自動回路基板試験システムの試験方法。
JP2019200299A 2019-11-01 2019-11-01 自動回路基板試験システム及びその試験方法 Pending JP2021071460A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019200299A JP2021071460A (ja) 2019-11-01 2019-11-01 自動回路基板試験システム及びその試験方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019200299A JP2021071460A (ja) 2019-11-01 2019-11-01 自動回路基板試験システム及びその試験方法

Publications (1)

Publication Number Publication Date
JP2021071460A true JP2021071460A (ja) 2021-05-06

Family

ID=75712973

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019200299A Pending JP2021071460A (ja) 2019-11-01 2019-11-01 自動回路基板試験システム及びその試験方法

Country Status (1)

Country Link
JP (1) JP2021071460A (ja)

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113325823A (zh) * 2021-05-31 2021-08-31 重庆川仪速达机电有限公司 一种柴油机监控仪自动测试系统及测试的方法
CN113589092A (zh) * 2021-09-28 2021-11-02 苏州浪潮智能科技有限公司 疲劳机、设备上下电测试系统及上下电测试方法
CN113740091A (zh) * 2021-08-18 2021-12-03 漳州众环科技股份有限公司 一种整机自动测试方法
CN113933684A (zh) * 2021-09-26 2022-01-14 武汉光谷信息光电子创新中心有限公司 一种芯片特性的测试系统及方法
CN114047427A (zh) * 2021-10-28 2022-02-15 国核自仪系统工程有限公司 电路板卡的测试系统
CN115061032A (zh) * 2022-06-14 2022-09-16 无锡华大国奇科技有限公司 一种多时钟域芯片的功能测试方法及测试装置
CN115856588A (zh) * 2023-02-22 2023-03-28 长鑫存储技术有限公司 芯片测试板及测试方法
CN115941566A (zh) * 2021-08-16 2023-04-07 成都鼎桥通信技术有限公司 电路测试方法、测试板和测试系统
CN116192711A (zh) * 2022-12-30 2023-05-30 东风柳州汽车有限公司 以太网物理层测试装置、方法及存储介质
CN117112477A (zh) * 2023-08-02 2023-11-24 成都电科星拓科技有限公司 一种PCIe Retimer验证的归一化实现方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113325823A (zh) * 2021-05-31 2021-08-31 重庆川仪速达机电有限公司 一种柴油机监控仪自动测试系统及测试的方法
CN115941566A (zh) * 2021-08-16 2023-04-07 成都鼎桥通信技术有限公司 电路测试方法、测试板和测试系统
CN113740091A (zh) * 2021-08-18 2021-12-03 漳州众环科技股份有限公司 一种整机自动测试方法
CN113933684A (zh) * 2021-09-26 2022-01-14 武汉光谷信息光电子创新中心有限公司 一种芯片特性的测试系统及方法
CN113589092A (zh) * 2021-09-28 2021-11-02 苏州浪潮智能科技有限公司 疲劳机、设备上下电测试系统及上下电测试方法
CN113589092B (zh) * 2021-09-28 2022-01-04 苏州浪潮智能科技有限公司 疲劳机、设备上下电测试系统及上下电测试方法
CN114047427A (zh) * 2021-10-28 2022-02-15 国核自仪系统工程有限公司 电路板卡的测试系统
CN115061032A (zh) * 2022-06-14 2022-09-16 无锡华大国奇科技有限公司 一种多时钟域芯片的功能测试方法及测试装置
CN116192711A (zh) * 2022-12-30 2023-05-30 东风柳州汽车有限公司 以太网物理层测试装置、方法及存储介质
CN116192711B (zh) * 2022-12-30 2024-03-26 东风柳州汽车有限公司 以太网物理层测试装置、方法及存储介质
CN115856588A (zh) * 2023-02-22 2023-03-28 长鑫存储技术有限公司 芯片测试板及测试方法
CN117112477A (zh) * 2023-08-02 2023-11-24 成都电科星拓科技有限公司 一种PCIe Retimer验证的归一化实现方法

Similar Documents

Publication Publication Date Title
JP2021071460A (ja) 自動回路基板試験システム及びその試験方法
KR102364055B1 (ko) 자동 회로기판 테스트 시스템 및 이에 응용되는 자동 회로기판 테스트 방법
US11686759B2 (en) Functional tester for printed circuit boards, and associated systems and methods
TWI550629B (zh) 具有多個用以獨立測試多個受測試器件之基於fpga之硬體加速器區塊的測試架構
KR102100533B1 (ko) Fpga 블록 내에 패킷 형성을 위한 가속을 갖는 시험기
US9952276B2 (en) Tester with mixed protocol engine in a FPGA block
CN104345231A (zh) 测试片与托盘间的高速测试机通信接口
TW201433804A (zh) 具有記憶體加速及用於可現場規劃閘陣列區塊中自動型樣產生之加速的測試器
US20120131403A1 (en) Multi-chip test system and test method thereof
US8310264B2 (en) Method for configuring combinational switching matrix and testing system for semiconductor devices using the same
CN115210589A (zh) 一种芯片测试装置及测试方法
US10254335B2 (en) Controlling a test run on a device under test without directly controlling the test equipment within a vendor test platform testing the device under test
WO2003003033A2 (en) Semiconductor programming and testing method and apparatus
US10402288B2 (en) USB-testing method and testing fixture board for USB device
CN101315411A (zh) 用于测试电路组合的系统、方法和装置
US7702480B2 (en) Manufacturing test and programming system
CN108196527B (zh) 可重构配置的fpga和dsp紧耦合架构的测试验证系统
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
TWI704361B (zh) 自動化電路板測試系統及其方法
CN115616372A (zh) 故障注入测试方法和系统
MX2007005251A (es) Programacion en paralelo de memoria flash durante prueba en-circuito.
CN114019357A (zh) 一种逻辑处理模块的测试引脚的管理方法及相关组件
JP2022055277A (ja) データ処理機能を有する自動試験機及びその情報処理方法
KR102085731B1 (ko) 배전반 결선 시험 장치
JP2008286773A (ja) 混合信号処理回路を有するプローブカードおよび被試験カード

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191101

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20200929

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20210601