CN115061032A - 一种多时钟域芯片的功能测试方法及测试装置 - Google Patents

Abstract

本申请公开一种多时钟域芯片的功能测试方法及测试装置，通过向继电器开关发送关断指令，控制继电器开关断开多时钟域芯片与存储芯片的连接；向多时钟域芯片发送测试向量，对多时钟域芯片进行DFT测试；完成DFT测试，自动向继电器开关发送闭合指令，控制继电器开关闭合多时钟域芯片与存储芯片的连接，对多时钟域芯片进行工作模式切换、复位启动和执行功能测试，接收多时钟域芯片输出的测试结果。本方案通过增设存储芯片和继电器开关，可以在自动测试机台完成DFT测试时，直接控制多时钟域芯片切换工作模式、启动和读取软件镜像，进行功能测试。省去了更换测试设备进行功能测试和夹取芯片的过程，因而缩短测试过程的测试时间和降低测试成本。

Description

一种多时钟域芯片的功能测试方法及测试装置

技术领域

本申请涉及集成电路领域，特别涉及一种多时钟域芯片的功能测试方法及测试装置。

背景技术

在集成电路领域，对芯片的功能测试是从芯片外读取一个程序，由芯片内的处理器(CPU)执行程序，进行相应的测试，然后通过GPIO管脚给测试设备反馈结果，测试设备即可知道功能测试是否通过。

相关技术中，对于多时钟域芯片的测试通常采用两次进行，第一次使用自动测试机台进行DFT测试，第二次使用系统级测试设备进行系统级测试(system level test,SLT)，来弥补DFT测试覆盖不到的地方，提高芯片的测试覆盖率。两次测试需要更换设备，中间涉及到机器两次抓取测试芯片的过程，显然提高了测试时间和测试成本。

发明内容

本申请提供了一种多时钟域芯片功能测试方法及测试装置，解决相关技术中更换测试设备导致增加测试时间和测试成本的问题。

一方面，提供一种多时钟域芯片的功能测试方法，所述方法用于自动测试机台，所述方法包括：

向继电器开关发送关断指令，控制所述继电器开关断开所述多时钟域芯片与存储芯片的连接；所述存储芯片内置有用于芯片功能测试的软件镜像，所述继电器开关、所述存储芯片和所述多时钟域芯片的底座socket固定于测试负载板上；

向所述多时钟域芯片发送测试向量，对所述多时钟域芯片进行DFT测试；

当完成DFT测试时，自动向所述继电器开关发送闭合指令，控制所述继电器开关闭合所述多时钟域芯片与所述存储芯片的连接，对所述多时钟域芯片进行工作模式切换、复位启动和执行功能测试，以及接收所述多时钟域芯片输出的测试结果。

另一方面，提供一种多时钟域芯片的功能测试装置，所述装置用于权利要求多时钟域芯片的功能测试方法，所述装置包括自动测试机台、多时钟域芯片、测试负载板、存储芯片和继电器开关；

所述多时钟域芯片的socket和所述存储芯片固定在所述负载板上，所述存储芯片内存储有芯片功能测试所须的软件镜像；

所述存储芯片和所述多时钟域芯片之间连接有所述继电器开关，且所述继电器开关通过线束连接到所述自动测试机台，所述测试机台通过发送闭合指令或断开指令控制所述继电器开关的状态；

所述自动测试机台的第一测试管脚和所述多时钟域芯片的第二测试管脚通过线束连接，用于向所述多时钟域芯片发送测试向量，所述继电器开关连接到所述第二测试管脚上；

所述自动测试机台的第三测试管脚通过线束连接到所述多时钟域芯片的第四测试管脚，用于接收所述多时钟域芯片输出的测试结果。

本申请提供的技术方案带来的有益效果至少包括：本申请实施例通过在负载板上增设存储芯片来存储功能测试所须的软件镜像，并通过继电器开关控制两者之间的通断；因而可以在自动测试机台完成DFT测试时，直接通过继电器开关和发送切换指令，直接控制多时钟域芯片切换工作模式、复位启动和读取软件镜像，进行功能测试。所以省去了更换测试设备的时间和再次夹取芯片的过程，因而缩短测试过程的测试时间和降低测试成本。

附图说明

图1是相关技术中多时钟域芯片接收跨时钟域信号的时序逻辑图；

图2是本申请实施例提供的多时钟域芯片的功能测试装置的结构框图；

图3是本申请实施例提供的多时钟域芯片的功能测试方法；

图4是本申请另一实施例提供的功能测试的结构框图。

具体实施方式

为使本申请的目的、技术方案和优点更加清楚，下面将结合附图对本申请实施方式作进一步地详细描述。

在本文中提及的“多个”是指两个或两个以上。“和/或”，描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。字符“/”一般表示前后关联对象是一种“或”的关系。

图1相关技术中多时钟域芯片接收跨时钟域信号的时序逻辑图。对于多时钟域芯片，跨时钟域路径(clock domain crossing path)的行为是不固定的，接收信号的时钟域可能在前一个周期或后一个周期接收到命令/数据，这可能导致多时钟域芯片IO管脚的值不是固定的，可能早一个周期或晚一个周期读取芯片外的数据或输出数据到芯片外，而自动测试机台每个周期的行为是固定的，多时钟域芯片的这种不确定性导致自动测试机台无法准确地给多时钟域芯片提供程序，让多时钟域芯片进行功能测试。因此对于多时钟域芯片，需要分两次测试，第一次使用自动测试机台进行DFT测试，第二次使用系统级测试设备进行系统级测试(system level test,SLT)，来弥补DFT测试覆盖不到的地方，提高芯片的测试覆盖率。

图2是本申请实施例提供的多时钟域芯片的功能测试装置的结构框图，该装置包括自动测试机台、多时钟域芯片、测试负载板、存储芯片和继电器开关。

多时钟域芯片的socket和存储芯片固定在负载板上，存储芯片内存储有芯片功能测试所须的软件镜像。测试过程需要将待测的多时钟域芯片放置到socket上，和DFT测试不同，多时钟域芯片进行功能测试需要借助软件镜像执行，而考虑到时钟信号不同步的问题，转而在负载板上加装存储芯片，如FLASH芯片，通过自动测试机台控制多时钟域芯片读取FLASH芯片中的软件镜像。在测试机台和多时钟域芯片之间设置有连接线束，分别是用于发送测试向量和接收测试返回结果。而本方案为了方便进行功能切换，在自动测试机台、多时钟域芯片和存储芯片之间设置继电器开关，继电器开关单独连接到自动测试机台上的控制端口，由自动测试机台发送指令控制闭合或关断，继电器开关连接存储芯片和多时钟域芯片之间，且继电器开关的一端连接到多时钟域芯片的测试向量输入管脚。自动测试机台的第一测试管脚和多时钟域芯片的第二测试管脚通过线束连接，用于向多时钟域芯片发送测试向量，继电器开关连接到第二测试管脚上。自动测试机台的第三测试管脚通过线束连接到多时钟域芯片的第四测试管脚，用于接收多时钟域芯片输出的测试结果。

图3是本申请实施例提供的多时钟域芯片的功能测试方法，具体包括如下步骤：

步骤301，向继电器开关发送关断指令，控制继电器开关断开多时钟域芯片与存储芯片的连接。

在对多时钟域芯片进行DFT测试时是不需要读取软件镜像的，需要提前将继电器开关断开，具体通过自动测试机台向继电器开关发动关断指令，之后存储芯片和多时钟域芯片之间断开。

步骤302，向多时钟域芯片发送测试向量，对多时钟域芯片进行DFT测试。

测试向量是通过自动测试机台上的第一测试管脚和多时钟域芯片上第二测试管脚之间的线束发送的。在DFT测试阶段，自动测试机台向多时钟域芯片发送对应的测试向量，多时钟域芯片读入测试向量，然后将输出结果通过第四测试管脚发送至自动测试机台(第三测试管脚)。

步骤303，当完成DFT测试时，自动向继电器开关发送闭合指令，控制继电器开关闭合多时钟域芯片与存储芯片的连接，对多时钟域芯片进行工作模式切换、复位启动和执行功能测试，以及接收多时钟域芯片输出的测试结果。

当自动测试机台完成对多时钟域芯片的DFT测试后，并非转换设备进行功能测试，而是向继电器开关发送指令，控制继电器开关闭合，将存储芯片和多时钟域芯片连通。然后自动测试机台通过第一测试管脚向多时钟域芯片的第二测试管脚发送切换指令，控制多时钟域芯片切换工作模式，将工作模式从DFT测试模式切换为功能模式，并启动复位。继而多时钟域芯片自动读取存储芯片中的软件镜像，由芯片内的处理器(CPU)执行程序，进行功能测试，最后将测试结果通过第四测试管脚返回自动测试机台，由自动测试机台判断功能测试是否通过。该过程中两次测试过程切换时间主要为控制继电器开关闭合以及发送切换指令的时间。若采用现有技术，则需要通过自动测试机台进行DFT测试，然后通过机械手臂夹取芯片到另一系统级测试设备进行系统级测试，需要产生更换设备和夹取的时间。相比之下，采用本方案可以有效节省功能测试的转换时间，缩短测试过程的测试时间和降低测试成本。

为了进一步增加该多时钟域芯片的生产效率，在存储芯片中存储的软件镜像中不仅包含有用于执行功能测试的程序，还集成有芯片ID号、镜像文件以及镜像文件的密钥和相关程序。当自动测试机台对多时钟域芯片测试完成后，多时钟域芯片在测试正常的情况下，继续执行读取和烧写步骤。从存储芯片内读取芯片ID号、镜像文件以及用于解密的密钥；然后将芯片ID号和密钥写入到片上OTP memory中，将镜像文件写入到片上FLASH中。省略了传统的从测试过程到烧写的中转步骤和时间，执行效率更高。

综上所述，本申请实施例通过在负载板上增设存储芯片来存储功能测试所须的软件镜像，并通过继电器开关控制两者之间的通断；因而可以在自动测试机台完成DFT测试时，直接通过继电器开关和发送切换指令，直接控制多时钟域芯片切换工作模式、复位启动和读取软件镜像，进行功能测试。所以省去了更换测试设备的时间和夹取芯片的过程，因而缩短测试过程的测试时间和降低测试成本。

此外，本方案还提供一种不使用继电器开关而进行功能测试切换的方案，如图4所示，多时钟域芯片的接口A连接存储芯片，测试管脚1和测试管脚2之间连接的线束用于传输测试向量和控制指令，第三测试管脚和第四测试管脚之间的线束用于接收输出结果。不再使用继电器开关连接到自动测试机台的控制端口上。在进行DFT测试时，通过指令控制多时钟域芯片进入DFT测试模式，虽然连接到FLASH芯片，但不会读取软件镜像。当DFT测试完成后，自动测试机台向第二测试管脚发送切换指令，控制多时钟域芯片进行工作模式切换，将工作模式从DFT测试模式切换为功能模式并复位启动，此时的多时钟域芯片自动通过接口A读取FLASH中的软件镜像，进行功能测试。相比于上述方案，省略设备更换的同时，也无需在负载板上设置继电器开关。

以上对本发明的较佳实施例进行了描述；需要理解的是，本发明并不局限于上述特定实施方式，其中未尽详细描述的设备和结构应该理解为用本领域中的普通方式予以实施；任何熟悉本领域的技术人员，在不脱离本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例，这并不影响本发明的实质内容；因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (7)

1.一种多时钟域芯片的功能测试方法，其特征在于，所述方法用于自动测试机台，所述方法包括：

向继电器开关发送关断指令，控制所述继电器开关断开所述多时钟域芯片与存储芯片的连接；所述存储芯片内置有用于芯片功能测试的软件镜像，所述继电器开关、所述存储芯片和所述多时钟域芯片的底座socket固定于测试负载板上；

向所述多时钟域芯片发送测试向量，对所述多时钟域芯片进行DFT测试；

当完成DFT测试时，自动向所述继电器开关发送闭合指令，控制所述继电器开关闭合所述多时钟域芯片与所述存储芯片的连接，对所述多时钟域芯片进行工作模式切换、复位启动和执行功能测试，以及接收所述多时钟域芯片输出的测试结果。

2.根据权利要求1所述的方法，其特征在于，所述自动测试机台的第一测试管脚和所述多时钟域芯片的第二测试管脚通过线束连接，用于向所述多时钟域芯片发送用于DFT测试以及功能测试的测试向量；

所述自动测试机台的第三测试管脚和所述多时钟域芯片的第四测试管脚通过线束连接，用于接收所述多时钟域芯片测试输出的测试结果。

3.根据权利要求2所述的方法，其特征在于，所述继电器开关通过控制线连接到所述自动测试机台的控制端口，且所述继电器开关的两端分别连接到所述多时钟域芯片的第二测试管脚以及所述存储芯片的管脚，用于进行功能测试时读取和启动测试程序。

4.根据权利要求3所述的方法，其特征在于，当所述继电器开关闭合所述多时钟域芯片与所述存储芯片的连接后，自动通过第一测试管脚向所述多时钟域芯片的第二测试管脚发送切换指令，控制所述多时钟域芯片切换工作模式，将工作模式从DFT测试模式切换为功能模式，并复位启动，从所述存储芯片内读取所述软件镜像。

5.根据权利要求4所述的方法，其特征在于，所述多时钟域芯片的测试内容包括DFT测试和功能测试，当所述继电器开关断开时，对所述多时钟域芯片进行所述DFT测试，当所述继电器开关闭合时，执行所述功能测试。

6.根据权利要求1所述的方法，其特征在于，所述存储芯片内置的所述软件镜像能集成有芯片ID号、镜像文件以及镜像文件的密钥；

当所述功能测试通过后，所述多时钟域芯片从所述存储芯片内读取到芯片ID号、镜像文件以及用于解密的密钥；将芯片ID号和密钥写入到片上OTP memory中，将镜像文件写入到片上FLASH中。

7.一种多时钟域芯片的功能测试装置，其特征在于，所述装置用于权利要求1至6任一所述的多时钟域芯片的功能测试方法，所述装置包括自动测试机台、多时钟域芯片、测试负载板、存储芯片和继电器开关；

所述多时钟域芯片的socket和所述存储芯片固定在所述负载板上，所述存储芯片内存储有芯片功能测试所须的软件镜像；

所述存储芯片和所述多时钟域芯片之间连接有所述继电器开关，且所述继电器开关通过线束连接到所述自动测试机台，所述测试机台通过发送闭合指令或断开指令控制所述继电器开关的状态；

所述自动测试机台的第一测试管脚和所述多时钟域芯片的第二测试管脚通过线束连接，用于向所述多时钟域芯片发送测试向量，所述继电器开关连接到所述第二测试管脚上；

所述自动测试机台的第三测试管脚通过线束连接到所述多时钟域芯片的第四测试管脚，用于接收所述多时钟域芯片输出的测试结果。

Images