CN108267683A - 一种fpga自测的方法及装置 - Google Patents

一种fpga自测的方法及装置 Download PDF

Info

Publication number
CN108267683A
CN108267683A CN201710003023.1A CN201710003023A CN108267683A CN 108267683 A CN108267683 A CN 108267683A CN 201710003023 A CN201710003023 A CN 201710003023A CN 108267683 A CN108267683 A CN 108267683A
Authority
CN
China
Prior art keywords
fpga
test
node
crc
files
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710003023.1A
Other languages
English (en)
Inventor
王敬美
许乐
汤建新
何勃
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ZTE Corp
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN201710003023.1A priority Critical patent/CN108267683A/zh
Publication of CN108267683A publication Critical patent/CN108267683A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明公开了一种FPGA自测的方法及装置，涉及电子以及自动化测试技术领域，其方法包括：配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。本发明可以在真实场景、真实处理时序下对FPGA逻辑电路进行自测，自测结果更可信。

Description

一种FPGA自测的方法及装置
技术领域
本发明涉及电子以及自动化测试技术领域，特别涉及一种FPGA(Field-Programmable Gate Array，现场可编程门阵列)自测的方法及装置。
背景技术
FPGA由于具有丰富的接口资源、灵活快速的可编程特性，可以定制出专用的集成电路，弥补商用芯片的不足，满足用户特殊的功能需求。因此，在通信、多媒体、信息处理等领域具有广泛的应用。
在FPGA的开发应用中，对逻辑功能的测试验证是很重要的一个步骤。传统的FPGA测试验证主要通过仿真完成，一般常用的仿真方法有：利用FPGA厂家提供的集成到编译软件中的仿真工具，或者采用第三方开发的专用仿真工具(如ModelSim)，或者搭建专门的集成仿真平台。通过仿真对FPGA内部逻辑进行测试，需要人为模拟输入的测试激励以及控制时序，并且需要尽可能多的保存仿真产生的波形文件以及数据，在逻辑规模较大、需要连续长时间仿真时，每一次用例仿真的时间消耗会很长，保存的数据量也很大，并且对仿真结果正确性的判断也会比较困难；另外，仿真的一个缺陷就是有可能模拟不出来逻辑电路真实运行时的一些场景。
随着FPGA开发验证方法的发展，也有一些比较新颖的方案可以实现FPGA自动化测试、板上测试。这些方法都是需要把完整的输出数据进行比较，在大规模逻辑电路测试中，对比的数据量很大，测试效率会比较低。
发明内容
根据本发明实施例提供的方案解决的技术问题是存在的无法在真实运行环境测试FPGA逻辑电路、以及自动化测试保存数据多，效率低。
根据本发明实施例提供的一种FPGA自测的方法，包括：
配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC(Personal Computer，个人电脑)发送的FPGA测试文件及FPGA版本；
测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；
所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。
优选地，所述多个功能单元包括工作模式判断单元、CRC(Cyclic RedundancyCheck，循环冗余校验)收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。
优选地，所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
优选地，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本包括：
PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件以及各个节点的CRC数据的FPGA测试文件；
PC将所述FPGA测试文件中的参数配置文件和FPGA测试数据文件，以及在测试单板上配置用于测试所述FPGA测试文件而配置的FPGA版本发送给测试单板。
优选地，所述测试单板中的多个功能单元进行测试，并将测试结果返回给所述PC包括：
测试单板中的工作模式判断单元通过解析参数配置文件，确定其工作模式是否为自测工作模式；
若测试单板确定为自测工作模式，则将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；
每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元；
CRC收集单元将收到的所有各节点的CRC校验数据返回给所述PC，以便PC将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
根据本发明实施例提供的一种FPGA自测的装置，包括：
接收模块，用于配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；
加载运行模块，用于测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；
自测模块，用于所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。
优选地，所述多个功能单元包括工作模式判断单元、CRC收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。
优选地，所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
优选地，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的接收模块包括：
接收单元，用于接收PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件，以及用于测试所述FPGA测试文件而配置的FPGA版本。
优选地，所述自测模块包括：
工作模式判断单元，用于通过解析参数配置文件，确定其工作模式是否为自测工作模式；
自测单元，用于当确定为自测工作模式时，将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；
CRC校验收集单元，用于每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元，以便将收到的所有各节点的CRC校验数据返回给所述PC，使其将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
根据本发明实施例提供的方案，可以在真实场景、真实处理时序下对FPGA逻辑电路进行自测，自测结果更可信。所有用例的加载、CRC比对是在PC完成的，每个用例的测试结果可以直观的显现，且可以显示出逻辑电路不同节点的测试结果，缩小了错误用例的问题定位范围，提高了自测问题的定位效率。FPGA真实运行的处理速度要远远快于仿真的速度，可以快速得到用例的测试结果，相对传统的仿真测试，测试要率有很大提升。测试速度的提高，也为遍历测试提供了可能，保证了FPGA逻辑电路的充分自测，提高了功能的测试覆盖度。
附图说明
图1是本发明实施例提供的一种FPGA自测的方法流程图；
图2是本发明实施例提供的一种FPGA自测的装置示意图；
图3是本发明实施例提供的FPGA快速自测的系统示意图；
图4是本发明实施例提供的FPGA快速测试的流程图；
图5是本发明实施例提供的FPGA工作模式判断流程图。
具体实施方式
以下结合附图对本发明的优选实施例进行详细说明，应当理解，以下所说明的优选实施例仅用于说明和解释本发明，并不用于限定本发明。
图1是本发明实施例提供的一种FPGA自测的方法流程图，如图1所示，包括：
步骤S101：配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；
步骤S102：测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；
步骤S103：所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。
其中，所述多个功能单元包括工作模式判断单元、CRC收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
其中，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本包括：PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件以及各个节点的CRC数据的FPGA测试文件；PC将所述FPGA测试文件中的参数配置文件和FPGA测试数据文件，以及在测试单板上配置用于测试所述FPGA测试文件而配置的FPGA版本发送给测试单板。
其中，所述测试单板中的多个功能单元进行测试，并将测试结果返回给所述PC包括：测试单板中的工作模式判断单元通过解析参数配置文件，确定其工作模式是否为自测工作模式；若测试单板确定为自测工作模式，则将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元；CRC收集单元将收到的所有各节点的CRC校验数据返回给所述PC，以便PC将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
图2是本发明实施例提供的一种FPGA自测的装置示意图，如图2所示，包括：接收模块201，用于配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；加载运行模块202，用于测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；自测模块203，用于所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。
其中，所述多个功能单元包括工作模式判断单元、CRC收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
具体地说，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的接收模块201包括：接收单元，用于接收PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件，以及用于测试所述FPGA测试文件而配置的FPGA版本。
其中，所述自测模块203包括：工作模式判断单元，用于通过解析参数配置文件，确定其工作模式是否为自测工作模式；自测单元，用于当确定为自测工作模式时，将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；CRC校验收集单元，用于每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元，以便将收到的所有各节点的CRC校验数据返回给所述PC，使其将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
图3是本发明实施例提供的FPGA快速自测的系统示意图，如图3所示，包括PC和测试单板。PC与测试单板之间通过网线连接。其中PC上需要安装产生测试用例的软件工具，以及自动下发测试用例数据、比对CRC返回结果的测试软件。测试单板需要有CPU小系统和FPGA子系统，两个功能单元之间通过通用接口(如RapidIO、CPRI(Common Public RadioInterface，通用公共无线电接口)等接口)进行数据的交互。
图4是本发明实施例提供的FPGA快速测试的流程图，如图4所示，包括：
第一步，在PC上用软件工具遍历(或者随机配置)用例参数，生成多种情况下测试用例的参数配置文件、待处理数据文件以及FPGA逻辑电路各个对数节点的CRC数据。
第二步，测试单板上电，PC上测试软件配置CPU(Central Processing Unit，中央处理器)、FPGA版本，等待版本加载完毕。
第三步，PC上测试软件通过网线发送一组测试用例的参数配置文件和待处理数据文件到测试单板，并等待返回结果。这里使用的测试单板可以是FPGA程序最终运行的硬件单板，也可以是与最终运行的单板具有相同FPGA芯片配置的硬件单板。选用这样的硬件单板，可以保证自测程序是在真实的硬件环境下运行，测试结果更真实，更可信。
第四步，测试单板CPU小系统通过对测试用例中的参数配置文件，获取测试用例的调度时刻，并按照所述调度时刻将参数配置数据文件和待处理数据文件通过FPGA与CPU之间的接口发送到FPGA。
第五步，测试单板FPGA内部逻辑接收参数配置数据文件和待处理数据文件，按正常时序开始处理。FPGA各个处理节点会将输入的待处理数据进行处理，并输出功能处理后的数据。
待测试的FPGA内部逻辑电路，可以根据以下原则划分成不同的节点：
(1)根据逻辑电路的不同功能进行划分，一定规模的功能单元作为一个节点。
(2)功能节点之间接口要简单清晰，由数据流进行驱动。
如图4所示，测试单板FPGA收到的参数配置文件中包含工作模式参数，这个参数解析出来后，会输入工作模式判断单元，该工作模式判断单元会判断出当前FPGA内逻辑电路的工作模式，并产生模式指示，以及将其发送给各个节点的输出数据控制单元。各节点的输出数据控制单元根据工作模式指示，确定是自测模式还是正常模式，若在自测模式时，会将FPGA处理节点输出的节点功能数据既发送给下一FPGA处理节点，也发送给相应的CRC生成单元，以便FPGA处理节点输出的节点功能数据经过CRC生成单元最终会生成N位的CRC校验位，并将其发送给CRC收集单元；在正常工作模式时，只将FPGA处理节点输出的节点功能数据给下一FPGA处理节点，不给CRC生成单元。
第六步，测试单板FPGA内部的CRC收集单元会收集所有节点的CRC校验码数据，并在最后一个节点的CRC收集完毕后，通过FPGA与CPU之间的接口将所有节点的CRC校验码发送到CPU，CPU再通过网线发送给PC。
第七步，PC将收到的所有节点的CRC校验码数据，与本地存储的各个节点的CRC数据逐一进行对比，并在软件界面显示结果，结果会以log形式存储；结果比对完毕返回第二步，发送下一组用例进行测试。
下面以LTE上行某一物理信道的自测为例，具体包括：
一，PC由用例生成工具根据该物理信道的参数配置，随机配置参数生成1000组用例。每组用例包含参数配置文件、待处理数据文件以及各个对数节点的CRC数据。参数配置文件中包含该用例对应的空口处理时刻，所需的时序等。对数节点的划分可以根据逻辑电路的单元功能、复杂度灵活选取，本实施例中就划分了比特级处理节点、符号级处理节点、资源映射处理节点、时域符号生成节点等，前级节点的输出数据作为下一级节点的数据输入。CRC校验位数也可以灵活选取，一般采用32bit、24bit、16bit等。
二，开始自测后，由PC上的测试软件通过网口配置版本，并下发测试用例给测试单板，等待CRC的返回。FPGA版本可以根据自测的逻辑功能不同，加载对应的版本，但都要保留与CPU版本之间的自测接口。
三，测试单板的CPU收到参数配置文件后，会解析部分参数，获取用例的调度时刻，并根据维护的时序，在对应的调度时刻将用例发送给FPGA进行处理。
四，FPGA收到参数配置文件后，解析参数配置文件，得到自测的工作模式，并按照自测的工作模式并对待处理数据文件进行处理，对数节点数据输出后，会通过CRC生成单元，并将生成的CRC结果送给CRC收集单元。经过CRC生成单元处理后上报的数据量会大大减少。LTE中按最少一个符号的数据量来看，也有2048点IQ(32bit)数据，如果采用32bitCRC，最终只会产生32bit的CRC校验位。这会大大减少数据的对比量。
最后，收集完毕的CRC校验码发送给PC，以便PC完成对比，保存并显示对比结果，并调度新的用例。
根据本发明实施例提供的方案，从实际的自测结果来看，每个自测用例FPGA实际处理1ms，将软件下发用例、对比结果的时间计算在内，1000组用例自测约1分钟即可完成。如果进行仿真，一组用例就需要仿真约1.5小时才会输出完整的结果。从时间对比看，本发明对自测效率的提升非常明显。如果有未通过用例，也可以直观的通过软件界面看到错误的节点，只需要单独用用例对该节点增加一次仿真即可，大大降低了定位错误的范围和难度。
尽管上文对本发明进行了详细说明，但是本发明不限于此，本技术领域技术人员可以根据本发明的原理进行各种修改。因此，凡按照本发明原理所作的修改，都应当理解为落入本发明的保护范围。

Claims (10)

1.一种FPGA自测的方法，包括：
配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；
测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；
所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC；
其中，所述FPGA是指现场可编程门阵列。
2.根据权利要求1所述的方法，所述多个功能单元包括工作模式判断单元、CRC收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。
3.根据权利要求2所述的方法，所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
4.根据权利要求3所述的方法，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本包括：
PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件以及各个节点的循环冗余校验CRC数据的FPGA测试文件；
PC将所述FPGA测试文件中的参数配置文件和FPGA测试数据文件，以及在测试单板上配置用于测试所述FPGA测试文件而配置的FPGA版本发送给测试单板。
5.根据权利要求4所述的方法，所述测试单板中的多个功能单元进行测试，并将测试结果返回给所述PC包括：
测试单板中的工作模式判断单元通过解析参数配置文件，确定其工作模式是否为自测工作模式；
若测试单板确定为自测工作模式，则将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；
每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元；
CRC收集单元将收到的所有各节点的CRC校验数据返回给所述PC，以便PC将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
6.一种FPGA自测的装置，包括：
接收模块，用于配置有FPGA芯片且能够运行FPGA程序的测试单板接收PC发送的FPGA测试文件及FPGA版本；
加载运行模块，用于测试单板通过加载运行FPGA版本，生成能够运行FPGA测试文件的FPGA测试版本；
自测模块，用于所述测试单板通过运行所述FPGA测试版本，形成能够自动执行FPGA测试文件中各测试任务的多个功能单元，由其进行测试并将测试结果返回给所述PC。
7.根据权利要求6所述的装置，所述多个功能单元包括工作模式判断单元、CRC收集单元、多个具有不同功能的FPGA处理节点单元以及与每个FPGA处理节点单元相对应的节点输出数据控制单元和CRC生成单元。
8.根据权利要求7所述的装置，所述FPGA处理节点单元包括比特级功能子单元、符号级功能子单元、资源映射级功能子单元以及时域符号生成级功能子单元。
9.根据权利要求8所述的装置，所述的FPGA测试文件包含参数配置文件和FPGA测试数据文件；其中，所述的接收模块包括：
接收单元，用于接收PC利用用例生成工具，生成包含参数配置文件、FPGA测试数据文件，以及用于测试所述FPGA测试文件而配置的FPGA版本。
10.根据权利要求9所述的装置，所述自测模块包括：
工作模式判断单元，用于通过解析参数配置文件，确定其工作模式是否为自测工作模式；
自测单元，用于当确定为自测工作模式时，将自测工作模式通知到各节点输出数据控制单元，以便对FPGA测试数据文件进行自测的各节点输出数据控制单元将收到的相应FPGA处理节点单元的FPGA节点数据发送给相应的CRC生成单元；
CRC校验收集单元，用于每个CRC生成单元通过对所收到的FPGA节点数据进行CRC校验处理，得到各FPGA节点数据的CRC校验数据，并将其发送给CRC收集单元，以便将收到的所有各节点的CRC校验数据返回给所述PC，使其将所有各节点的CRC校验数据与预存的各个节点的CRC数据进行对比。
CN201710003023.1A 2017-01-04 2017-01-04 一种fpga自测的方法及装置 Pending CN108267683A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710003023.1A CN108267683A (zh) 2017-01-04 2017-01-04 一种fpga自测的方法及装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710003023.1A CN108267683A (zh) 2017-01-04 2017-01-04 一种fpga自测的方法及装置

Publications (1)

Publication Number Publication Date
CN108267683A true CN108267683A (zh) 2018-07-10

Family

ID=62771630

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710003023.1A Pending CN108267683A (zh) 2017-01-04 2017-01-04 一种fpga自测的方法及装置

Country Status (1)

Country Link
CN (1) CN108267683A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617757A (zh) * 2018-11-26 2019-04-12 北京润科通用技术有限公司 被测系统的测试方法、装置及系统
CN112083320A (zh) * 2020-09-09 2020-12-15 中国航空工业集团公司雷华电子技术研究所 Fpga测试方法、测试板、装置、设备和存储介质
CN112651199A (zh) * 2020-12-24 2021-04-13 山东高云半导体科技有限公司 质量验证平台和质量验证方法

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201698002U (zh) * 2010-06-29 2011-01-05 北京自动测试技术研究所 一种针对fpga芯片的通用测试装置
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN103792487A (zh) * 2012-10-31 2014-05-14 中国科学院电子学研究所 一种测试fpga的装置与方法
CN104569794A (zh) * 2014-12-31 2015-04-29 北京时代民芯科技有限公司 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN105527564A (zh) * 2015-12-25 2016-04-27 中国南方电网有限责任公司电网技术研究中心 Fpga内部功能自诊断方法与系统
CN105572566A (zh) * 2015-12-29 2016-05-11 深圳市博巨兴实业发展有限公司 一种便于定位问题的fpga自测的方法
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法
CN106133537A (zh) * 2014-12-30 2016-11-16 京微雅格（北京）科技有限公司 一种fpga功能模块仿真验证方法及其系统

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN201698002U (zh) * 2010-06-29 2011-01-05 北京自动测试技术研究所 一种针对fpga芯片的通用测试装置
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN103792487A (zh) * 2012-10-31 2014-05-14 中国科学院电子学研究所 一种测试fpga的装置与方法
CN106133537A (zh) * 2014-12-30 2016-11-16 京微雅格（北京）科技有限公司 一种fpga功能模块仿真验证方法及其系统
CN104569794A (zh) * 2014-12-31 2015-04-29 北京时代民芯科技有限公司 一种基于边界扫描结构的fpga在线测试仪及测试方法
CN104698314A (zh) * 2015-03-05 2015-06-10 中国空间技术研究院 一种sram型fpga的器件级自动化测试平台及其测试方法
CN105527564A (zh) * 2015-12-25 2016-04-27 中国南方电网有限责任公司电网技术研究中心 Fpga内部功能自诊断方法与系统
CN105572566A (zh) * 2015-12-29 2016-05-11 深圳市博巨兴实业发展有限公司 一种便于定位问题的fpga自测的方法
CN105866665A (zh) * 2016-03-31 2016-08-17 复旦大学 面向高性能SoC FPGA的功能遍历测试方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109617757A (zh) * 2018-11-26 2019-04-12 北京润科通用技术有限公司 被测系统的测试方法、装置及系统
CN112083320A (zh) * 2020-09-09 2020-12-15 中国航空工业集团公司雷华电子技术研究所 Fpga测试方法、测试板、装置、设备和存储介质
CN112651199A (zh) * 2020-12-24 2021-04-13 山东高云半导体科技有限公司 质量验证平台和质量验证方法
CN112651199B (zh) * 2020-12-24 2023-08-29 山东高云半导体科技有限公司 质量验证平台和质量验证方法

Similar Documents

Publication Publication Date Title
CN102141962B (zh) 一种安全性分布式测试框架系统及其测试方法
CN102946616B (zh) 一种物联网中间件性能测试系统和测试方法
CN106933734A (zh) 一种物理层软件自动化测试方法和装置
CN107018523A (zh) Wifi模块测试方法及装置
CN104731566B (zh) 集成开发环境测试装置、方法及系统
CN108267683A (zh) 一种fpga自测的方法及装置
CN100458731C (zh) 一种采用硬件逻辑对ic设计进行验证的方法
CN106681903A (zh) 生成测试用例的方法及装置
CN116821001B (zh) 输入输出子系统的验证方法、装置、电子设备及介质
CN113590454A (zh) 测试方法、装置、计算机设备和存储介质
CN114757135B (zh) 一种基于需求驱动验证的可编程逻辑器件验证方法及系统
CN114707236A (zh) 一种基于模型的虚实结合仿真试验方法
CN105760300B (zh) 一种stk/utk业务的自动化测试方法及测试系统
CN109977012A (zh) 系统的联调测试方法、装置、设备及计算机可读存储介质
CN108920353A (zh) 一种测试方法、装置及电子设备
CN103268272B (zh) 基于场景的处理器系统级验证完备性度量方法
CN103576667B (zh) 主控板的测试方法、装置及系统
CN110750446A (zh) 一种系统测试的方法及相关装置
CN112416800B (zh) 智能合约的测试方法、装置、设备及存储介质
CN110609786B (zh) 软件测试方法、装置、计算机设备和存储介质
CN102567162B (zh) 一种基于dsp核的物理层系统验证装置及方法
CN113657068A (zh) Soc仿真验证及soc的仿真验证设备验证环境搭建方法
CN115833964A (zh) 双模通信模块的性能测试方法和性能测试系统
CN109977005A (zh) 端到端测试方法、介质、装置和计算设备
CN102868461B (zh) 一种基带测试方法、装置及系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20180710

WD01 Invention patent application deemed withdrawn after publication