CN105572566A - 一种便于定位问题的fpga自测的方法 - Google Patents

一种便于定位问题的fpga自测的方法 Download PDF

Info

Publication number
CN105572566A
CN105572566A CN201511004750.7A CN201511004750A CN105572566A CN 105572566 A CN105572566 A CN 105572566A CN 201511004750 A CN201511004750 A CN 201511004750A CN 105572566 A CN105572566 A CN 105572566A
Authority
CN
China
Prior art keywords
fpga2
fpga1
fpga
test
tested
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201511004750.7A
Other languages
English (en)
Inventor
许智宁
叶媲舟
黎冰
涂柏生
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Original Assignee
SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd filed Critical SHENZHEN BOJUXING INDUSTRIAL DEVELOPMENT Co Ltd
Priority to CN201511004750.7A priority Critical patent/CN105572566A/zh
Publication of CN105572566A publication Critical patent/CN105572566A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318516—Test of programmable logic devices [PLDs]
    • G01R31/318519—Test of field programmable gate arrays [FPGA]

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Logic Circuits (AREA)

Abstract

本发明公开了一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。本发明能够快速准确定位FPGA和FPGA外围硬件问题，而且节约资源。

Description

一种便于定位问题的FPGA自测的方法
技术领域
本发明涉及一种FPGA自测的方法，具体是一种便于定位问题的FPGA自测的方法。
背景技术
FPGA的生成测试一般由多个测试阶段组成，一个测试阶段FPGA测试可大致分为3个步骤：1、加载测试配置；2、加载激励；3、观测测试响应。测试配置加载的目的在于，将其配置成特定的电路结构，以方便测试。测试配置码为一串二进制编码，其长度可达数千万至数亿位，通过串行下载至FPGA的配置位阵列中，从而完成一次测试配置加载。随后，施加测试激励以获得测试响应。通过将获得的测试响应与期望的测试响应进行比较，判断FPGA是否存在故障。
随着FPGA规模不断提升、FPGA的功能日趋复杂，测试配置码的体积不断增大。从而导致，测试配置的加载时间增加，测试配置次数增多。在上述过程中，加载测试配置所占用的时间约占整个测试时间的90％～98％，因此，缩短测试配置加载时间，对缩短测试总时间具有重要意义。
快速现在测试FPGA的板子测试好坏，需要配合软件，并且需要外围资源配合，这样不但浪费资源，而且不便于定位问题的点。
发明内容
本发明的目的在于提供一种便于定位问题的FPGA自测的方法，以解决上述背景技术中提出的问题。
为实现上述目的，本发明提供如下技术方案：
一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。
作为本发明再进一步的方案：还采用软件查询错误标志位。
与现有技术相比，本发明的有益效果是：本发明能够快速准确定位FPGA和FPGA外围硬件问题，而且节约资源。
附图说明
图1为便于定位问题的FPGA自测的方法的结构示意图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1，本发明实施例中，一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试；还采用软件查询错误标志位。
本发明的工作原理是：请参阅图1，下板FPGA1是控制上板的信号的，下板FPGA2是控制IO等相关外设，1.把FPGA的IO口两两互相连接，例如P00与P01连接，P02与P03连接；
2.FPGA1与FPGA2之间的连接先测试，先确保它们之间的通讯交流没问题，再继续进行下一步。
具体测试步骤：
（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；
（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；
（3）重复（1）、（2）直到把所有FPGA1，FPGA2的连接引脚都测试完。
3.测试FPGA2的外围原件是否正常：
a.先测试IO的数字输入和输出功能：例如P00输出1，P01作为接收，接收到1为成功；P00输出0，P01作为接收，接收到0为成功,那么P00的输出功能正确，P01的接收功能正确,都成功后，反过来再测试,那么就能测试到各自的输入输出功能了;重复操作，直到把所有的IO数字输出功能给测试完。
b.测试IO的上下拉功能：例如P00上拉，P01作为接收，接收到1为成功；P00下拉，P01作为接收，接收到0为成功。都成功后，反过来再测试；重复操作，直到把所有的IO上下拉功能给测试完。
c.ADC的测试：例如P00作为ADC的输入探测口，P01输出高电平，那么如果读到的值满足就认为成功；P00作为ADC的输入探测口，P01输出低电平，那么如果读到的值满足就认为成功，都成功后，反过来再测试；重复操作，直到把所有的ADC通道给测试完。
d.clk的测试：通过时钟的翻转就能知道各个时钟源是不是正常。
软件的配合：
1.软件查询错误标志位。
2.当错误的时候，测试就会停下来，不再测试，并停留在当前测试CASE上面，通过B2接口把错误CASE反馈给软件。
3.软件显示错误位置，并显示出来。
以上步骤顺序安排的说明如下：
1.先确认FPGA1与FPGA2相互之间的交流没问题，就是他们之间的互相连接没问题，这样才能保证接下来，对外围元器件的检测。
2.对外围元器件的检测，先检测IO的输入和输出功能，这样保证了输入没问题才能检查上下拉，之后检查ADC，最好检查时钟，因为时钟有可能跑得很慢或者启震慢，所以安排到最好去检测，但是自测开始的时候，就要检测时钟翻转，这样可以边检查其他case，边等待时钟翻转。
对于本领域技术人员而言，显然本发明不限于上述示范性实施例的细节，而且在不背离本发明的精神或基本特征的情况下，能够以其他的具体形式实现本发明。因此，无论从哪一点来看，均应将实施例看作是示范性的，而且是非限制性的，本发明的范围由所附权利要求而不是上述说明限定，因此旨在将落在权利要求的等同要件的含义和范围内的所有变化囊括在本发明内。不应将权利要求中的任何附图标记视为限制所涉及的权利要求。
此外，应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施例中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

Claims (2)

1.一种便于定位问题的FPGA自测的方法，包括有上下板的FPGA，上板为FPGA2，下板为FPGA1，其特征在于，把FPGA1和FPGA2的IO口两两互相连接，（1）FPGA1发送一个上升沿给FPGA2，如果FPGA2接收到完整的上升沿信号通过就继续下一步；（2）FPGA1发送一个下降沿给FPGA2，如果FPGA2接收到完整的下降沿信号通过就继续下一步；（3）重复（1）、（2）直到把所有FPGA1、FPGA2的连接引脚都测试完；接下来测试FPGA2的外围原件是否正常：a.先测试IO的数字输入和输出功能；b.测试IO的上下拉功能；c.ADC的测试；d.clk的测试。
2.根据权利要求1所述的便于定位问题的FPGA自测的方法，其特征在于，还采用软件查询错误标志位。
CN201511004750.7A 2015-12-29 2015-12-29 一种便于定位问题的fpga自测的方法 Pending CN105572566A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201511004750.7A CN105572566A (zh) 2015-12-29 2015-12-29 一种便于定位问题的fpga自测的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201511004750.7A CN105572566A (zh) 2015-12-29 2015-12-29 一种便于定位问题的fpga自测的方法

Publications (1)

Publication Number Publication Date
CN105572566A true CN105572566A (zh) 2016-05-11

Family

ID=55882921

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201511004750.7A Pending CN105572566A (zh) 2015-12-29 2015-12-29 一种便于定位问题的fpga自测的方法

Country Status (1)

Country Link
CN (1) CN105572566A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108267683A (zh) * 2017-01-04 2018-07-10 中兴通讯股份有限公司 一种fpga自测的方法及装置
CN110058147A (zh) * 2019-05-27 2019-07-26 眸芯科技（上海）有限公司 基于fpga的芯片测试系统及方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631487B1 (en) * 1999-09-27 2003-10-07 Lattice Semiconductor Corp. On-line testing of field programmable gate array resources
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN102944831A (zh) * 2012-11-22 2013-02-27 复旦大学 自动化测试中扩展输入输出通道的方法
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN104536867A (zh) * 2015-01-22 2015-04-22 浪潮(北京)电子信息产业有限公司 实现多片现场可编程门阵列调试的系统及方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6631487B1 (en) * 1999-09-27 2003-10-07 Lattice Semiconductor Corp. On-line testing of field programmable gate array resources
CN102540050A (zh) * 2010-12-20 2012-07-04 安凯(广州)微电子技术有限公司 一种测试芯片的方法及装置
CN102176213A (zh) * 2011-02-25 2011-09-07 山东大学 基于fpga的avs解码芯片验证平台装置及方法
CN102183726A (zh) * 2011-03-16 2011-09-14 建荣集成电路科技(珠海)有限公司 一种基于fpga的集成电路芯片测试系统与方法
CN102944831A (zh) * 2012-11-22 2013-02-27 复旦大学 自动化测试中扩展输入输出通道的方法
CN103235749A (zh) * 2013-03-26 2013-08-07 江南大学 一种基于FPGA的传感器网络SoC原型验证平台
CN104536867A (zh) * 2015-01-22 2015-04-22 浪潮(北京)电子信息产业有限公司 实现多片现场可编程门阵列调试的系统及方法

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
代桃: "《多板卡电子系统的可测性设计与实现》", 《中国优秀硕士学位论文全文数据库 信息科技辑》 *
周杨昆等: "《FPGA重复配置和测试的实现》", 《今日电子》 *

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108267683A (zh) * 2017-01-04 2018-07-10 中兴通讯股份有限公司 一种fpga自测的方法及装置
CN110058147A (zh) * 2019-05-27 2019-07-26 眸芯科技（上海）有限公司 基于fpga的芯片测试系统及方法
CN110058147B (zh) * 2019-05-27 2021-08-10 眸芯科技（上海）有限公司 基于fpga的芯片测试系统及方法

Similar Documents

Publication Publication Date Title
US9488674B2 (en) Testing device and a circuit arrangement
CN107202953B (zh) 在运行时间期间支持逻辑自测试模式引入的扫描链电路
US9664738B2 (en) Method and apparatus for improving efficiency of testing integrated circuits
US11374561B2 (en) Integrated circuit and method of testing
CN111965530A (zh) 一种基于jtag的fpga芯片自动化测试方法
US20140269872A1 (en) Receiver circuit, semiconductor integrated circuit, and test method
CN113376514B (zh) Fpga芯片测试方法、装置、系统及存储介质
CN110658400A (zh) 基于嵌入式的测试方法、微控制器和系统
CN105572566A (zh) 一种便于定位问题的fpga自测的方法
WO2022147195A1 (en) Lockstep comparators and related methods
CN104765671A (zh) 一种用可重用性层次化验证平台进行uart模块验证的方法
US20020070775A1 (en) Static timing analysis method for a circuit using generated clock
CN114740329A (zh) 数据比对装置、数据比对方法及芯片测试仪
CN104536282A (zh) 时间数字转换器、时间测量装置及其测量方法
US20160091564A1 (en) Compressed scan testing techniques
CN115470125A (zh) 基于日志文件的调试方法、设备以及存储介质
CN116366202A (zh) 一种波特率自适应调整方法及装置
CN105678234A (zh) 一种眼图自动分析方法及装置
US20230184831A1 (en) Server jtag component adaptive interconnection system and method
CN103811022A (zh) 一种解析波形的方法和装置
CN106777441B (zh) 时序约束管理方法及装置
CN104142839A (zh) 一种防止音频芯片初始化失效的方法
CN211352215U (zh) 5g通信模组测试组件及计算机设备
US9720032B2 (en) Automated test platform for testing short circuits
CN102645609B (zh) Jtag链路测试装置及其测试方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511