CN113030702A - 芯片的自动测试系统及方法 - Google Patents

芯片的自动测试系统及方法 Download PDF

Info

Publication number
CN113030702A
CN113030702A CN202110261945.9A CN202110261945A CN113030702A CN 113030702 A CN113030702 A CN 113030702A CN 202110261945 A CN202110261945 A CN 202110261945A CN 113030702 A CN113030702 A CN 113030702A
Authority
CN
China
Prior art keywords
test
chip
protocol
mainboard
file
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110261945.9A
Other languages
English (en)
Inventor
刘叶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inventec Pudong Technology Corp
Inventec Corp
Original Assignee
Inventec Pudong Technology Corp
Inventec Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inventec Pudong Technology Corp, Inventec Corp filed Critical Inventec Pudong Technology Corp
Priority to CN202110261945.9A priority Critical patent/CN113030702A/zh
Priority to US17/356,529 priority patent/US20220291283A1/en
Publication of CN113030702A publication Critical patent/CN113030702A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3177—Testing of logic operation, e.g. by logic analysers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G01R31/287—Procedures; Software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318508—Board Level Test, e.g. P1500 Standard
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0016—Inter-integrated circuit (I2C)

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Environmental & Geological Engineering (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供一种芯片的自动测试系统及方法，所述芯片的自动测试系统包括：客户端，用于发送针对所述芯片的测试指令；服务端，包括主板及与其连接的芯片；其中，所述主板用于接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；所述芯片用于在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果，并通过所述主板将所述芯片的功能测试结果分享至所述客户端。本发明摒弃了现有测试方法，提升了芯片测试结果的可靠性，节约了测试时间。

Description

芯片的自动测试系统及方法
技术领域
本发明属于芯片测试技术领域，涉及一种测试系统及方法，特别是涉及一种芯片的自动测试系统及方法。
背景技术
伺服器系统中，芯片占据很特别的位置，主板CPU，PCH，BMC&VRMS等与芯片交互的信号越来越多，芯片内部的控制模块数量也飞速增长。这样对于芯片功能的测试也变得越来越复杂，如图1所示的现有测试方法依赖示波器依次测量信号，需要熟练的工程师了解对应系统的工作模式才可以进行测试，这种方法不但考验测试工程师的能力，测试周期也会加长，结果的检查也耗时耗力。
因此，如何提供一种芯片的自动测试系统及方法，以解决现有芯片测试通过测试工程师测试，导致测试结果不准确，测试周期长，结果的检查也耗时耗力等缺陷，实已成为本领域技术人员亟待解决的技术问题。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种芯片的自动测试系统及方法，用于解决现有芯片测试通过测试工程师测试，导致测试结果不准确，测试周期长，结果的检查也耗时耗力的问题。
为实现上述目的及其他相关目的，本发明一方面提供一种芯片的自动测试系统，包括：客户端，用于发送针对所述芯片的测试指令；服务端，包括主板及与其连接的芯片；其中，所述主板用于接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；所述芯片用于在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果，并通过所述主板将所述芯片的功能测试结果分享至所述客户端。
于本发明的一实施例中，所述测试指令包括寄存器指令；所述寄存器指令的格式为地址位+寄存器值。
于本发明的一实施例中，所述客户端通过通用异步收发传输器或网络接口控制器将所述测试指令发送至所述主板；所述主板通过通用异步收发传输器或网络接口控制器将所述芯片的功能测试结果分享至所述客户端。
于本发明的一实施例中，所述主板与所述芯片按照至少一种传输协议进行系统间的数据交互；所述传输协议包括串行通用输入/输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议。
于本发明的一实施例中，所述主板的中央处理器、集成南桥、基板管理控制器或电压调节模块与所述芯片数据交互。
于本发明的一实施例中，所述主板将所述测试指令转换为符合串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件；所述芯片将芯片的功能测试结果转换为符合串行通用输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试结果。
于本发明的一实施例中，所述主板将芯片的功能测试结果转换为客户端可识别的测试日志文件，并将该测试日志文件分享至所述客户端。
于本发明的一实施例中，所述芯片包括复杂可编程逻辑器件和/或现场可编程门阵列。
本发明另一方面提供一种芯片的自动测试方法，应用于一芯片的自动测试系统，该芯片的自动测试系统包括客户端、与客户端连接的服务端，所述服务端包括主板及与其连接的芯片；所述芯片的自动测试方法包括：所述客户端发送针对所述芯片的测试指令；所述主板接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；所述芯片在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果；所述主板将所述芯片的功能测试结果分享至所述客户端。
于本发明的一实施例中，所述主板与所述芯片按照至少一种传输协议进行系统间的数据交互；所述传输协议包括串行通用输入/输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议；所述主板将所述测试指令转换为测试文件的步骤包括所述主板将所述测试指令转换为符合所述串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件。
如上所述，本发明所述的芯片的自动测试系统及方法，具有以下有益效果：
第一，本发明可以实现统一化测试的模式，不需要测试工程师对系统的了解，主需要参考SOP就可以直接测试，测试过程清晰明了；
第二，本发明可移植性高，完成模块化分工，工作模块中嵌入测试模块，减少二次开发的工作；
第三，本发明可完成自动智能的脚本测试；
第四，本发明提升了测试结果的可靠性，100％减少人为因素；
第五，本发明节省测试时间，易于操作；
第六，本发明适用性强，降低培训费用。
附图说明
图1显示为现有测试方法示意图。
图2显示为本发明的芯片的自动测试系统于一实施例中的原理结构示意图。
图3显示为本发明的芯片的自动测试于一实施例中的流程示意图。
元件标号说明
2 芯片的自动测试系统
3 客户端
4 服务端
41 主板
42 芯片
S31～S34 步骤
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。需说明的是，在不冲突的情况下，以下实施例及实施例中的特征可以相互组合。
需要说明的是，以下实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
实施例一
本实施例提供一种芯片的自动测试系统，包括：
客户端，用于发送针对所述芯片的测试指令；
服务端，包括主板及与其连接的芯片；
其中，所述主板用于接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；
所述芯片用于在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果，并通过所述主板将所述芯片的功能测试结果分享至所述客户端。
以下将结合图示对本实施例所提供的芯片的自动测试系统进行详细描述。请参阅图2，显示为芯片的自动测试系统于一实施例中的原理结构示意图。如图2所示，所述芯片的自动测试系统2包括客户端3及服务端4。
在本实施例中，所述客户端3用于发送针对所述芯片的测试指令。
在本实施例中，所述客户端3中配置有与所述服务端进行通信的接口连接软件，例如，PuTTY软件(PuTTY软件是一个Telnet、SSH、rlogin、纯TCP以及串行接口连接软件)。
在本实施例中，所述客户端3通过通用异步收发传输器(Share NIC)或网络接口控制器(Share NIC)将所述测试指令发送至所述服务端4的主板41。
具体地，所述测试指令包括寄存器指令；所述寄存器指令的格式为地址位+寄存器值。
继续参阅图2，所述服务端4包括主板41及与所述主板41通信连接的芯片42。于实际应用中，所述芯片42包括复杂可编程逻辑器件(CPLD)和/或现场可编程门阵列(FPGA)等。
在本实施例中，所述主板41与所述芯片42按照至少一种传输协议进行系统间的数据交互。
具体地，所述主板41的中央处理器(CPU)、集成南桥(PCH)、基板管理控制器(BMC)或电压调节模块(VRMS)等模块与所述芯片42数据交互。
所述传输协议包括串行通用输入/输出协议(SGPI/O)、低管脚数协议(LPC)、双向二线制同步串行协议(I2C)和/或串行外设接口协议(SPI)。
所述主板41用于接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片42。
具体地，所述主板41将所述测试指令转换为符合所述串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件。
所述芯片42用于在接收到所述测试文件后，触发与测试文件相关的测试项目，测试项目启动，生成该芯片的功能测试结果，通过所述主板41将所述芯片42的功能测试结果分享至所述客户端2。
在本实施例中，所述芯片42还用于将芯片的功能测试结果转换为符合串行通用输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试结果。
所述主板41在接收到已转换的芯片的功能测试结果后，将其转换为客户端可识别的测试日志文件，并通过通用异步收发传输器或网络接口控制器将该测试日志文件分享至所述客户端3。
测试工程师再收到所述测试日志文件后，与参考测试SOP进行比对，以判断测试结果是成功还是失败，以节省大量测试时间，提升测试结果的可靠性。
以下为利用本实施例所述芯片的自动测试系统进行测试的实例：
首先，客户端发送电源测试指令P5V fault command①I2c b 0×05w 0×47 0×e2。
然后，主板在接收到该电源测试指令后，将该电源测试指令转换为测试文件，即assertP5Vpower good发送至CPLD。
再然后，CPLD根据测试文件触发相关的测试项目，测试事件发生，生成测试结果，即系统关机，并将该测试结果反馈给主板。
最后，主板于系统界面记录该测试日志(即System shut down by P5V②powerfault)及系统关机的现象，即可完成测试项，填写测试报告。
本实施例所述芯片的自动测试系统具有以下有益效果：
第一，本实施例可以实现统一化测试的模式，不需要测试工程师对系统的了解，主需要参考SOP就可以直接测试，测试过程清晰明了；
第二，本实施例可移植性高，完成模块化分工，工作模块中嵌入测试模块，减少二次开发的工作；
第三，本实施例可完成自动智能的脚本测试；
第四，本实施例提升了测试结果的可靠性，100％减少人为因素；
第五，本实施例节省测试时间，易于操作；
第六，本实施例适用性强，降低培训费用。
实施例二
本实施例提供一种芯片的自动测试方法，应用于一芯片的自动测试系统，该芯片的自动测试系统包括客户端、与客户端连接的服务端，所述服务端包括主板及与其连接的芯片；所述芯片的自动测试方法包括：
所述客户端发送针对所述芯片的测试指令；
所述主板接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；
所述芯片在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果；
所述主板将所述芯片的功能测试结果分享至所述客户端。
以下将集合图示对本实施例所提供的芯片的自动测试方法进行详细描述。请参阅图3，显示为芯片的自动测试方法于一实施例中的流程示意图。本实施例所述芯片的自动测试方法应用于实施例一所述芯片的自动测试系统，该芯片的自动测试系统包括客户端、与客户端连接的服务端，所述服务端包括主板及与其连接的芯片。所述主板与所述芯片按照至少一种传输协议进行系统间的数据交互。所述传输协议包括串行通用输入/输出协议(SGPI/O)、低管脚数协议(LPC)、双向二线制同步串行协议(I2C)和/或串行外设接口协议(SPI)。
如图3所示，所述芯片的自动测试方法具体包括以下步骤：
S31，所述客户端用于发送针对所述芯片的测试指令。
在本实施例中，所述客户端中配置有与所述服务端进行通信的接口连接软件，例如，PuTTY软件(PuTTY软件是一个Telnet、SSH、rlogin、纯TCP以及串行接口连接软件)。
具体地，所述测试指令包括寄存器指令；所述寄存器指令的格式为地址位+寄存器值。
S32，所述主板接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片。
具体地，S32中所述主板将所述测试指令转换为符合所述串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件。
S33，所述芯片在接收到所述测试文件后，触发与测试文件相关的测试项目，测试项目启动，生成该芯片的功能测试结果。
具体地，S33中所述芯片将芯片的功能测试结果转换为符合串行通用输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试结果。
S34，所述主板在接收到已转换的芯片的功能测试结果后，再将其转换为客户端可识别的测试日志文件，并将该测试日志文件分享至所述客户端。测试工程师再收到所述测试日志文件后，与参考测试SOP进行比对，以判断测试结果是成功还是失败，以节省大量测试时间，提升测试结果的可靠性。
本发明所述的芯片的自动测试方法的保护范围不限于本实施例列举的步骤执行顺序，凡是根据本发明的原理所做的现有技术的步骤增减、步骤替换所实现的方案都包括在本发明的保护范围内。
本发明还提供一种芯片的自动测试系统，所述芯片的自动测试系统可以实现本发明所述的芯片的自动测试方法，但本发明所述的芯片的自动测试方法的实现装置包括但不限于本实施例列举的芯片的自动测试系统的结构，凡是根据本发明的原理所做的现有技术的结构变形和替换，都包括在本发明的保护范围内。
综上所述，本发明所述芯片的自动测试系统及方法具有以下有益效果：
第一，本发明可以实现统一化测试的模式，不需要测试工程师对系统的了解，主需要参考SOP就可以直接测试，测试过程清晰明了；
第二，本发明可移植性高，完成模块化分工，工作模块中嵌入测试模块，减少二次开发的工作；
第三，本发明可完成自动智能的脚本测试；
第四，本发明提升了测试结果的可靠性，100％减少人为因素；
第五，本发明节省测试时间，易于操作；
第六，本发明适用性强，降低培训费用。因此，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (10)

1.一种芯片的自动测试系统，其特征在于，包括：
客户端，用于发送针对所述芯片的测试指令；
服务端，包括主板及与其连接的芯片；
其中，所述主板用于接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；
所述芯片用于在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果，并通过所述主板将所述芯片的功能测试结果分享至所述客户端。
2.根据权利要求1所述的芯片的自动测试系统，其特征在于，所述测试指令包括寄存器指令；所述寄存器指令的格式为地址位+寄存器值。
3.根据权利要求1所述的芯片的自动测试系统，其特征在于，
所述客户端通过通用异步收发传输器或网络接口控制器将所述测试指令发送至所述主板；
所述主板通过通用异步收发传输器或网络接口控制器将所述芯片的功能测试结果分享至所述客户端。
4.根据权利要求1所述的芯片的自动测试系统，其特征在于：
所述主板与所述芯片按照至少一种传输协议进行系统间的数据交互；
所述传输协议包括串行通用输入/输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议。
5.根据权利要求4所述的芯片的自动测试系统，其特征在于：所述主板的中央处理器、集成南桥、基板管理控制器或电压调节模块与所述芯片数据交互。
6.根据权利要求4所述的芯片的自动测试系统，其特征在于：
所述主板将所述测试指令转换为符合串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件；
所述芯片将芯片的功能测试结果转换为符合串行通用输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试结果。
7.根据权利要求4所述的芯片的自动测试系统，其特征在于：所述主板将芯片的功能测试结果转换为客户端可识别的测试日志文件，并将该测试日志文件分享至所述客户端。
8.根据权利要求1-权利要求7任一项所述的芯片的自动测试系统，其特征在于：所述芯片包括复杂可编程逻辑器件和/或现场可编程门阵列。
9.一种芯片的自动测试方法，其特征在于：应用于一芯片的自动测试系统，该芯片的自动测试系统包括客户端、与客户端连接的服务端，所述服务端包括主板及与其连接的芯片；所述芯片的自动测试方法包括：
所述客户端发送针对所述芯片的测试指令；
所述主板接收所述测试指令，将所述测试指令转换为测试文件，并将所述测试文件传输至所述芯片；
所述芯片在接收到所述测试文件后，触发与测试文件相关的测试项目，生成该芯片的功能测试结果；
所述主板将所述芯片的功能测试结果分享至所述客户端。
10.根据权利要求9所述的芯片的自动测试方法，其特征在于：
所述主板与所述芯片按照至少一种传输协议进行系统间的数据交互；
所述传输协议包括串行通用输入/输出协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议；
所述主板将所述测试指令转换为测试文件的步骤包括所述主板将所述测试指令转换为符合所述串行通用输入协议、低管脚数协议、双向二线制同步串行协议和/或串行外设接口协议的测试文件。
CN202110261945.9A 2021-03-10 2021-03-10 芯片的自动测试系统及方法 Pending CN113030702A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110261945.9A CN113030702A (zh) 2021-03-10 2021-03-10 芯片的自动测试系统及方法
US17/356,529 US20220291283A1 (en) 2021-03-10 2021-06-24 Automatic chip testing system and method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110261945.9A CN113030702A (zh) 2021-03-10 2021-03-10 芯片的自动测试系统及方法

Publications (1)

Publication Number Publication Date
CN113030702A true CN113030702A (zh) 2021-06-25

Family

ID=76469425

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110261945.9A Pending CN113030702A (zh) 2021-03-10 2021-03-10 芯片的自动测试系统及方法

Country Status (2)

Country Link
US (1) US20220291283A1 (zh)
CN (1) CN113030702A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117608947B (zh) * 2024-01-24 2024-04-23 合肥康芯威存储技术有限公司 一种存储器的故障测试系统以及方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN209928414U (zh) * 2019-06-28 2020-01-10 龙芯中科技术有限公司 一种主板及计算机设备
CN111273153A (zh) * 2020-01-21 2020-06-12 广芯微电子（广州）股份有限公司 一种芯片的自动测试方法、装置和系统
CN212391573U (zh) * 2020-04-17 2021-01-22 北京百度网讯科技有限公司 芯片测试装置和设备

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6119255A (en) * 1998-01-21 2000-09-12 Micron Technology, Inc. Testing system for evaluating integrated circuits, a burn-in testing system, and a method for testing an integrated circuit
CA2321346A1 (en) * 2000-09-28 2002-03-28 Stephen K. Sunter Method, system and program product for testing and/or diagnosing circuits using embedded test controller access data
US7209851B2 (en) * 2003-02-14 2007-04-24 Advantest America R&D Center, Inc. Method and structure to develop a test program for semiconductor integrated circuits
JP2011112411A (ja) * 2009-11-25 2011-06-09 Elpida Memory Inc 半導体装置
CN101930221B (zh) * 2010-03-22 2012-07-11 哈尔滨工业大学 基于bist的数据采集系统及其实现采集、自测试的方法
US9310433B2 (en) * 2014-04-18 2016-04-12 Breker Verification Systems Testing SOC with portable scenario models and at different levels
CN106443412B (zh) * 2016-09-09 2019-04-23 杭州万高科技股份有限公司 一种ic测试装置及方法
CN107907814B (zh) * 2017-09-28 2020-03-17 芯海科技（深圳）股份有限公司 一种提高芯片量产测试效率的方法
CN109765480B (zh) * 2019-02-01 2021-09-10 苏州华兴源创科技股份有限公司 一种测试装置和测试设备
CN110275805B (zh) * 2019-06-13 2023-07-07 上海琪埔维半导体有限公司 一种用于mcu芯片的全自动测试系统
CN110196388A (zh) * 2019-06-20 2019-09-03 天津市滨海新区信息技术创新中心 集成芯片及其测试方法
CN112463243B (zh) * 2019-09-09 2022-11-18 英业达科技有限公司 基于边界扫描的在线级联加载固件系统及其方法
CN110661583B (zh) * 2019-11-13 2023-09-05 青岛联众芯云科技有限公司 载波芯片测试系统
CN110961364B (zh) * 2019-12-18 2022-06-17 浪潮(北京)电子信息产业有限公司 一种基于fpga平台的芯片全功能自测系统及其方法
US20210333326A1 (en) * 2020-04-24 2021-10-28 Peter Shun Shen Wang Switch-Mode Based Interposer Enabling Self-Testing Of An MCM Without Known Good Die
CN111966554B (zh) * 2020-08-25 2024-02-09 深圳比特微电子科技有限公司 芯片测试方法和计算芯片
CN112083322A (zh) * 2020-09-10 2020-12-15 深圳市汇顶科技股份有限公司 接口扩展装置、接口扩展方法及测试方法
CN112130061B (zh) * 2020-11-26 2024-04-26 北京智芯微电子科技有限公司 芯片同步测试装置及芯片同步测试方法
CN114138667A (zh) * 2021-12-09 2022-03-04 山东方寸微电子科技有限公司 一种soc芯片驱动程序自动化测试系统及测试方法
CN115202947B (zh) * 2022-08-02 2023-05-23 无锡众星微系统技术有限公司 基于调试接口的芯片测试向量生成方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110045266A (zh) * 2019-04-23 2019-07-23 珠海欧比特宇航科技股份有限公司 一种芯片通用测试方法及装置
CN209928414U (zh) * 2019-06-28 2020-01-10 龙芯中科技术有限公司 一种主板及计算机设备
CN111273153A (zh) * 2020-01-21 2020-06-12 广芯微电子（广州）股份有限公司 一种芯片的自动测试方法、装置和系统
CN212391573U (zh) * 2020-04-17 2021-01-22 北京百度网讯科技有限公司 芯片测试装置和设备

Also Published As

Publication number Publication date
US20220291283A1 (en) 2022-09-15

Similar Documents

Publication Publication Date Title
CN102752150A (zh) 提供远程板卡调试的分布式通信设备及方法
CN104866423A (zh) 一种软件配置项的测试方法及系统
CN104407279A (zh) 一种用于自动测试芯片mdio总线协议的码型数据、装置及测试方法
CN104486146A (zh) 一种测试控制台与测试设备之间的通信方法
CN113030702A (zh) 芯片的自动测试系统及方法
CN105721568A (zh) 一种远程调试系统、方法及装置
CN109031005B (zh) 分布式继电保护装置测试方法及继电保护测试仪
US20240129224A1 (en) Verification system for i2s bus protocol
CN204576492U (zh) 一种软件配置项的测试装置
CN101267350B (zh) 调试方法和调试系统
CN109710479B (zh) 一种处理方法及第一设备、第二设备
CN117312067A (zh) 网卡调试系统、方法、设备及存储介质
CN108196527B (zh) 可重构配置的fpga和dsp紧耦合架构的测试验证系统
TWI502338B (zh) 測試介面卡及測試方法
CN111221265A (zh) 一种舵系统在回路的总线信息提取装置及半实物仿真方法
CN110687363A (zh) Sfp埠测试治具
CN110262454A (zh) 风机控制系统的测试系统、方法及装置
CN109541437A (zh) 集成电路及系统
CN109885420A (zh) 一种PCIe链路故障的分析方法、BMC及存储介质
CN110096002A (zh) 一种基于canfd总线的自动化测试系统及测试方法
CN109167640B (zh) 一种误码仪
CN112486877A (zh) 一种通用化fc转换接口模块的外场保障与测试平台
CN109981394B (zh) 基于增强型can总线协议分析仪的通信方法和装置
CN219476096U (zh) 一种基于usb接口的通用嵌入式系统测试平台
TW202238380A (zh) 晶片的自動測試系統及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination