CN114002587B - 支持工作量证明机制的芯片及其测试方法 - Google Patents
支持工作量证明机制的芯片及其测试方法 Download PDFInfo
- Publication number
- CN114002587B CN114002587B CN202111637865.5A CN202111637865A CN114002587B CN 114002587 B CN114002587 B CN 114002587B CN 202111637865 A CN202111637865 A CN 202111637865A CN 114002587 B CN114002587 B CN 114002587B
- Authority
- CN
- China
- Prior art keywords
- test
- unit
- interface unit
- computing
- module
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/04—Housings; Supporting members; Arrangements of terminals
- G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
- G01R1/0425—Test clips, e.g. for IC's
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2865—Holding devices, e.g. chucks; Handlers or transport devices
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Environmental & Geological Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本文公开一种支持工作量证明机制的芯片，包括：多个工作单元和分别内置在各个工作单元内的测试模块；所述测试模块，配置为根据接收到的测试指令对所在的工作单元进行测试，并返回测试结果；所述工作单元包括以下至少一种：计算单元、存储单元和交叉开关的接口单元；计算单元通过交叉开关与存储单元连接。本文的方案能够精确定位芯片中工作异常的工作单元，从而便于排查芯片故障，降低芯片的报废率。
Description
技术领域
本申请实施例涉及集成电路设计领域，尤其涉及一种支持工作量证明机制的芯片及其测试方法。
背景技术
POW（Proof Of Work，工作量证明）机制为区块链主网提供算力支持。工作量证明机制需要依赖大容量内存，高带宽访存。因此支持工作量证明机制的芯片往往集成数量较多的计算单元和存储控制单元。
支持工作量证明机制的芯片集成的单元数量多，受到芯片制造工艺限制，存在良率问题。
发明内容
本申请实施例提供了一种支持工作量证明机制的芯片，包括：多个工作单元和分别内置在各个工作单元内的测试模块；
所述测试模块，配置为根据接收到的测试指令对所在的工作单元进行测试，并返回测试结果；
所述工作单元包括以下至少一种：计算单元、存储单元和交叉开关的接口单元；计算单元通过交叉开关与存储单元连接。
本申请实施例提供了一种支持工作量证明机制的芯片的测试方法，包括：
控制模块确定用于测试的工作单元；所述工作单元包括以下至少一种：计算单元、交叉开关的接口单元和存储单元；
所述控制模块向确定出的工作单元的测试模块发送测试指令；
测试模块根据接收到的测试指令对所在的工作单元进行测试，并向所述控制模块返回测试结果；
其中，所述芯片包括：多个工作单元和分别内置在各个工作单元内的测试模块；计算单元通过交叉开关与存储单元连接。
本申请实施例提供的支持工作量证明机制的芯片及其测试方法，所述支持工作量证明机制的芯片包括多个工作单元和分别内置在各个工作单元内的测试模块，所述测试模块能够根据收到的测试指令对所在的工作单元进行测试，并返回测试结果。由于可以精确测试芯片中任意一个工作单元是否工作正常，因此能够精确定位芯片中工作异常的工作单元，从而便于排查芯片故障，降低芯片的报废率。
在阅读并理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本申请技术方案的理解，并且构成说明书的一部分，与本申请实施例一起用于解释本申请的技术方案，并不构成对本申请技术方案的限制。
图1为本申请实施例的一种支持工作量证明机制的芯片的结构示意图；
图2为本申请实施例的一种控制模块和计算单元的连接关系示意图；
图3为本申请实施例的一种计算单元的结构示意图；
图4为本申请实施例的一种交叉开关的结构示意图；
图5为本申请实施例的一种控制模块和交叉开关的连接关系示意图；
图6为本申请实施例的另一种控制模块和交叉开关的连接关系示意图；
图7为本申请实施例的一种控制模块和存储单元的连接关系示意图；
图8为本申请实施例的一种支持工作量证明机制的芯片的测试方法的流程图。
具体实施方式
本申请描述了多个实施例，但是该描述是示例性的，而不是限制性的，并且对于本领域的普通技术人员来说显而易见的是，在本申请所描述的实施例包含的范围内可以有更多的实施例和实现方案。尽管在附图中示出了许多可能的特征组合，并在具体实施方式中进行了讨论，但是所公开的特征的许多其它组合方式也是可能的。除非特意加以限制的情况以外，任何实施例的任何特征或元件可以与任何其它实施例中的任何其他特征或元件结合使用，或可以替代任何其它实施例中的任何其他特征或元件。
本申请包括并设想了与本领域普通技术人员已知的特征和元件的组合。本申请已经公开的实施例、特征和元件也可以与任何常规特征或元件组合，以形成由所附权利要求限定的独特的发明方案。任何实施例的任何特征或元件也可以与来自其它发明方案的特征或元件组合，以形成另一个由所附权利要求限定的独特的发明方案。因此，应当理解，在本申请中示出和/或讨论的任何特征可以单独地或以任何适当的组合来实现。因此，除了根据所附权利要求及其等同替换所做的限制以外，实施例不受其它限制。此外，可以在所附权利要求的保护范围内进行各种修改和改变。
本申请实施例提供了一种支持工作量证明机制的芯片。如图1所示，一种支持工作量证明机制的芯片，包括：多个工作单元和分别内置在各个工作单元内的测试模块；
所述测试模块，配置为根据接收到的测试指令对所在的工作单元进行测试，并返回测试结果；
所述工作单元包括以下至少一种：计算单元、存储单元和交叉开关的接口单元；计算单元通过交叉开关与存储单元连接。
本申请实施例提供的支持工作量证明机制的芯片，包括多个工作单元和分别内置在各个工作单元内的测试模块，所述测试模块能够根据收到的测试指令对所在的工作单元进行测试，并返回测试结果。由于可以精确测试芯片中任意一个工作单元是否工作正常，因此能够精确定位芯片中工作异常的工作单元，从而便于排查芯片故障，降低芯片的报废率。
在一些示例性的实施方式中，所述芯片还包括：控制模块；
所述控制模块，配置为接收工作单元内置的测试模块返回的测试结果；根据所述测试结果判定某个工作单元工作不正常或测试未通过时，关闭所述工作单元。由于支持工作量证明机制的芯片中工作单元众多，因此并非要求芯片电路完全无缺陷才可以工作，根据测试结果对有制造缺陷的工作单元进行关闭处理，使得存在制造缺陷的芯片也可以继续使用，降低了芯片的报废率，节约了生产成本。
在一些示例性的实施方式中，所述测试指令也可以通过芯片外部的上位机发给控制模块，再由控制模块发送给测试模块。测试模块获得测试结果后，将测试结果发送给控制模块，再由控制模块转发给上位机。
在一些示例性的实施方式中，如图2所示，所述芯片还包括控制模块；所述芯片包括N个计算单元；
所述控制模块通过N条第一接口线分别与每一个计算单元连接。控制模块通过与每一个计算单元一一连接，能够实现对每一个计算单元的独立测试，或者多个计算单元的并行测试。
在一些示例性的实施方式中，所述第一接口线包括第一使能信号线和第一数据信号线；其中，所述第一使能信号线用于使能/去使能计算单元的测试，所述第一数据信号线用于传输测试结果。
在一些示例性的实施方式中，如图3所示，当所述工作单元为计算单元时，所述工作单元还包括计算模块；
所述测试模块配置为采用以下方式进行测试：如果检测到第一使能信号线上的信号为使能信号，则向计算模块发送激励信号以触发所述计算模块执行测试用的计算任务，如果接收到所述计算模块返回的计算结果，则将所述计算结果与预先存储的正确计算结果进行比较，如果二者相同，则判定所述计算单元工作正常，通过第一数据信号线向控制模块发送指示计算单元测试通过的信号；如果二者不相同，或者没有接收到计算模块返回的计算结果，则判定所述计算单元工作不正常，通过第一数据信号线向控制模块发送指示计算单元测试未通过的信号。
在一些示例性的实施方式中，所述计算模块，还配置为在没有接收到所述测试模块发送的激励信号时，执行非测试用的计算任务。
在一些示例性的实施方式中，所述计算模块执行的非测试用的计算任务和测试用的计算任务为基于工作量证明机制的计算任务。
计算单元包括测试模块和计算模块，测试模块负责触发计算模块执行非测试用的计算任务，计算模块负责执行计算任务（包括测试用的计算任务和非测试用的计算任务）。测试模块中可以预先存储正确的计算结果，从而可以由测试模块校验计算模块是否计算正确，由于测试模块只需要返回计算单元测试是否通过的结果即可，因此第一数据信号线的位宽可以只有1个比特。
在一些示例性的实施方式中，如图4所示，所述交叉开关的接口单元包括：上游接口单元和下游接口单元；
所述交叉开关包括：N个上游接口单元、全连接开关矩阵和M个下游接口单元；上游接口单元与计算单元一一对应连接，下游接口单元与存储单元一一对应连接；所述交叉开关包括M*N条开关链路，一条开关链路包括一个上游接口单元和一个下游接口单元，全连接开关矩阵配置为导通或断开上、下游接口单元之间的开关链路。
在一些示例性的实施方式中，如图5所示，所述芯片还包括：控制模块；
所述控制模块通过N条第二接口线分别与每一个上游接口单元连接；所述控制模块通过M条第三接口线分别与每一个下游接口单元连接；所述第二接口线包括第二使能信号线和第二数据信号线；所述第三接口线包括第三使能信号线；
其中，所述第二使能信号线用于使能/去使能上游接口单元的测试，所述第三使能信号线用于使能/去使能下游接口单元的测试，所述第二数据信号线用于传输测试指令和测试结果；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块。通过为M个下游接口单元配置独立的使能信号线，能够对每一个上游接口单元的M条开关链路分别进行测试。
在一些示例性的实施方式中，当所述工作单元为交叉开关的接口单元时，所述第一测试模块配置为采用以下方式进行测试：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息和下游接口单元的地址信息；向所述测试指令指示的下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；如果接收到下游接口单元发送的数据，则将所述接收数据与预先存储的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号；
所述第二测试模块配置为采用以下方式进行测试：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。上游接口单元和下游接口单元是交叉开关的接口单元，每一个上游接口单元配置一个唯一的地址，每一个下游接口单元配置一个唯一的地址，上游接口单元和下游接口单元之间的通信可以通过内部寻址实现。
在一些示例性的实施方式中，如图6所示，所述芯片还包括：控制模块；
所述控制模块通过N条第二接口线分别与每一个上游接口单元连接；所述控制模块通过一条第三接口线与所有的下游接口单元均连接；所述第二接口线包括第二使能信号线和第二数据信号线；所述第三接口线包括第三使能信号线；
其中，所述第二使能信号线用于使能/去使能上游接口单元的测试，所述第三使能信号线用于使能/去使能下游接口单元的测试，所述第二数据信号线用于传输测试指令和测试结果；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块。通过为M个下游接口单元配置统一的使能信号线，能够通过分时复用的方式对每一个上游接口单元的M条开关链路进行测试。
在一些示例性的实施方式中，当所述工作单元为交叉开关的接口单元时，所述第一测试模块配置为采用以下方式进行测试：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息，依次向M个下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；每次向一个下游接口单元发送测试通知后，如果接收到所述下游接口单元发送的数据，则将所述接收数据与预先存储的该下游接口单元的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号，所述信号携带下游接口单元的地址信息；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号，所述信号携带下游接口单元的地址信息；
所述第二测试模块配置为采用以下方式进行测试：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。上游接口单元和下游接口单元是交叉开关的接口单元，每一个上游接口单元配置一个唯一的地址，每一个下游接口单元配置一个唯一的地址，上游接口单元和下游接口单元之间的通信可以通过内部寻址实现。
在一些示例性的实施方式中，当M个下游接口单元复用同一个第三使能信号线时，M个下游接口单元向上游接口单元发送的数据可以不同。上游接口单元可以根据收到的数据内容，一一确认M个下游接口单元是否返回数据。上游接口单元如果没有收到某个预定的数据，则可以根据所述预定的数据对应的下游接口单元识别出未返回数据的下游接口单元。
在一些示例性的实施方式中，如图7所示，所述芯片还包括：控制模块；
所述控制模块通过M条第四接口线分别与每一个存储单元连接。控制模块通过与每一个存储单元一一连接，能够实现对每一个存储单元的独立测试，或者多个存储单元的并行测试。
在一些示例性的实施方式中，所述第四接口线包括第四使能信号线和第四数据信号线；其中，所述第四使能信号线用于使能/去使能存储单元的测试，所述第四数据信号线用于传输测试结果。
在一些示例性的实施方式中，当所述工作单元为存储单元时，所述测试模块配置为采用以下方式进行测试：如果检测到第四使能信号线上的信号为使能信号，则向控制模块返回预先存储的数据；
所述控制模块，配置为通过第四使能信号线向存储单元发送使能信号，如果通过第四数据信号线接收到数据，则判定所述存储单元工作正常；如果通过第四数据信号线没有接收到数据，则判定所述存储单元工作异常。
在一些示例性的实施方式中，当所述工作单元为存储单元时，所述测试模块配置为采用以下方式进行测试：如果检测到第四使能信号线上的信号为使能信号，则向控制模块返回预先存储的数据；
所述控制模块，配置为通过第四使能信号线向存储单元发送使能信号，如果通过第四数据信号线接收到数据，则将接收数据与预先存储的参考数据进行比较，如果二者相同，则判定所述存储单元工作正常；如果二者不相同，或者通过第四数据信号线没有接收到数据，则判定所述存储单元工作异常。控制模块在接收到存储单元返回的数据后，对接收数据进行校验，能够增加测试的准确性。
本申请实施例提供了一种支持工作量证明机制的芯片的测试方法。如图8所示，所述测试方法包括：
步骤S10，控制模块确定用于测试的工作单元；所述工作单元包括以下至少一种：计算单元、交叉开关的接口单元和存储单元；
步骤S20，所述控制模块向确定出的工作单元的测试模块发送测试指令；
步骤S30，测试模块根据接收到的测试指令对所在的工作单元进行测试，并向所述控制模块返回测试结果；
其中，所述芯片包括：多个工作单元和分别内置在各个工作单元内的测试模块；计算单元通过交叉开关与存储单元连接。
本实施例提供的支持工作量证明机制的芯片的测试方法，控制模块确定用于测试的工作单元；所述工作单元包括以下至少一种：计算单元、交叉开关的接口单元和存储单元；所述控制模块向确定出的工作单元的测试模块发送测试指令，测试模块根据接收到的测试指令对所在的工作单元进行测试，并向所述控制模块返回测试结果。本实施例提供的测试方法能够精确定位芯片中工作异常的工作单元，从而便于排查芯片故障，降低芯片的报废率。
在一些示例性的实施方式中，所述测试方法还包括：
所述控制模块根据所述测试结果判定某个工作单元工作不正常或测试未通过时，关闭所述工作单元。由于支持工作量证明机制的芯片中工作单元众多，因此并非要求芯片电路完全无缺陷才可以工作，根据测试结果对有制造缺陷的工作单元进行关闭处理，使得存在制造缺陷的芯片也可以继续使用，降低了芯片的报废率，节约了生产成本。
在一些示例性的实施方式中，当所述工作单元为计算单元时，所述工作单元还包括计算模块；
所述测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果检测到第一使能信号线上的信号为使能信号，则向计算模块发送激励信号以触发所述计算模块执行测试用的计算任务，如果接收到所述计算模块返回的计算结果，则将所述计算结果与预先存储的正确计算结果进行比较，如果二者相同，则判定所述计算单元工作正常，通过第一数据信号线向控制模块发送指示计算单元测试通过的信号；如果二者不相同，或者没有接收到计算模块返回的计算结果，则判定所述计算单元工作不正常，通过第一数据信号线向控制模块发送指示计算单元测试未通过的信号。
在一些示例性的实施方式中，当所述工作单元为交叉开关的接口单元时，所述交叉开关的接口单元包括：上游接口单元和下游接口单元；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块；
所述第一测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息和下游接口单元的地址信息；向所述测试指令指示的下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；如果接收到下游接口单元发送的数据，则将所述接收数据与预先存储的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号；
所述第二测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。
在一些示例性的实施方式中，当所述工作单元为交叉开关的接口单元时，所述交叉开关的接口单元包括：上游接口单元和下游接口单元；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块；
所述第一测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息，依次向M个下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；每次向一个下游接口单元发送测试通知后，如果接收到所述下游接口单元发送的数据，则将所述接收数据与预先存储的该下游接口单元的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号，所述信号携带下游接口单元的地址信息；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号，所述信号携带下游接口单元的地址信息；
所述第二测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。
在一些示例性的实施方式中，当所述工作单元为存储单元时，所述测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果检测到第四使能信号线上的信号为使能信号，则向控制模块返回预先存储的数据；
所述测试方法还包括：所述控制模块如果通过第四数据信号线接收到数据，则判定所述存储单元工作正常；如果通过第四数据信号线没有接收到数据，则判定所述存储单元工作异常。
在一些示例性的实施方式中，当所述工作单元为存储单元时，所述测试模块根据接收到的测试指令对所在的工作单元进行测试，包括：如果检测到第四使能信号线上的信号为使能信号，则向控制模块返回预先存储的数据；
所述测试方法还包括：所述控制模块如果通过第四数据信号线接收到数据，则将接收数据与预先存储的参考数据进行比较，如果二者相同，则判定所述存储单元工作正常；如果二者不相同，或者通过第四数据信号线没有接收到数据，则判定所述存储单元工作异常。
本领域普通技术人员可以理解，上文中所公开的装置中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些组件或所有组件可以被实施为由处理器，如数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质（或非暂时性介质）和通信介质（或暂时性介质）。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息（诸如计算机可读指令、数据结构、程序模块或其他数据）的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘（DVD）或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
Claims (15)
1.一种支持工作量证明机制的芯片，包括：多个工作单元和分别内置在各个工作单元内的测试模块；
所述测试模块，配置为根据接收到的测试指令对所在的工作单元进行测试，并返回测试结果；
所述工作单元包括以下至少一种：计算单元、存储单元和交叉开关的接口单元；计算单元通过交叉开关与存储单元连接；其中，所述计算单元还包括计算模块；
当所述工作单元为计算单元时，所述测试模块配置为采用以下方式进行测试并返回测试结果：如果检测到使能信号，则向计算模块发送激励信号以触发所述计算模块执行测试用的计算任务，如果接收到所述计算模块返回的计算结果，则将所述计算结果与预先存储的正确计算结果进行比较，如果二者相同，则判定所述计算单元工作正常，向控制模块发送指示计算单元测试通过的信号；如果二者不相同，或者没有接收到计算模块返回的计算结果，则判定所述计算单元工作不正常，向控制模块发送指示计算单元测试未通过的信号。
2.如权利要求1所述的芯片，其特征在于：
所述芯片还包括控制模块；所述芯片包括N个计算单元；
所述控制模块通过N条第一接口线分别与每一个计算单元连接；
所述第一接口线包括第一使能信号线和第一数据信号线；其中，所述第一使能信号线用于发送所述使能信号或去使能信号，所述第一数据信号线用于传输所述指示计算单元测试通过或未通过的信号。
3.如权利要求2所述的芯片，其特征在于：
当所述工作单元为计算单元时，所述测试模块配置为采用以下方式进行测试并返回测试结果：如果从所述第一使能信号线上检测到所述使能信号，则通过所述第一数据信号线向控制模块发送指示计算单元测试通过或未通过的信号。
4.如权利要求3所述的芯片，其特征在于：
所述计算模块，还配置为在没有接收到所述测试模块发送的激励信号时，执行非测试用的计算任务。
5.如权利要求1所述的芯片，其特征在于：
所述交叉开关的接口单元包括：上游接口单元和下游接口单元；
所述交叉开关包括：N个上游接口单元、全连接开关矩阵和M个下游接口单元；上游接口单元与计算单元一一对应连接，下游接口单元与存储单元一一对应连接；所述交叉开关包括M*N条开关链路，一条开关链路包括一个上游接口单元和一个下游接口单元，全连接开关矩阵配置为导通或断开上、下游接口单元之间的开关链路。
6.如权利要求5所述的芯片，其特征在于：
所述芯片还包括：控制模块；
所述控制模块通过N条第二接口线分别与每一个上游接口单元连接；所述控制模块通过M条第三接口线分别与每一个下游接口单元连接；所述第二接口线包括第二使能信号线和第二数据信号线；所述第三接口线包括第三使能信号线；
其中，所述第二使能信号线用于使能/去使能上游接口单元的测试，所述第三使能信号线用于使能/去使能下游接口单元的测试，所述第二数据信号线用于传输测试指令和测试结果；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块。
7.如权利要求6所述的芯片，其特征在于：
当所述工作单元为交叉开关的接口单元时，所述第一测试模块配置为采用以下方式进行测试：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息和下游接口单元的地址信息；向所述测试指令指示的下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；如果接收到下游接口单元发送的数据，则将所述接收数据与预先存储的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号；
所述第二测试模块配置为采用以下方式进行测试：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。
8.如权利要求5所述的芯片，其特征在于：
所述芯片还包括：控制模块；
所述控制模块通过N条第二接口线分别与每一个上游接口单元连接；所述控制模块通过一条第三接口线与所有的下游接口单元均连接；所述第二接口线包括第二使能信号线和第二数据信号线；所述第三接口线包括第三使能信号线；
其中，所述第二使能信号线用于使能/去使能上游接口单元的测试，所述第三使能信号线用于使能/去使能下游接口单元的测试，所述第二数据信号线用于传输测试指令和测试结果；每一个上游接口单元包括第一测试模块，每一个下游接口单元包括第二测试模块。
9.如权利要求8所述的芯片，其特征在于：
当所述工作单元为交叉开关的接口单元时，所述第一测试模块配置为采用以下方式进行测试：如果一个上游接口单元的第一测试模块检测到第二使能信号线上的信号为使能信号，则从第二数据信号线上获取测试指令，所述测试指令包括上游接口单元的地址信息，依次向M个下游接口单元发送测试通知，所述测试通知包括上游接口单元的地址信息和下游接口单元的地址信息；每次向一个下游接口单元发送测试通知后，如果接收到所述下游接口单元发送的数据，则将所述接收数据与预先存储的该下游接口单元的参考数据进行比较，如果二者相同，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作正常，通过第二数据信号线向控制模块发送指示开关链路测试通过的信号，所述信号携带下游接口单元的地址信息；如果二者不相同，或者没有接收到下游接口单元发送的数据，则判定所述上游接口单元和所述下游接口单元之间的开关链路工作不正常，通过第二数据信号线向控制模块发送指示开关链路测试未通过的信号，所述信号携带下游接口单元的地址信息；
所述第二测试模块配置为采用以下方式进行测试：如果一个下游接口单元的第二测试模块检测到第三使能信号线上的信号为使能信号，则等待接收上游接口单元发送的测试通知，如果接收到上游接口单元发送的测试通知，则向所述上游接口单元发送数据。
10.如权利要求1所述的芯片，其特征在于：
所述芯片还包括：控制模块；
所述控制模块通过M条第四接口线分别与每一个存储单元连接；
所述第四接口线包括第四使能信号线和第四数据信号线；其中，所述第四使能信号线用于使能/去使能存储单元的测试，所述第四数据信号线用于传输测试结果。
11.如权利要求10所述的芯片，其特征在于：
当所述工作单元为存储单元时，所述测试模块配置为采用以下方式进行测试：如果检测到第四使能信号线上的信号为使能信号，则向控制模块返回预先存储的数据；
所述控制模块，配置为通过第四使能信号线向存储单元发送使能信号，如果通过第四数据信号线接收到数据，则判定所述存储单元工作正常；如果通过第四数据信号线没有接收到数据，则判定所述存储单元工作异常。
12.如权利要求1-11中任一项所述的芯片，其特征在于：
所述芯片还包括：控制模块；
所述控制模块，配置为接收工作单元内置的测试模块返回的测试结果，根据所述测试结果判定某个工作单元工作不正常或测试未通过时，关闭所述工作单元。
13.一种支持工作量证明机制的芯片的测试方法，包括：
控制模块确定用于测试的工作单元；所述工作单元包括以下至少一种：计算单元、交叉开关的接口单元和存储单元；其中，所述计算单元还包括计算模块；
所述控制模块向确定出的工作单元的测试模块发送测试指令；
测试模块根据接收到的测试指令对所在的工作单元进行测试，并向所述控制模块返回测试结果；
当所述确定出的工作单元为计算单元时，所述测试模块根据接收到的测试指令对所在的工作单元进行测试并向所述控制模块返回测试结果，包括：如果检测到使能信号，则向计算模块发送激励信号以触发所述计算模块执行测试用的计算任务，如果接收到所述计算模块返回的计算结果，则将所述计算结果与预先存储的正确计算结果进行比较，如果二者相同，则判定所述计算单元工作正常，向控制模块发送指示计算单元测试通过的信号；如果二者不相同，或者没有接收到计算模块返回的计算结果，则判定所述计算单元工作不正常，向控制模块发送指示计算单元测试未通过的信号；
其中，所述芯片包括：多个工作单元和分别内置在各个工作单元内的测试模块；计算单元通过交叉开关与存储单元连接。
14.如权利要求13所述的测试方法，其特征在于，所述测试方法还包括：
所述控制模块根据所述测试结果判定某个工作单元工作不正常或测试未通过时，关闭所述工作单元。
15.如权利要求13所述的测试方法，其特征在于：
当所述工作单元为计算单元时，所述测试模块根据接收到的测试指令对所在的工作单元进行测试并向所述控制模块返回测试结果，包括：如果从第一使能信号线上检测到使能信号，则通过第一数据信号线向控制模块发送指示计算单元测试通过或未通过的信号。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111637865.5A CN114002587B (zh) | 2021-12-30 | 2021-12-30 | 支持工作量证明机制的芯片及其测试方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111637865.5A CN114002587B (zh) | 2021-12-30 | 2021-12-30 | 支持工作量证明机制的芯片及其测试方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN114002587A CN114002587A (zh) | 2022-02-01 |
| CN114002587B true CN114002587B (zh) | 2022-03-18 |
Family
ID=79932241
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111637865.5A Active CN114002587B (zh) | 2021-12-30 | 2021-12-30 | 支持工作量证明机制的芯片及其测试方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114002587B (zh) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114461477B (zh) * | 2022-04-11 | 2022-06-28 | 中科声龙科技发展（北京）有限公司 | 一种实现芯片检测的方法、装置、计算机存储介质及终端 |
| CN115328718B (zh) * | 2022-10-17 | 2023-08-01 | 中科声龙科技发展（北京）有限公司 | 控制片上计算系统的方法、片上计算系统及芯片 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN109145613A (zh) * | 2018-07-10 | 2019-01-04 | 杨俊佳 | 安全加密芯片及含有该芯片的电子设备 |
| CN209149287U (zh) * | 2018-10-30 | 2019-07-23 | 北京比特大陆科技有限公司 | 大数据运算加速系统 |
| CN209560543U (zh) * | 2018-10-30 | 2019-10-29 | 北京比特大陆科技有限公司 | 大数据运算芯片 |
| US11343075B2 (en) * | 2020-01-17 | 2022-05-24 | Inveniam Capital Partners, Inc. | RAM hashing in blockchain environments |
| CN111966554B (zh) * | 2020-08-25 | 2024-02-09 | 深圳比特微电子科技有限公司 | 芯片测试方法和计算芯片 |
| CN112214448B (zh) * | 2020-10-10 | 2024-04-09 | 声龙(新加坡)私人有限公司 | 异质集成工作量证明运算芯片的数据动态重构电路及方法 |
| CN112881887B (zh) * | 2021-01-15 | 2023-02-17 | 深圳比特微电子科技有限公司 | 芯片测试方法和计算芯片 |
| CN113064051B (zh) * | 2021-03-23 | 2024-01-19 | 深圳比特微电子科技有限公司 | 芯片测试方法、计算芯片和数据处理设备 |
-
2021
- 2021-12-30 CN CN202111637865.5A patent/CN114002587B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN114002587A (zh) | 2022-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN114002587B (zh) | 支持工作量证明机制的芯片及其测试方法 | |
| CN108710673B (zh) | 实现数据库高可用方法、系统、计算机设备和存储介质 | |
| CN108398915A (zh) | 控制装置以及其控制方法 | |
| CN111078459B (zh) | 半导体芯片的测试方法、装置及系统 | |
| CN115083504B (zh) | 芯片自检方法及芯片 | |
| CN1841547B (zh) | 识别故障模块的方法及装置 | |
| CN110489259B (zh) | 一种内存故障检测方法及设备 | |
| EP1095333B1 (en) | Fault detection in digital system | |
| CN110647434A (zh) | 硬件自检方法、装置、通信设备和存储介质 | |
| US6539338B1 (en) | Self-diagnostic testing of a network interface adapter | |
| CN101458624A (zh) | 可编程逻辑器件的加载方法、处理器和装置 | |
| CN114121120A (zh) | 一种存储器的检测系统、方法及芯片 | |
| CN115562918A (zh) | 计算机系统故障的测试方法、装置、电子设备及可读介质 | |
| US20210335440A1 (en) | Memory test engine with fully programmable patterns | |
| CN110377477B (zh) | 一种电子设备、功能模组、电子设备的主板、检测方法 | |
| CN112306038A (zh) | 一种检测方法、检测装置及诊断设备 | |
| CN111475400A (zh) | 一种业务平台的验证方法及相关设备 | |
| CN108845932B (zh) | 一种网络库的单元测试方法、装置、存储介质及终端 | |
| CN112015579A (zh) | 计算机装置与基本输入输出系统的检测方法 | |
| CN115658373B (zh) | 基于服务器的内存处理方法和装置、处理器及电子设备 | |
| CN111258916B (zh) | 自动化测试方法、装置、存储介质及设备 | |
| CN117573525A (zh) | 收银机测试方法、装置、收银机及存储介质 | |
| TWI777259B (zh) | 開機方法 | |
| US20240159812A1 (en) | Method for monitoring in a distributed system | |
| CN113447791B (zh) | 资源共享结构测试负载板的检测方法、装置及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20230413 Address after: 10 Jialeng Road, Singapore # 09-11 Patentee after: Shenglong (Singapore) Pte. Ltd. Address before: 1605, floor 16, No. 9, North Fourth Ring West Road, Haidian District, Beijing 100080 Patentee before: SUNLUNE TECHNOLOGY DEVELOPMENT (BEIJING) Co.,Ltd. |