CN108398915A - 控制装置以及其控制方法 - Google Patents

控制装置以及其控制方法 Download PDF

Info

Publication number
CN108398915A
CN108398915A CN201711133366.6A CN201711133366A CN108398915A CN 108398915 A CN108398915 A CN 108398915A CN 201711133366 A CN201711133366 A CN 201711133366A CN 108398915 A CN108398915 A CN 108398915A
Authority
CN
China
Prior art keywords
soft error
control device
function part
circuit portion
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201711133366.6A
Other languages
English (en)
Other versions
CN108398915B (zh
Inventor
市村胜彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Omron Corp
Original Assignee
Omron Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Omron Corp filed Critical Omron Corp
Publication of CN108398915A publication Critical patent/CN108398915A/zh
Application granted granted Critical
Publication of CN108398915B publication Critical patent/CN108398915B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/058—Safety, monitoring
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0264—Control of logging system, e.g. decision on which data to store; time-stamping measurements
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/054—Input/output
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
    • G05B19/056—Programming the PLC
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B23/00—Testing or monitoring of control systems or parts thereof
    • G05B23/02—Electric testing or monitoring
    • G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
    • G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
    • G05B23/0286—Modifications to the monitored process, e.g. stopping operation or adapting control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/52—Protection of memory contents; Detection of errors in memory contents
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1103—Special, intelligent I-O processor, also plc can only access via processor
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/11—Plc I-O input output
    • G05B2219/1105—I-O
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/13—Plc programming
    • G05B2219/13004—Programming the plc
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/14—Plc safety
    • G05B2219/14067—Log, history of key, input information before last fault occurred
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/10—Plc systems
    • G05B2219/15—Plc structure of the system
    • G05B2219/15057—FPGA field programmable gate array
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/44—Indication or identification of errors, e.g. for repair
    • G11C29/4401—Indication or identification of errors, e.g. for repair for self repair

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Safety Devices In Control Systems (AREA)
  • Programmable Controllers (AREA)
  • Hardware Redundancy (AREA)
  • Retry When Errors Occur (AREA)
  • Detection And Correction Of Errors (AREA)

Abstract

本发明提供一种控制装置以及其控制方法，在至少包含可编程电路部及连接于可编程电路部的运算处理部，且可利用运算处理部来执行用户程序的控制装置中，能够防止不必要的停止。本发明中，异常判定部(15)基于映射信息来判定由错误检测部(23)所检测出的软错误的位置与功能单元的对应，所述映射信息包含与FPGA部(20)中的功能单元(功能部)对应的、FPGA部(20)中的位置信息(位置编号)。进而，处理器部(10)在异常判定部(15)中判定软错误的位置为功能单元的未使用部时，继续控制装置(100)的运转，在异常判定部(15)中判定软错误的位置为功能单元的使用部(例如，多数表决电路部及使用电路部等)时，执行预定的处理。

Description

控制装置以及其控制方法
技术领域
本发明涉及一种控制装置以及其控制方法，所述控制装置至少包含可编程(programable)电路部及连接于可编程电路部的运算处理部，且可利用运算处理部来执行用户程序(user program)。
背景技术
多数生产现场中使用的机械或设备，典型的是由可编程控制器(可编程逻辑控制器(Programmable Logic Controller，以下也称作PLC))等控制装置予以控制。由此种控制装置所执行的控制程序，典型的是通过用户操作被称为支持(support)装置的信息处理装置来设计而生成。此种由用户自由设计、制作的程序也称为用户程序。
PLC中，包含中央处理器(Central Processing Unit，CPU)单元以及输入/输出(Input/Output，I/O)单元等功能单元，所述I/O单元负责从外部的开关(switch)或传感器(sensor)输入信号以及向外部的继电器(relay)或执行器(actuator)输出信号。对于功能单元，有时使用现场可编程门阵列(Field Programmable Gate Array，FPGA)等可编程电路来实现。
然而，可编程电路虽具有用户可独自构建电路的优点(merit)，但另一方面，存在有可能发生软错误(soft error)的缺点(demerit)，所述软错误是指保存有配置数据(configuration data)的配置随机存取存储器(ConfigRAM)(以下也称为CRAM)的信息因放射线等发生变更。尤其，在对CRAM利用静态随机存取存储器(Static Random AccessMemory，SRAM)的情况下，发生软错误的可能性变得显著。
为此，在专利文献1中，揭示了一种为了对FPGA检测软错误而设有监视控制电路的结构。具体而言，专利文献1所揭示的监视控制电路中，具备：校验(check)部件，校验FPGA内所设的CRAM的存储数据有无错误；以及记录部件，当由所述校验部件检测出有错误时，将错误检测信息与检测日期信息包含在内予以记录，在记录于记录部件中时，可在外部显示错误发生。
[现有技术文献]
[专利文献]
专利文献1：日本专利特开2014-52781号公报
发明内容
[发明所要解决的问题]
然而，专利文献1所揭示的监视控制电路只能判定保存配置数据的CRAM中有无发生软错误，即使所发生的软错误位于与可编程电路中所构成的功能单元无关的位置，也必须使控制装置停止。因此存在下述问题：即使发生不会对控制装置的功能造成影响的软错误，控制装置也会停止，从而发生不必要的停止。
本发明的目的在于提供一种控制装置以及其控制方法，在至少包含可编程电路部及连接于可编程电路部的运算处理部，且可利用运算处理部来执行用户程序的控制装置中，能够防止不必要的停止。
[解决问题的技术手段]
根据本发明的一方面，一种控制装置，至少包含可编程电路部及连接于可编程电路部的运算处理部，且可利用运算处理部来执行用户程序，其中，可编程电路部包括：保存部，保存在可编程电路部中构成的功能部的配置数据；以及错误检测部，检测保存部的软错误，运算处理部包括：存储部，存储映射信息，所述映射信息包含与可编程电路部中的功能部对应的、可编程电路部中的位置信息；以及异常判定部，基于映射信息来判定由错误检测部检测出的软错误的位置与功能部的对应，运算处理部在异常判定部中判定软错误的位置为功能部的未使用部时，继续控制装置的运转，在异常判定部中判定软错误的位置为功能部的使用部时，执行预定的处理。
优选的是，预定的处理是使可编程电路部停止的处理。
优选的是，预定的处理是切换到仅使软错误位置的功能部停止的简缩运转的处理。
优选的是，功能部包括包含冗余电路的第1功能部与包含非冗余电路的第2功能部，运算处理部在异常判定部中判定软错误的位置为第1功能部时，仅使软错误位置的电路停止而继续运转，在异常判定部中判定软错误的位置为第2功能部时，执行切换到仅使软错误位置的功能部停止的简缩运转的处理。
优选的是，错误检测部可将保存部分为预定的区块(block)，针对每个区块来检测软错误。
优选的是，异常判定部考虑是否为过去检测出的软错误的位置，来执行预定的处理。
优选的是，错误检测部使用循环冗余校验(Cyclic Redundancy Check，CRC)码来进行错误检测。
优选的是，可编程电路部是在保存部的静态随机存取存储器(Static RandomAccess Memory，SRAM)中保存有配置数据的现场可编程门阵列(Field Programmable GateArray，FPGA)。
根据本发明的另一方面，一种控制装置的控制方法，所述控制装置至少包含可编程电路部及连接于可编程电路部的运算处理部，且可利用运算处理部来执行用户程序，其中，可编程电路部包括：保存部，保存在可编程电路部中构成的功能部的配置数据；以及错误检测部，检测保存部的软错误，运算处理部包括存储映射信息的存储部，所述映射信息包含与可编程电路部中的功能部对应的、可编程电路部中的位置信息，控制方法包括下述步骤：基于映射信息来判定由错误检测部检测出的软错误的位置与功能部的对应；当判定软错误的位置为功能部的未使用部时，继续控制装置的运转；以及当判定软错误的位置为功能部的使用部时，执行预定的处理。
[发明的效果]
根据本技术的控制装置，能够在异常判定部中判定软错误的位置是功能部的未使用部还是使用部，因此既能实现高可靠性，又能防止不必要的停止。
附图说明
图1是表示本实施方式中的控制装置的硬件结构的一例的框图。
图2是用于说明本实施方式中的FPGA部的软错误检测的一例的框图。
图3是用于说明本实施方式中的错误读出部对错误信息的读出时机的一例的时间图。
图4是用于说明本实施方式中的异常检测时的处理的流程图。
[符号的说明]
10：处理器部
11：ROM
12：RAM
15：异常判定部
16：映射信息
20：FPGA部
21：CRAM
22：用户电路
23：错误检测部
24：错误读出部
25：通信IF
30：I/O单元
100：控制装置
200：输入/输出设备
S51～S61：步骤
具体实施方式
以下，参照附图来详细说明本实施方式。另外，附图中，同一符号表示同一或相当的部分。
图1是表示本实施方式中的控制装置的硬件(hardware)结构的一例的框图。作为一例，本实施方式的控制装置100是使用可编程逻辑控制器(Programmable LogicController，PLC)实施。控制装置100将通过执行预先保存的程序(系统程序(systemprogram)及用户程序等)而算出的指令值，给予至经由输入/输出(Input/Output，I/O)单元30连接的控制对象(例如马达驱动器(motor driver)等)，并且从所述控制对象获取状态值。即，控制装置100通过反馈(feedback)控制对象的状态值，可动态地生成适当的指令值，从而可根据状况来适当地进行控制。
而且，控制装置100如图1所示，具有处理器部10、FPGA部20、只读存储器(ReadOnly Memory，ROM)11、随机存取存储器(Random Access Memory，RAM)12及I/O单元30。控制装置100内的各零件通过总线(bus)连接。
处理器部10通过执行保存在ROM 11或RAM 12中的程序，主要进行与控制对象的控制或操作相关的处理。FPGA部(可编程电路部)20构成功能单元，对从处理器部10输入的数字(digital)值执行特定的处理。ROM 11保存对控制装置100进行控制的程序或者程序操作所需的数据等。RAM 12是作为处理器部10的工作区域(work area)进行操作。I/O单元30提供与控制对象之间的接口(interface)。输入/输出设备200是如触摸屏(touch panel)那样，对用户提示信息，并受理来自用户的操作输入的装置。
为了将FPGA部20配置为执行特定处理的功能单元(功能部)，需要在器件(device)中写入配置数据的配置。一般而言，在电源接通后立即对FPGA部20进行配置，获得可进行所期望的电路操作的功能单元。
然而，FPGA部20有可能发生软错误，即，保存有配置数据的CRAM的信息因放射线等发生变更，因此，为了检测CRAM的软错误而进行错误检测。以下，详细说明FPGA部20的软错误检测。图2是用于说明本实施方式中的FPGA部20的软错误检测的一例的框图。
FPGA部20通过进行将保存在CRAM 21中的配置数据写入器件内的配置，从而设定构成功能单元的用户电路22。此处，CRAM 21例如为SRAM(Static Random Access Memory)。
FPGA部20包括用于检测CRAM 21的软错误的错误检测部23。错误检测部23是使用CRC(Cyclic Redundancy Check)码来进行软错误的检测。具体而言，错误检测部23对CRAM21的每帧(frame)附加CRC码，以帧为单位来进行CRC校验，由此来进行软错误的检测。错误检测部23对FPGA部20中所含的多个帧依序进行CRC码的计算和所附加的CRC码是否一致的CRC校验，当所有帧的CRC校验完成时，再次从最初的帧开始循环地进行CRC校验。另外，错误检测部23也可并非将FPGA部20中所含的所有帧作为1个单位来进行CRC校验，而是分为预定的区块，对每个所述区块进行CRC校验。例如，将FPGA部20分为构成功能单元A的区块至构成功能单元D的区块这4个区块，分别对每个区块进行CRC校验。
在FPGA部20的整体中判定CRAM 21有无软错误的情况下，则即使是在未构成功能单元的未使用部中发生软错误，也无法加以区别。因此，本实施方式中，确定发生了软错误的FPGA部20中的位置(以下也称为软错误的位置)对应于FPGA部20中构成的哪个功能单元。具体而言，处理器部10的异常判定部15基于映射信息16，来判定由错误检测部23检测出的软错误的位置对应于哪个功能单元。
首先，错误检测部23在检测出软错误时，经由错误读出部24，将包含所检测出的软错误内容的日志(log)信息写入用户电路22的寄存器(register)。在日志信息中，作为所检测出的软错误的内容，例如包含有软错误的位置(发生部位的地址信息)或错误发生状况标记(flag)等。而且，日志信息中，依次地将第1次检测出的软错误的内容保持于日志0中，将第2次检测出的软错误的内容保持于日志1中。进而，错误检测部23将包含软错误的发生个数或处理器部10的确认状况等信息的状态(status)写入用户电路22的寄存器。
此处，说明错误读出部24对错误信息的读出时机。图3是用于说明本实施方式中的错误读出部24对错误信息的读出时机的一例的时间图(timing chart)。图3所示的时间图中，图示了从CRAM 21的N帧至N+5帧为止的时机。并且，错误检测部23在CRAM 21的N+1帧、N+2帧及N+4帧中检测出软错误。错误检测部23即使在CRAM 21的N+1帧中检测出软错误，但在N+1帧的数据读出期间，不使错误信息标记成为ON状态。错误检测部23在接下来的N+2帧中，使在N+1帧中检测出的软错误的错误信息标记成为ON状态。因此，错误读出部24在N+2帧的数据读出期间，从错误检测部23读出在N+1帧中检测出的软错误的错误信息。
同样地，错误检测部23即使在CRAM 21的N+2帧中检测出软错误，但在N+2帧的数据读出期间，不使错误信息标记成为ON状态。错误检测部23在接下来的N+3帧中，使在N+2帧中检测出的软错误的错误信息标记成为ON状态。因此，错误读出部24在N+3帧的数据读出期间，从错误检测部23读出在N+2帧中检测出的软错误的错误信息。另外，由于在CRAM 21的N+3帧中未检测出软错误，因此在N+4帧的数据读出期间，错误信息标记成为OFF状态。然而，错误读出部24在N+4帧的数据读出期间，无须读出在N+3帧中检测出的软错误的错误信息，因此可继续读出在N+2帧中检测出的软错误的错误信息。
返回图2，错误检测部23在检测出软错误时，对处理器部10发送中断通知。处理器部10在收到中断通知时，开始异常判定部15中的处理。异常判定部15经由FPGA部20的通信接口(Interface，IF)25，参照由用户电路22所保持的日志信息，从所述日志信息读出软错误的位置。异常判定部15基于映射信息16，来判定所读出的软错误的位置对应于哪个功能单元。在所读出的软错误的位置中包含位置编号。映射信息16存储有与所述位置编号对应的功能单元的信息。即，映射信息16包含与FPGA部20中的功能单元对应的、FPGA部20中的位置信息(位置编号)。
下表1是用于说明本实施方式中的映射信息16的一例的图。在映射信息16中，存储有0～8的位置编号和与其对应的功能单元的名称的信息。位置编号0所对应的功能单元为未使用部。位置编号1所对应的功能单元为冗余电路部，更具体而言，位置编号1A作为冗余电路A、位置编号1B作为冗余电路B、位置编号1C作为冗余电路C发挥功能。位置编号2所对应的功能单元为第1串行(serial)通信部。位置编号3所对应的功能单元为第2串行通信部。位置编号4所对应的功能单元为输入/输出控制部。位置编号5所对应的功能单元为本地(local)通信部。位置编号6所对应的功能单元为网络(network)通信部。位置编号7所对应的功能单元为定时器(timer)的功能部。位置编号8所对应的功能单元为其它功能部。
位置编号 对应的功能单元
0 未使用部
1A 冗余电路A
1B 冗余电路B
1C 冗余电路C
2 第1串行通信部
3 第2串行通信部
4 输入/输出控制部
5 本地通信部
6 网络通信部
7 定时器
8 其它
表1
异常判定部15在基于映射信息16来判定所读出的软错误的位置对应于哪个功能单元时，将所述信息写入由用户电路22所保持的状态中，以更新状态。例如，异常判定部15将在所读出的日志信息中所判定的功能单元是未使用部、冗余电路部及使用电路部中的哪一种的信息写入状态，以更新状态。另外，在状态中，在异常判定部15尚未分析的日志信息中存储有未分析的信息。因此，异常判定部15在从日志信息读出软错误的位置时，通过参照状态，便可识别尚未分析的日志信息。
映射信息16是在制作配置数据时形成，并存储在处理器部10的存储部(例如RAM12)中，所述配置数据用于设定在用户电路22中构成的功能单元。
以往，由于无法确定软错误的位置对应于哪个功能单元，因此为了防止FPGA的不当操作，一旦检测出软错误，便会机械性地停止控制装置。因此，存在下述问题：发生不影响功能的软错误(在未使用部中发生的软错误)时也会停止控制装置，从而发生不必要的停止。而且，在发生软错误时，利用诊断程序等来另行诊断有无不当操作，由此，能够防止不必要的停止，但存在下述等问题：诊断程序等对于有无不当操作的检测率低；以及需要用于执行诊断的期间。
因此，如前所述，通过使异常判定部15可基于映射信息16来判定软错误的位置对应于哪个功能单元，从而能够防止不必要的停止。具体而言，以下说明本实施方式中的异常检测时的处理。图4是用于说明本实施方式中的异常检测时的处理的流程图。
首先，处理器部10判定是否从错误检测部23收到软错误检测的中断通知(步骤S51)。若判定为未收到中断通知(步骤S51：否(NO))，则处理器部10继续中断通知的接收等待状态，执行正常的处理。若判定为收到中断通知(步骤S51：是(YES))，则处理器部10输出用于使错误发光二极管(Light Emitting Diode，LED)(未图示)点亮的点亮信号(步骤S52)。错误LED是设在控制装置或者连接于控制装置的控制器等中，用于向用户告知错误发生的告知部件。另外，告知部件并不限定于错误LED，也可为液晶显示器(Liquid CrystalDisplay，LCD)等显示装置或用于输出错误声的扬声器(speaker)等。
接下来，处理器部10(尤其是异常判定部15)从用户电路22读出日志信息，并基于映射信息16来确定错误位置(步骤S53)。此处，所谓确定错误位置，是指确定由错误检测部23检测出的软错误的位置对应于FPGA部20中构成的哪个功能单元。例如，若软错误的位置为位置编号4(参照图4)，则异常判定部15判定所确定的错误位置的功能单元(功能部)为输入/输出控制部。
接下来，处理器部10(尤其是异常判定部15)判定所确定的错误位置是否为作为功能单元(功能部)的未使用部(步骤S54)。例如，若软错误的位置为位置编号0(参照图4)，则异常判定部15判定所确定的错误位置的功能单元(功能部)为未使用部。若判定所确定的错误位置为作为功能单元(功能部)的未使用部(步骤S54：是)，则处理器部10使控制装置100继续运转(步骤S55)。即，即使在作为功能单元(功能部)的未使用部中发生了软错误，由于仍能够作为控制装置100而正常发挥功能，因此不使其停止而进行继续运转，即使发生软错误，也防止不必要的停止。另外，处理器部10在步骤S55中使控制装置100继续运转后，结束异常检测时的处理。
接下来，若判定所确定的错误位置并非作为功能单元(功能部)的未使用部(步骤S54：否)，则处理器部10(尤其是异常判定部15)判定所确定的错误位置是否为作为功能单元(功能部)的冗余电路部(步骤S56)。此处，所谓冗余电路部，是指冗余化的电路部，是重复地形成有具有同等功能的电路。例如包含将具有同等功能的电路双重化的双重化电路部、或将具有同等功能的电路三重化而进行多数表决的冗余电路部。图4所示的示例中，将具有同等功能的电路三重化为冗余电路A、冗余电路B及冗余电路C。
若判定所确定的错误位置是作为功能单元(功能部)的冗余电路部(步骤S56：是)，则处理器部10使错误位置的冗余电路的功能停止(步骤S57)。例如，若软错误的位置为位置编号1A(参照图4)，则异常判定部15使所确定的错误位置的冗余电路A的功能停止。处理器部10在冗余电路部中发生了软错误时，仅使冗余电路部中发生了软错误的电路停止。即，若冗余电路部为三重化有冗余电路A、冗余电路B及冗余电路C的冗余电路部，仅使冗余电路A的功能停止，而利用剩余的冗余电路B及冗余电路C来执行处理。随后，处理器部10利用冗余电路B及冗余电路C来使控制装置100继续运转(步骤S55)。即，即使冗余电路部的一部分电路发生了软错误，由于仍能够作为控制装置100而正常发挥功能，因此不使其停止而进行继续运转，即使发生软错误，也防止不必要的停止。另外，处理器部10在步骤S55中使控制装置100继续运转后，结束异常检测时的处理。
接下来，若判定所确定的错误位置并非作为功能单元(功能部)的冗余电路部(步骤S56：否)，则处理器部10使错误位置的功能单元(功能部)停止(步骤S58)。例如，若软错误的位置为位置编号2(参照图4)，则异常判定部15判定所确定的错误位置的功能单元(功能部)为第1串行通信部。处理器部10仅使发生了软错误的第1串行通信部的功能单元(功能部)停止。
处理器部10在步骤S57中仅使发生了软错误的电路停止的状态下，判定是否能够使控制装置100进行简缩运转(步骤S59)。具体而言，在处理器部10中，预先作为表(table)而准备有当发生了软错误时将简缩运转设为“可”抑或是“否”的简缩运转信息，从所述表中读出与在步骤S58中停止的功能单元对应的简缩运转信息来进行判定。另外，在处理器部10中，将即使没有在步骤S58中停止的功能单元(功能部)也能够维持控制装置100的操作，而不会对其它功能单元(功能部)中的处理造成影响的功能单元，作为“可”简缩运转而登记在表中。例如，即便仅使第1串行通信部的功能单元(功能部)停止，若与第2串行通信部连接的设备的处理不受影响，则能够简缩第1串行通信部的功能来继续运转。若判定为可使控制装置100进行简缩运转(步骤S59：是)，则处理器部10在步骤S57中停止了一部分功能单元(功能部)的状态下，使控制装置100进行简缩运转(步骤S60)。即使一部分功能单元(功能部)变得无法利用，但仍使控制装置100进行简缩运转，由此，即使发生软错误，也防止不必要的停止。另外，处理器部10在步骤S60中使控制装置100进行简缩运转后，结束异常检测时的处理。
接下来，若判定无法使控制装置100进行简缩运转(步骤S59：否)，则处理器部10为了使控制装置100停止而开始备份(backup)处理(步骤S61)。例如，若软错误的位置为位置编号5(参照图4)，则异常判定部15判定所确定的错误位置的功能单元(功能部)为本地通信部。处理器部10在本地通信部中发生了软错误时，视为无法维持控制装置100的操作，而使FPGA部20强制停止。当使FPGA部20停止时，必须进行用于将使FPGA部20重新启动所需的数据等存储到RAM 12中的处理，因此处理器部10在步骤S61中开始备份处理。另外，处理器部10在步骤S61的备份处理完成后，使FPGA部20强制停止。
另外，处理器部10在步骤S61中进行了备份处理并使FPGA部20强制停止的情况下，可对FPGA部20进行重新配置，再次设定可进行所期望的电路操作的功能单元并重新启动。另外，处理器部10在步骤S61中进行了备份处理并使FPGA部20强制停止后，结束异常检测时的处理。
如上所述，本实施方式的控制装置100中，异常判定部15基于表示FPGA部20中的位置(位置编号)与FPGA部20中的功能单元(功能部)的对应的映射信息，来判定由错误检测部23检测出的软错误的位置与功能单元的对应。进而，处理器部10在异常判定部15中判定软错误的位置为功能单元的未使用部时，继续控制装置100的运转，在异常判定部15中判定软错误的位置为功能单元的使用部(例如冗余电路部及使用电路部等)时，执行预定的处理。因此，即使在FPGA部20中发生了软错误，控制装置100仍能实现高可靠性，并能防止不必要的停止。
而且，预定的处理既可为使FPGA部20停止的处理，也可为切换到仅使软错误位置的功能单元停止的简缩运转的处理。通过使控制装置100进行简缩运转，能够进一步防止不必要的停止。另外，作为预定的处理，也可为使控制装置100的运转暂时停止的处理、告知发生了软错误的处理、及进行记录软错误发生的运转的处理等。
进而，处理器部10在异常判定部15中判定软错误的位置为冗余电路(例如冗余电路部等)时，仅使位于软错误位置的冗余电路停止而继续运转。而且，处理器部10在异常判定部15中判定软错误的位置为非冗余电路(例如使用电路部等)时，若判断可简缩运转，则执行切换到仅使软错误位置的功能部停止的简缩运转的处理。因此，即使在FPGA部20的冗余电路中发生了软错误，控制装置100仍能实现高可靠性，并能防止不必要的停止。
而且，本实施方式的控制装置100的控制方法中，进行下述步骤(步骤S53)，即，基于映射信息来判定由错误检测部23检测出的软错误的位置与功能单元的对应。进而，在所述控制方法中，若判定软错误的位置为功能单元的未使用部，则进行使控制装置100的运转继续的步骤(步骤S55)。而且，在所述控制方法中，若判定软错误的位置为功能单元的使用部(例如冗余电路部及使用电路部等)，则进行执行预定处理的步骤(步骤S58、S60)。因此，即使在FPGA部20中发生了软错误，控制装置100的控制方法仍能实现高可靠性，并能防止不必要的停止。
(变形例)
(1)本实施方式的错误检测部23中，对将FPGA部20中所含的所有帧作为1个单位来进行软错误检测的情况进行了说明，但并不限于此。例如，错误检测部23也可将CRAM 21分为预定的区块，对每个所述区块检测软错误。错误检测部23通过分为多个区块来检测软错误，从而无须等待所有帧的检测结果便可检测软错误。
(2)本实施方式的处理器部10中，对在异常判定部15中判定软错误的位置为功能单元的使用部(例如冗余电路部及使用电路部等)时执行预定处理的情况进行了说明，但并不限于此。例如，处理器部10也可基于用户电路22的日志信息来考虑是否为过去检测出的软错误位置，来执行预定的处理。因此，在相同位置发生了软错误的情况下能够停止控制装置100，能够防止不必要的停止。
(3)本实施方式的处理器部10中，对当错误位置的功能单元为冗余电路部时，在仅使发生了软错误的冗余电路停止的状态下使控制装置100继续运转的情况进行了说明，但并不限于此。例如，处理器部10在错误位置的功能单元为三个以上的冗余电路时，也可在发生了软错误而停止的冗余电路的数量为过半数量以上时使其进行简缩运转。
(4)本实施方式的处理器部10中，对在使用电路部中发生了软错误时执行预定处理的情况进行了说明，但并不限于此。例如，也可根据使用电路部的功能来进行加权，处理器部10在使用电路部中发生了软错误时，基于所述加权来变更所执行的处理。具体而言，若功能为本地通信部的使用电路部发生了软错误，则处理器部10使FPGA部20强制停止，但若功能为串行通信部的使用电路部发生了软错误，则处理器部10使其进行简缩运转。
(5)本实施方式的控制装置100中，对在图1及图2所示的结构中，因软错误造成的异常发生时的处理进行了说明，但所述结构为一例，只要可进行同样的异常发生时的处理，则为任何结构皆可。
应认为，此次揭示的实施方式在所有方面仅为例示而非限制者。本发明的范围是由权利要求而非所述说明所示，意图包含与权利要求为均等含义及范围内的所有变更。

Claims (9)

1.一种控制装置，至少包含可编程电路部及连接于所述可编程电路部的运算处理部，且可利用所述运算处理部来执行用户程序，所述控制装置的特征在于，
所述可编程电路部包括：
保存部，保存在所述可编程电路部中构成的功能部的配置数据；以及
错误检测部，检测所述保存部的软错误，
所述运算处理部包括：
存储部，存储映射信息，所述映射信息包含与所述可编程电路部中的所述功能部对应的、所述可编程电路部中的位置信息；以及
异常判定部，基于所述映射信息来判定由所述错误检测部所检测出的软错误的位置与所述功能部的对应，
所述运算处理部包括：
在所述异常判定部中判定所述软错误的位置为所述功能部的未使用部时，继续所述控制装置的运转，
在所述异常判定部中判定所述软错误的位置为所述功能部的使用部时，执行预定的处理。
2.根据权利要求1所述的控制装置，其特征在于，
所述预定的处理是使所述可编程电路部停止的处理。
3.根据权利要求1所述的控制装置，其特征在于，
所述预定的处理是切换到仅使所述软错误的位置的所述功能部停止的简缩运转的处理。
4.根据权利要求1或2所述的控制装置，其特征在于，
所述功能部包括包含冗余电路的第1功能部与包含非冗余电路的第2功能部，
所述运算处理部包括：
在所述异常判定部中判定所述软错误的位置为所述第1功能部时，仅使所述软错误的位置的电路停止而继续运转，
在所述异常判定部中判定所述软错误的位置为所述第2功能部时，执行切换到仅使所述软错误的位置的所述功能部停止的简缩运转的处理。
5.根据权利要求1所述的控制装置，其特征在于，
所述错误检测部包括将所述保存部分为预定的区块，针对每个所述区块来检测软错误。
6.根据权利要求1所述的控制装置，其特征在于，
所述异常判定部考虑是否为过去检测出的所述软错误的位置，来执行所述预定的处理。
7.根据权利要求1所述的控制装置，其特征在于，
所述错误检测部使用循环冗余校验码来进行错误检测。
8.根据权利要求1所述的控制装置，其特征在于，
所述可编程电路部是在所述保存部的静态随机存取存储器中保存有配置数据的现场可编程门阵列。
9.一种控制装置的控制方法，所述控制装置至少包含可编程电路部及连接于所述可编程电路部的运算处理部，且可利用所述运算处理部来执行用户程序，所述控制方法的特征在于，
所述可编程电路部包括：保存部，保存在所述可编程电路部中构成的功能部的配置数据；以及错误检测部，检测所述保存部的软错误，
所述运算处理部包括存储映射信息的存储部，所述映射信息包含与所述可编程电路部中的所述功能部对应的、所述可编程电路部中的位置信息，
所述控制方法包括下述步骤：
基于所述映射信息来判定由所述错误检测部检测出的软错误的位置与所述功能部的对应；
当判定所述软错误的位置为所述功能部的未使用部时，继续所述控制装置的运转；以及
当判定所述软错误的位置为所述功能部的使用部时，执行预定的处理。
CN201711133366.6A 2017-02-08 2017-11-15 控制装置以及其控制方法 Active CN108398915B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017-021057 2017-02-08
JP2017021057A JP6880795B2 (ja) 2017-02-08 2017-02-08 制御装置およびその制御方法

Publications (2)

Publication Number Publication Date
CN108398915A true CN108398915A (zh) 2018-08-14
CN108398915B CN108398915B (zh) 2021-03-02

Family

ID=60582392

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711133366.6A Active CN108398915B (zh) 2017-02-08 2017-11-15 控制装置以及其控制方法

Country Status (4)

Country Link
US (1) US20180224842A1 (zh)
EP (1) EP3361333B1 (zh)
JP (1) JP6880795B2 (zh)
CN (1) CN108398915B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223517A (zh) * 2018-11-27 2020-06-02 Ls产电株式会社 Plc通信模块中从设备的eeprom恢复方法
CN111435235A (zh) * 2019-01-15 2020-07-21 发那科株式会社 具有传送驱动机的驱动状态的数据传送机构的装置
CN114222954A (zh) * 2019-09-17 2022-03-22 欧姆龙株式会社 控制装置以及控制方法
CN114442516A (zh) * 2020-10-30 2022-05-06 横河电机株式会社 装置、方法以及计算机可读存储介质

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9459974B2 (en) * 2014-05-28 2016-10-04 International Business Machines Corporation Recovery mechanisms across storage nodes that reduce the impact on host input and output operations
EP3472806A4 (en) 2016-06-17 2020-02-26 Immersive Robotics Pty Ltd IMAGE COMPRESSION METHOD AND DEVICE
CN110495107A (zh) 2017-02-08 2019-11-22 因默希弗机器人私人有限公司 用于移动设备通信的天线控制
EP3635952B1 (en) 2017-06-05 2024-07-03 Immersive Robotics Pty Ltd Digital content stream compression
EP3714598A4 (en) 2017-11-21 2021-03-31 Immersive Robotics Pty Ltd SELECTING A FREQUENCY COMPONENT FOR IMAGE COMPRESSION
AU2018372561B2 (en) 2017-11-21 2023-01-05 Immersive Robotics Pty Ltd Image compression for digital reality
JP7104525B2 (ja) * 2018-02-21 2022-07-21 日立Astemo株式会社 電子制御装置、構成メモリのエラー検出方法
JP7243326B2 (ja) 2019-03-15 2023-03-22 オムロン株式会社 コントローラシステム
EP3995863A4 (en) * 2019-07-04 2023-07-05 Nippon Telegraph And Telephone Corporation DEVICE, METHOD AND PROGRAM FOR NUCLEAR REACTION DETECTION
JP7306945B2 (ja) 2019-10-03 2023-07-11 ファナック株式会社 メモリエラー判別装置及びメモリエラー判別用コンピュータプログラム
NO346155B1 (en) * 2020-10-26 2022-03-28 Kongsberg Defence & Aerospace As Configuration authentication prior to enabling activation of a FPGA having volatile configuration-memory

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030093744A1 (en) * 2001-11-14 2003-05-15 Monilithic System Technology, Inc. Error correcting memory and method of operating same
CN1529853A (zh) * 2001-10-11 2004-09-15 阿尔特拉公司 可编程逻辑设备上的错误检测
CN1892611A (zh) * 2005-06-08 2007-01-10 奥特拉股份有限公司 减少可编程装置在配置错误检测中的虚假肯定
EP1848001A1 (en) * 2006-04-21 2007-10-24 Altera Corporation Soft error location and sensitivity detection for programmable devices
US7380200B2 (en) * 2003-09-26 2008-05-27 Texas Instruments Incorporated Soft error detection and correction by 2-dimensional parity
CN101996689A (zh) * 2009-08-12 2011-03-30 台湾积体电路制造股份有限公司 存储器错误处理方法
CN102087882A (zh) * 2009-12-02 2011-06-08 Lsi公司 闭环软错误率灵敏度控制
US8010871B1 (en) * 2006-02-24 2011-08-30 Lattice Semiconductor Corporation Auto recovery from volatile soft error upsets (SEUs)
WO2014115289A1 (ja) * 2013-01-25 2014-07-31 株式会社日立製作所 プログラマブルデバイス及び電子システム装置

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07160587A (ja) * 1993-12-07 1995-06-23 Fujitsu Ltd 多重化メモリ装置
US6948092B2 (en) * 1998-12-10 2005-09-20 Hewlett-Packard Development Company, L.P. System recovery from errors for processor and associated components
JP4001516B2 (ja) * 2002-07-05 2007-10-31 富士通株式会社 縮退制御装置及び方法
US7467326B2 (en) * 2003-02-28 2008-12-16 Maxwell Technologies, Inc. Self-correcting computer
US7409580B2 (en) * 2005-02-09 2008-08-05 International Business Machines Corporation System and method for recovering from errors in a data processing system
JP2007058419A (ja) * 2005-08-23 2007-03-08 Hitachi Ltd Ｐｌｄ上のメモリ内の情報に従って構築される論理回路を備えたストレージシステム
US8176388B1 (en) * 2007-06-20 2012-05-08 Marvell Israel (Misl) Ltd. System and method for soft error scrubbing
JP5014899B2 (ja) * 2007-07-02 2012-08-29 ルネサスエレクトロニクス株式会社 再構成可能デバイス
US7966538B2 (en) * 2007-10-18 2011-06-21 The Regents Of The University Of Michigan Microprocessor and method for detecting faults therein
DE102009000045A1 (de) * 2009-01-07 2010-07-08 Robert Bosch Gmbh Verfahren und Vorrichtung zum Betreiben eines Steuergerätes
JP2010231619A (ja) * 2009-03-27 2010-10-14 Renesas Electronics Corp 情報処理装置
JP2011013829A (ja) * 2009-06-30 2011-01-20 Fujitsu Ltd コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム
JP5373659B2 (ja) * 2010-02-18 2013-12-18 株式会社日立製作所 電子機器
US8493089B2 (en) * 2011-04-06 2013-07-23 International Business Machines Corporation Programmable logic circuit using three-dimensional stacking techniques
JP6098778B2 (ja) * 2012-03-29 2017-03-22 日本電気株式会社 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム
US8839054B2 (en) * 2012-04-12 2014-09-16 International Business Machines Corporation Read only memory (ROM) with redundancy
US8890083B2 (en) * 2012-05-23 2014-11-18 International Business Machines Corporation Soft error detection
JP2014052781A (ja) * 2012-09-06 2014-03-20 Fujitsu Telecom Networks Ltd Ｆｐｇａ監視制御回路
US9111059B2 (en) * 2012-11-01 2015-08-18 Stc.Unm System and methods for dynamic management of hardware resources
US20140214181A1 (en) * 2013-01-30 2014-07-31 Caterpillar Inc. Control system for software termination protection
JP2015001774A (ja) * 2013-06-13 2015-01-05 富士通株式会社 半導体集積回路及びその処理方法
US9601217B1 (en) * 2013-10-25 2017-03-21 Altera Corporation Methods and circuitry for identifying logic regions affected by soft errors
US20150120009A1 (en) * 2013-10-31 2015-04-30 Rockwell Automation Technologies, Inc. Independent Operation of Control Hardware and a Monitoring System in an Automation Controller
US9584130B1 (en) * 2016-01-11 2017-02-28 Altera Corporation Partial reconfiguration control interface for integrated circuits
US10078565B1 (en) * 2016-06-16 2018-09-18 Xilinx, Inc. Error recovery for redundant processing circuits
US10372908B2 (en) * 2016-07-25 2019-08-06 Trap Data Security Ltd. System and method for detecting malware in a stream of bytes
US10013192B2 (en) * 2016-08-17 2018-07-03 Nxp Usa, Inc. Soft error detection in a memory system
JP6823251B2 (ja) * 2016-10-13 2021-02-03 富士通株式会社 情報処理装置、情報処理方法及びプログラム

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1529853A (zh) * 2001-10-11 2004-09-15 阿尔特拉公司 可编程逻辑设备上的错误检测
US20030093744A1 (en) * 2001-11-14 2003-05-15 Monilithic System Technology, Inc. Error correcting memory and method of operating same
US7380200B2 (en) * 2003-09-26 2008-05-27 Texas Instruments Incorporated Soft error detection and correction by 2-dimensional parity
CN1892611A (zh) * 2005-06-08 2007-01-10 奥特拉股份有限公司 减少可编程装置在配置错误检测中的虚假肯定
US8010871B1 (en) * 2006-02-24 2011-08-30 Lattice Semiconductor Corporation Auto recovery from volatile soft error upsets (SEUs)
EP1848001A1 (en) * 2006-04-21 2007-10-24 Altera Corporation Soft error location and sensitivity detection for programmable devices
CN101996689A (zh) * 2009-08-12 2011-03-30 台湾积体电路制造股份有限公司 存储器错误处理方法
CN102087882A (zh) * 2009-12-02 2011-06-08 Lsi公司 闭环软错误率灵敏度控制
WO2014115289A1 (ja) * 2013-01-25 2014-07-31 株式会社日立製作所 プログラマブルデバイス及び電子システム装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111223517A (zh) * 2018-11-27 2020-06-02 Ls产电株式会社 Plc通信模块中从设备的eeprom恢复方法
CN111223517B (zh) * 2018-11-27 2023-10-17 Ls产电株式会社 Plc通信模块中从设备的eeprom恢复方法
CN111435235A (zh) * 2019-01-15 2020-07-21 发那科株式会社 具有传送驱动机的驱动状态的数据传送机构的装置
CN111435235B (zh) * 2019-01-15 2023-10-31 发那科株式会社 具有传送驱动机的驱动状态的数据传送机构的装置
CN114222954A (zh) * 2019-09-17 2022-03-22 欧姆龙株式会社 控制装置以及控制方法
CN114442516A (zh) * 2020-10-30 2022-05-06 横河电机株式会社 装置、方法以及计算机可读存储介质

Also Published As

Publication number Publication date
EP3361333A1 (en) 2018-08-15
JP6880795B2 (ja) 2021-06-02
EP3361333B1 (en) 2019-10-23
CN108398915B (zh) 2021-03-02
US20180224842A1 (en) 2018-08-09
JP2018128820A (ja) 2018-08-16

Similar Documents

Publication Publication Date Title
CN108398915A (zh) 控制装置以及其控制方法
EP0370929A2 (en) Kernel testing interface and method for automating diagnostics of microprocessor-based systems
CN102092477A (zh) 飞机音频综合系统自动测试与故障诊断装置及方法
CN112034412A (zh) 一种基于智能隔离开关的智能电能表失准分析方法及系统
JPS5951393A (ja) 原子炉保護システム用自己試験システム
CN114002587B (zh) 支持工作量证明机制的芯片及其测试方法
CN116680101A (zh) 一种操作系统宕机检测方法及装置、消除方法及装置
EP0121570B1 (en) Method of displaying diagnostic result
CN101206599A (zh) 计算机主板设备诊断和隔离方法
CN111176878A (zh) 一种服务器bbu备电诊断方法、系统、终端及存储介质
JP2003068865A (ja) 半導体デバイスの自己診断方法および装置
JP2003027981A (ja) 車両用故障診断装置
CN110399258B (zh) 一种服务器系统的稳定性测试方法、系统及装置
CN109361192B (zh) 一种终端设备、定值修改方法及装置
KR100238728B1 (ko) 셀룰라폰의 자체 고장 진단장치 및 방법
CN112306038A (zh) 一种检测方法、检测装置及诊断设备
CN110703083A (zh) 一种开关模块开关寿命监测记录方法及系统
CN109213638A (zh) 半导体装置
JPS6016653B2 (ja) 情報処理装置の自動試験方式
CN118535516B (zh) 车规微处理器电路
JPS6014376B2 (ja) 試験装置
JP2003066124A (ja) 半導体集積回路試験装置
JPH0259947A (ja) 入出力装置の自動診断方式
JP2006113699A (ja) 電圧測定回路診断機能付装置
CN116658409A (zh) 气泵或气泵线路故障诊断方法及相关设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant