JP7306945B2

JP7306945B2 - メモリエラー判別装置及びメモリエラー判別用コンピュータプログラム

Info

Publication number: JP7306945B2
Application number: JP2019182808A
Authority: JP
Inventors: 健一郎栗原; 信二秋元
Original assignee: Fanuc Corp
Current assignee: Fanuc Corp
Priority date: 2019-10-03
Filing date: 2019-10-03
Publication date: 2023-07-11
Anticipated expiration: 2039-10-03
Also published as: US20210103492A1; US11321166B2; CN112612655A; JP2021061077A; DE102020005865A1

Description

本発明は、例えば、３次元状に積層されたメモリに生じたエラーの原因を判別するメモリエラー判別装置及びメモリエラー判別用コンピュータプログラムに関する。

３次元状に積層されたメモリに放射線が入射し、そのメモリ内のシリコン原子に衝突することにより２次イオンが生成され、その２次イオンの飛翔経路にあるシリコン原子から叩き出された電子がメモリセル内の電荷を反転させることで、メモリにおいてソフトエラーを引き起こすことが知られている。そこで、そのような放射線に起因するソフトエラーに対する耐性を向上する技術が提案されている（例えば、特許文献１を参照）。この技術では、同一の構造を有するＮ個のメモリ回路がそれぞれ搭載され、かつ垂直方向に積層されたＮ個のコアダイを有するメモリシステムにＮ個のデータを書き込む際、メモリ回路ごとに異なる書き込みアドレスにデータが格納される。

また、ＦＰＧＡにおいて、検出されたソフトエラーの位置が機能ユニットの未使用部である場合、制御装置の運転を継続し、一方、ソフトエラーの位置が機能ユニットの仕様部である場合、予め定められた処理を実行するようにして、不要な停止を防止する技術が提案されている（例えば、特許文献２を参照）。さらに、ＥＣＣを保持したメモリにおいて、メモリが１ビットエラーを発生した時、ハードエラーかソフトエラーかを判断し、ハードエラーが発生したらＣＰＵに割込みにより報告を行う技術が提案されている（例えば、特許文献３を参照）。

特開２０１９－６７４６９号公報特開２０１８－１２８８２０号公報特開平５－２２５０７７号公報

メモリに何らかのエラーが生じた際、そのエラーの原因が正確に判別できることが好ましい。エラーの原因が正確に判別できれば、エラーが生じたメモリに対して適切な措置を講じることが可能となるためである。特に、放射線に起因するソフトエラーは、メモリ自体が故障していなくても生じるものであるため、生じたエラーが放射線に起因するソフトエラーであるか否かを判別することは有用である。しかし、特許文献１に記載の技術及び特許文献２に記載の技術は、メモリに何らかのエラーが生じても、その原因を判別するものではない。また、特許文献３に記載の技術では、メモリに生じた１ビットエラーがハードエラーによるものかソフトエラーによるものかは判断されるものの、そのエラーの原因は判別されない。

一つの側面では、３次元状に積層されたメモリにおいて生じたエラーがそのメモリに入射した放射線に起因するソフトエラーか否かを判別可能なメモリエラー判別装置を提供することを目的とする。

一つの実施形態によれば、メモリエラー判別装置が提供される。このメモリエラー判別装置は、３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知するエラー検知部と、複数の層のそれぞれにおいてエラーが生じたメモリ素子の位置を特定するエラー位置特定部と、エラーが生じたメモリ素子の位置が複数の層のうちの２以上の所定数以上の層にわたって直線状に並ぶ場合に、メモリに生じたエラーがそのメモリに入射した放射線に起因するソフトエラーであると判定する判定部と、を有する。

他の形態によれば、メモリエラー判別用コンピュータプログラムが提供される。このメモリエラー判別用コンピュータプログラムは、３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知し、複数の層のそれぞれにおいてエラーが生じたメモリ素子の位置を特定し、エラーが生じたメモリ素子の位置が複数の層のうちの２以上の所定数以上の層にわたって直線状に並ぶ場合に、メモリに生じたエラーがそのメモリに入射した放射線に起因するソフトエラーであると判定する、ことをコンピュータに実行させるための命令を含む。

一つの側面によれば、３次元状に積層されたメモリにおいて生じたエラーがそのメモリに入射した放射線に起因するソフトエラーか否かを判別することができる。

メモリエラー判別装置の概略構成図である。メモリエラー判別処理に関連するプロセッサの機能ブロック図である。（ａ）は、放射線に起因してメモリにソフトエラーが生じる場合のエラーとなるメモリ素子の分布の一例を示す模式図である。（ｂ）は、他の理由によりメモリにエラーが生じる場合のエラーとなるメモリ素子の分布の一例を示す模式図である。メモリエラー判別処理の動作フローチャートである。変形例による、メモリエラー判別処理の概要を説明するための模式図である。

以下、図を参照しつつ、メモリエラー判別装置、及び、メモリエラー判別装置にて動作するメモリエラー判別用コンピュータプログラムについて説明する。このメモリエラー判別装置は、３次元状に積層されたメモリ、すなわち、２次元状にメモリ素子が配列された層を複数有するメモリに生じたエラーが、そのメモリに入射した放射線（例えば、α線、β線、γ線、中性子線、X線）に起因するものか否か判別する。本願の発明者は、放射線がメモリに入射した場合、その放射線の飛翔経路に沿ったメモリ素子にエラーが生じ得ることに着目した。そこで、このメモリエラー判別装置は、３次元状に積層されたメモリの各層にデータを書き込む際、誤り訂正符号または誤り検出符号にてそのデータを符号化する。このメモリエラー判別装置は、メモリの複数の層にわたって、誤り訂正符号または誤り検出符号によりエラーが生じたことが検出されると、そのエラーが生じたメモリ素子が直線状に並んでいるか否かを判別する。そしてこのメモリエラー判別装置は、エラーが生じたメモリ素子が直線状に並んでいる場合、そのエラーが、メモリに入射した放射線に起因するソフトエラーであると判定する。

図１は、メモリエラー判別装置の概略構成図である。メモリエラー判別装置１は、例えば、コンピュータ数値制御される工作機械、ロボットといった機械装置あるいはコンピュータに実装される。そしてメモリエラー判別装置１は、エラーの原因の判別対象となる、３次元状に積層されたメモリ２を制御するためのメモリコントローラ１１と、汎用メモリコントローラ１２と、内蔵メモリ１３と、割込みコントローラ１４と、通信インターフェース１５と、プロセッサ１６とを有する。メモリエラー判別装置１が有するこれらの各部は、例えば、一つの集積回路における、それらの各部の処理を実行するための専用の回路として実装される。すなわち、メモリエラー判別装置１自体が一つのプロセッサユニットとして構成される。あるいは、メモリエラー判別装置１が有するこれらの各部は、別個の回路として構成されてもよい。さらに、メモリエラー判別装置１が有するこれらの各部は、例えば、バスといった信号線を介して互いに通信可能に接続される。

本実施形態では、エラーの原因の判別対象となる、３次元状に積層されたメモリ２は、２次元状に配列されたメモリ素子の層を複数有する、３次元ダイナミック・ランダム・アクセス・メモリ(3D Dynamic Random Access Memory, 3D-DRAM)であり、例えば、メモリエラー判別装置１が組み込まれる装置において実行されるアプリケーションにて使用される各種のデータを記憶する。なお、メモリ２は、3D-DRAMに限られず、３次元状に積層されたメモリであればよく、例えば、３次元に積層されたNAND型のフラッシュメモリ（登録商標）であってもよい。

メモリコントローラ１１は、メモリ２と接続され、プロセッサ１６からの指示に従ってメモリ２を制御する。すなわち、メモリコントローラ１１は、プロセッサ１６から受け取った、誤り検出符号または誤り訂正符号により符号化されたデータをメモリ２に書き込む。あるいは、メモリコントローラ１１は、メモリ２から符号化されたデータを読み込み、読み込んだデータをプロセッサ１６へわたす。さらに、メモリコントローラ１１は、メモリ２のリフレッシュ処理を実行する。なお本実施形態では、プロセッサ１６がメモリ２に記憶するデータの符号化を実行するが、メモリコントローラ１１がメモリ２に記憶するデータを符号化してもよい。

汎用メモリコントローラ１２は、不揮発性メモリ３と接続され、プロセッサ１６からの指示に従って不揮発性メモリ３を制御する。なお、不揮発性メモリ３は、記憶部の一例であり、例えば、メモリエラー判別処理用のコンピュータプログラム及びその処理で使用される各種の情報を記憶する。なお、メモリエラー判別処理で使用される情報には、例えば、メモリ２の各メモリ素子について、そのメモリ素子のビットアドレスと３次元空間におけるそのメモリ素子の位置座標との対応関係を表す位置テーブルが含まれる。さらに、不揮発性メモリ３は、ブート用のコンピュータプログラム及びブート用のコンピュータプログラムが参照する情報を記憶してもよい。すなわち、汎用メモリコントローラ１２は、プロセッサ１６または割込みコントローラ１４からの指示に従って、不揮発性メモリ３からブート用のコンピュータプログラムなどを読み込み、読み込んだプログラムなどをプロセッサ１６へわたす。

内蔵メモリ１３は、記憶部の他の一例であり、例えば、スタティック・ランダム・アクセス・メモリ(Static Random Access Memory, SRAM)であり、プロセッサ１６により実行されるアプリケーションが使用するデータ、あるいは、メモリエラー判別処理の途中で生成されるデータまたは不揮発性メモリ３から読み込んだ情報などを一時的に記憶する。

割込みコントローラ１４は、割込み処理を実行する。本実施形態では、割込みコントローラ１４は、例えば、プロセッサ１６上で動作するアプリケーションをプロセッサ１６が実行しているときに、メモリ２に生じた、自動的に訂正できないエラー（以下、誤り訂正不能なエラーと呼ぶ）を検知した場合に割込み処理を実行する。その際、割込みコントローラ１４は、プロセッサ１６にメモリエラー判別処理の実行を指示する。なお、割込みコントローラ１４自身が、後述するメモリエラー判別処理を実行してもよい。

通信インターフェース１５は、メモリエラー判別装置１を、報知部の一例である、液晶ディスプレイといった表示装置４、キーボードといった入力装置（図示せず）、及び、ハードディスク装置といった外部記憶装置（図示せず）と接続するためのインターフェースである。通信インターフェース１５は、例えば、プロセッサ１６から受け取った、メモリ２に生じたエラーの原因の判定結果を表す情報（例えば、その判定結果を表すメッセージ）などを、表示装置４あるいは外部記憶装置へ出力する。また、通信インターフェース１５は、入力装置から受け取った操作信号などを割込みコントローラ１４またはプロセッサ１６へわたす。

なお、外部記憶装置が位置テーブルを記憶してもよい。この場合には、外部記憶装置は、記憶部の他の一例であり、通信インターフェース１５は、プロセッサ１６からの指示に従って、外部記憶装置から位置テーブルを読み込み、読み込んだ位置テーブルをプロセッサ１６へわたす。

プロセッサ１６は、例えば、一つまたは複数のマイクロプロセッサユニット(microprocessor unit, MPU)を有し、メモリエラー判別装置１が実装された装置に関する各種アプリケーションを実行する。さらに、プロセッサ１６は、メモリ２に対するメモリエラー判別処理を実行する。さらに、プロセッサ１６は、各種の処理を実行する際に、必要に応じてメモリ２または内蔵メモリ１３にその処理で使用されるデータなどを書き込み、あるいは、メモリ２、不揮発性メモリ３または内蔵メモリ１３からその処理で使用されるデータなどを読み込む。なお、メモリコントローラ１１が、後述するメモリエラー判別処理を実行してもよい。

図２は、メモリエラー判別処理に関連するプロセッサ１６の機能ブロック図である。プロセッサ１６は、符号化部２１と、エラー検知部２２と、エラー位置特定部２３と、判定部２４とを有する。プロセッサ１６が有するこれらの各部は、例えば、プロセッサ１６上で実行されるコンピュータプログラムにより実現されるソフトウェアモジュールである。あるいは、プロセッサ１６が有するこれらの各部は、プロセッサ１６に設けられる専用の演算回路であってもよい。また、プロセッサ１６が有するこれらの各部のうち、エラー検知部２２、エラー位置特定部２３及び判定部２４が、メモリエラー判別処理を実行する。

符号化部２１は、プロセッサ１６上で動作するアプリケーションに従ってデータをメモリ２に書き込む場合、そのデータを、所定のビット長を持つビット列ごとに分割し、そのビット列ごとに誤り訂正符号(Error Correction Code, ECC)または誤り検出符号(Error Detection Code, EDC)を用いて符号化することで符号語を生成する。本実施形態では、符号化部２１は、拡張ハミング符号といった、2ビットの誤り検出能力と1ビットの誤り訂正能力を持つSingle-bit Error Correction Double-bit Error Detection(SECDED)符号を、ビット列の符号化に用いる。そして符号化部２１は、符号語ごとに、メモリコントローラ１１を介してメモリ２に書き込む。

エラー検知部２２は、割込みコントローラ１４からメモリエラー判別処理の実行を指示されると、メモリ２においてエラーが生じているか否か判定する。そのために、エラー検知部２２は、メモリ２の各層に書き込まれた各符号語を、メモリコントローラ１１を介して読み込み、符号語ごとに誤りの有無を判定する。プロセッサ１６はアクセスを行っているメモリのアドレスを把握できるため、エラー検知部２２は、エラーの発生している符号語の格納されているアドレスを把握することができる。本実施形態では、SECDED符号が符号語の生成に用いられているので、エラー検知部２２は、着目する符号語と検査行列の積を演算して得られるビット列により、その着目する符号語における、1ビットの訂正可能な誤り、または、2ビットの誤りを検知できる。エラー検知部２２は、各符号語のうち、1ビットの訂正可能な誤りが検知された符号語における、その検知されたビットが記憶されたメモリ素子（以下、エラーが生じたメモリ素子あるいはエラーが検知されたメモリ素子と呼ぶことがある）のビットアドレス、及び、2ビットの誤りが検知された符号語が記憶されたメモリ領域のアドレスを特定する。

エラー検知部２２は、メモリ２の各層について、エラーが生じたメモリ素子のビットアドレスをエラー位置特定部２３へ通知する。さらに、エラー検知部２２は、2ビットの誤りが検知された符号語が記憶されたメモリ領域のアドレスを、エラー位置特定部２３へ通知してもよい。

エラー位置特定部２３は、メモリ２の各層について、エラーが生じたメモリ素子の３次元空間での座標、すなわち、エラー位置を特定する。本実施形態では、エラー位置特定部２３は、汎用メモリコントローラ１２を介して不揮発性メモリ３から位置テーブルを読み込み、その位置テーブルを参照することで、エラーが生じたメモリ素子のビットアドレスに対応する３次元空間の位置座標を特定し、その特定した位置座標をエラー位置とする。そしてエラー位置特定部２３は、エラーが生じたメモリ素子のそれぞれのエラー位置を判定部２４へ通知する。同様に、エラー位置特定部２３は、2ビットの誤りが検知された符号語が記憶されたメモリ領域に含まれる各メモリ素子のエラー位置を特定してもよい。そしてエラー位置特定部２３は、2ビットの誤りが検知された符号語が記憶されたメモリ領域に含まれる各メモリ素子のエラー位置も、判定部２４へ通知してもよい。

判定部２４は、エラーが生じたメモリ素子のそれぞれのエラー位置に基づいて、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーか否か判定する。

図３（ａ）は、放射線に起因してメモリ２にソフトエラーが生じる場合のエラーとなるメモリ素子の分布の一例を示す模式図である。図３（ｂ）は、他の理由によりメモリ２にエラーが生じる場合のエラーとなるメモリ素子の分布の一例を示す模式図である。

図３（ａ）に示されるように、放射線がメモリ２に入射する場合、一般に、放射線の入射経路３０１は直線となる。したがって、メモリ２に入射した放射線に起因してメモリ２にソフトエラーが生じる場合、エラーが生じたメモリ素子３０２は、放射線の入射経路３０１に沿って直線状に並ぶことになる。

一方、図３（ｂ）に示されるように、他の理由によりメモリ２にエラーが生じる場合には、エラーが生じたメモリ素子３０２は直線状に並ぶとは限らない。

そこで、判定部２４は、エラーが生じた個々のメモリ素子の位置、すなわち、個々のエラー位置が、メモリ２の複数の層にわたって直線状に並んでいるか否か判定し、直線状に並んでいる場合、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定する。本実施形態では、メモリ２の少なくとも一つの層に記憶された何れかの符号語について2ビットの誤りが検知され、かつ、メモリ２の複数の層の他の層のうちの３層（以下、説明の便宜上、単ビットエラー層と呼ぶ）以上について、何れかの符号語に1ビットの誤りが検知されている場合、判定部２４は、単ビットエラー層のうちの二つの層のエラー位置を結ぶ直線を算出する。そして判定部２４は、各単ビットエラー層のエラー位置のうち、その直線上のエラー位置が所定数以上存在する場合、エラーが生じた個々のメモリ素子が、メモリ２の複数の層にわたって直線状に並んでいると判定する。すなわち、判定部２４は、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定する。なお、所定数は、例えば、単ビットエラー層の総数あるいは単ビットエラー層の総数に1未満の所定数（例えば、0.5～0.9）を乗じて得られる数とすることができる。また、判定部２４は、エラー位置と直線間の距離が所定距離（例えば、メモリ素子間のピッチに相当する距離）以下である場合、エラー位置はその直線上であると判定してもよい。例えば、図３（ａ）に示される例では、メモリ２の層３１１～３１４のうち、層３１１、３１３及び３１４においてエラーが生じたメモリ素子３０２が一つだけ検知されている。なお、層３１２では複数のメモリ素子においてエラーが生じているため、それらのメモリ素子に記憶されている符号語に関しては、エラーとなるビットが特定されない（すなわち、層３１２に記憶されている符号語に関して誤り訂正不能なエラーが検知されることになる）。したがって、判定部２４は、層３１１、３１３及び３１４のそれぞれのメモリ素子３０２のエラー位置が直線状に並ぶことから、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定することができる。

変形例によれば、判定部２４は、各単ビットエラー層のエラー位置の集合に対してハフ変換を実行することで、直線上にあるエラー位置の数が最も多い直線を求め、その直線上のエラー位置の数が所定数以上となる場合に、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定してもよい。

また、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するものである場合、誤り訂正不能なエラーの原因となった符号語、すなわち、2ビットの誤りが検出された符号語が記憶されたメモリ領域も、エラー位置が並ぶ直線上に位置している可能性が高い。そこで、判定部２４は、エラー位置が並ぶ直線が、誤り訂正不能なエラーの原因となった符号語が記憶されたメモリ領域を通っている場合に限り、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定してもよい。なお、この場合、判定部２４は、エラー位置特定部２３から通知された、誤り訂正不能なエラーの原因となった符号語が記憶されたメモリ領域の３次元空間における位置に基づいて、エラー位置が並ぶ直線がそのメモリ領域を通っているか否かを判定すればよい。

判定部２４は、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定した場合、通信インターフェース１５を介して、表示装置４に、その判定結果を表すメッセージを表示させる。これにより、その判定結果がユーザに報知される。さらに、判定部２４は、表示装置４に、ハードウェアの交換が不要であることを示すメッセージを表示させてもよい。

図４は、メモリエラー判別処理の動作フローチャートである。プロセッサ１６は、割込みコントローラ１４からメモリエラー判別処理の実行を指示されると、下記の動作フローチャートに従って、メモリエラー判別処理を実行する。

プロセッサ１６のエラー検知部２２は、メモリ２の各層に記憶されている符号語のうち、誤り訂正可能な1ビットのエラーが生じた符号語を検知し、検知した符号語のそれぞれについて、エラーが生じたメモリ素子のビットアドレスを特定する（ステップＳ１０１）。

プロセッサ１６のエラー位置特定部２３は、エラーが生じたメモリ素子のそれぞれについて、そのビットアドレスに基づいて３次元空間のエラー位置を特定する（ステップＳ１０２）。

プロセッサ１６の判定部２４は、特定されたエラー位置がメモリ２の複数の層にわたって直線状に並んでいるか否か判定する（ステップＳ１０３）。特定されたエラー位置がメモリ２の複数の層にわたって直線状に並んでいる場合（ステップＳ１０３－Ｙｅｓ）、判定部２４は、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定する。そして判定部２４は、その判定結果を表すメッセージを、通信インターフェース１５を介して表示装置４に表示させる（ステップＳ１０４）。

ステップＳ１０４の後、あるいは、ステップＳ１０３にて特定されたエラー位置がメモリ２の複数の層にわたって直線状に並んでいない場合（ステップＳ１０３－Ｎｏ）、プロセッサ１６は、メモリエラー判別処理を終了する。

以上に説明してきたように、このメモリエラー判別装置は、３次元状に積層されたメモリの各層に記憶されている、誤り検出符号または誤り訂正符号により符号化されたデータに基づいて、エラーが生じたメモリ素子の位置を特定する。このメモリエラー判別装置は、エラーが生じたメモリ素子のそれぞれの位置に基づいて、エラーが生じたメモリ素子が複数の層にわたって直線状に並んでいるか否か判定する。そしてこのメモリエラー判別装置は、エラーが生じたメモリ素子が複数の層にわたって直線状に並んでいる場合、メモリに生じたエラーが、放射線がメモリに入射したことに起因するソフトエラーであると判定する。そのため、このメモリエラー判別装置は、３次元状に積層されたメモリにおいて生じたエラーが放射線に起因するものか否かを判別できる。その結果として、メモリに誤り訂正不能なエラーが生じたときに、ユーザが、メモリの交換が必要か不要かを判断することが容易となる。

変形例によれば、判定部２４は、メモリ２の各層について、所定数（例えば、３×３個、あるいは、５×５個）のメモリ素子ごとに一つのブロックを設定してもよい。そして判定部２４は、ブロック内の何れか一つのメモリ素子にエラーが生じた場合、エラーが生じたメモリ素子が属するブロック内の全てのメモリ素子にエラーが生じたとして、複数の層にわたってエラー位置が直線状に並んでいるか否かを判定してもよい。

図５は、この変形例による、メモリエラー判別処理の概要を説明するための模式図である。この例では、メモリ２の層５１１～５１４について３個のメモリ素子ごとに一つのブロックが設定される。そしてこの例では、メモリ素子５０１～５０４のそれぞれにおいてエラーが生じている。そのため、層５１１において、メモリ素子５０１を含むブロック５２１内の各メモリ素子についてエラーが生じているとみなされる。同様に、層５１２におけるメモリ素子５０２を含むブロック５２２、層５１３におけるメモリ素子５０３を含むブロック５２３、及び、層５１４におけるメモリ素子５０４を含むブロック５２４のそれぞれについて、そのブロックに含まれる各メモリ素子にエラーが生じているとみなされる。そしてこの場合、矢印３２１に示すように、ブロック５２１～５２４内のメモリ素子が直線状に並んでいるので、判定部２４は、メモリ２に生じたエラーが、放射線がメモリに入射したことに起因するソフトエラーであると判定する。この変形例によれば、メモリ２に入射した放射線と衝突したシリコン原子の位置の関係で、エラーが生じた個々のメモリ素子の位置が放射線の飛翔経路に対して若干ばらついて分布する場合でも、判定部２４は、メモリに生じたエラーが、放射線がメモリに入射したことに起因するものであるか否かを精度良く判定できる。

なお、上記の変形例において、判定部２４は、個々のブロックを一つの符号語が書きこまれるメモリ領域としてもよい。さらにこの場合、符号化部２１は、個々のビット列に対して、SECDED符号の代わりに、parity符号または巡回冗長検査(Cyclic Redundancy Check, CRC)符号といった誤り検出符号を適用してもよい。個々のブロックが、一つの符号語が書きこまれるメモリ領域に設定される場合には、判定部２４は、誤り訂正不能なエラーが生じた符号語が記憶されたメモリ領域を含む層も、複数の層にわたってエラー位置が直線状に並んでいるか否かの判定に利用できる。そのため、判定部２４は、エラーが生じたメモリ素子を含む層の数が３層である場合でも、メモリ２に生じたエラーが、放射線がメモリに入射したことに起因するソフトエラーであるか否かを判定できる。

なお、メモリ２に同時に複数の放射線が入射することは稀である。そのため、上記の実施形態または変形例において、所定数（例えば、2～3）以上の層のそれぞれにおいて、互いに異なる複数の箇所でエラーが生じている場合、すなわち、互いに異なる複数のメモリ素子でエラーが生じている場合、判定部２４は、メモリ２に生じたエラーは、放射線に起因するものではないと判定してもよい。ただし、放射線によって同じ層内の互いに近接する複数のメモリ素子にエラーが生じることもあるので、同じブロック内、あるいは、隣接する二つのブロック内で複数のメモリ素子にエラーが生じている場合には、それら複数のメモリ素子に生じたエラーは、一つの箇所で生じたものとしてもよい。そして判定部２４は、通信インターフェース１５を介して、表示装置４に、メモリ２に生じたエラーは、放射線に起因するものではないことを表すメッセージを表示させてもよい。この変形例によれば、判定部２４は、放射線以外の原因によりメモリに生じたエラーを、放射線に起因するものと誤判定することを抑制できる。

また他の変形例によれば、メモリ２に対して放射線が入射する方向の範囲が想定される場合には、その範囲（以下、入射方向範囲と呼ぶ）を表す情報が不揮発性メモリ３または外部記憶装置に予め記憶されてもよい。そして判定部２４は、その入射方向範囲に含まれる方向の直線についてのみ、複数の層にわたってエラー位置が直線状に並んでいるか否かを判定してもよい。またこの場合、エラーが生じたメモリ素子を含む層の数が２層しかない場合でも、判定部２４は、その２層のそれぞれのエラー位置を結ぶ直線の方向が入射方向範囲に含まれる場合に限り、複数の層にわたってエラー位置が直線状に並んでいる、すなわち、メモリ２に生じたエラーが、放射線がメモリに入射したことに起因するソフトエラーであると判定してもよい。

また、放射線の一種であるα線がメモリ２に入射して、何れかの層においてシリコン原子に衝突すると、その衝突位置から２次イオンが生じるので、その衝突箇所の周囲の複数のメモリ素子においてエラーが生じることがある。このような場合、エラーが生じたメモリ素子が複数含まれる層は、α線の飛翔経路の終端に位置する可能性が高い。そこで、他の変形例によれば、判定部２４は、複数の層のエラー位置が並ぶ直線の何れか一端の層において、エラーが生じたメモリ素子が複数検知されている場合、メモリ２に生じたエラーが、α線がメモリ２に入射したことに起因するソフトエラーであると判定してもよい。そして判定部２４は、その判定結果を表すメッセージを、通信インターフェース１５を介して表示装置４に表示させてもよい。

さらに他の変形例によれば、判定部２４は、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定した場合、その判定結果及び判定日時を、エラー履歴情報として外部記憶装置に記憶させてもよい。これにより、ユーザは、エラー履歴情報を参照することで、放射線に起因するソフトエラーの発生頻度を調べることができる。

さらに他の変形例によれば、判定部２４は、メモリ２に生じたエラーが、放射線がメモリ２に入射したことに起因するソフトエラーであると判定した場合において、誤り訂正不能なエラーが生じた符号語が記憶されるメモリ領域について、そのメモリ領域に書き込まれた符号語に対応するビット列が内蔵メモリ１３に残っているか否か判定する。そしてそのビット列が内蔵メモリ１３に残っている場合、判定部２４は、再度そのビット列を符号化してメモリ２のメモリ領域に書き込んでもよい。

さらに他の変形例によれば、プロセッサ１６は、所定の周期ごと、あるいは、所定のタイミングにおいて、メモリ２に対してメモリエラー判別処理を実行してもよい。この場合には、プロセッサ１６は、メモリ２に誤り訂正不能なエラーが生じていなくても、放射線がメモリ２に入射したことに起因するソフトエラーを検知することができる。

また、上記の実施形態または変形例による、メモリエラー判別装置１のプロセッサ１６の各部の機能を実現するコンピュータプログラムは、半導体メモリ、磁気記録媒体または光記録媒体といった、コンピュータ読取可能な可搬性の記録媒体に記録された形で提供されてもよい。

ここに挙げられた全ての例及び特定の用語は、読者が、本発明及び当該技術の促進に対する本発明者により寄与された概念を理解することを助ける、教示的な目的において意図されたものであり、本発明の優位性及び劣等性を示すことに関する、本明細書の如何なる例の構成、そのような特定の挙げられた例及び条件に限定しないように解釈されるべきものである。本発明の実施形態は詳細に説明されているが、本発明の精神及び範囲から外れることなく、様々な変更、置換及び修正をこれに加えることが可能であることを理解されたい。

１メモリエラー判別装置
２メモリ
３不揮発性メモリ
４表示装置
１１メモリコントローラ
１２汎用メモリコントローラ
１３内蔵メモリ
１４割込みコントローラ
１５通信インターフェース
１６プロセッサ
２１符号化部
２２エラー検知部
２３エラー位置特定部
２４判定部

Claims

３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知するエラー検知部と、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定するエラー位置特定部と、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する判定部と、
を有し、
前記メモリに記憶されるデータは所定のビット長を持つビット列ごとに分割され、前記ビット列ごとに、当該ビット列を１ビットの誤り訂正能力と２ビットの誤り検出能力を持つ符号を用いて符号化することで得られた符号語として前記メモリに記憶され、
前記エラー検知部は、前記複数の層の何れかの層に記憶された符号語において２ビットの誤りが検知されると、前記複数の層の他の層のそれぞれについて、前記符号に従って１ビットのエラーが検知された符号語を特定し、当該エラーとなるビットが記憶されたメモリ素子を前記エラーが生じたメモリ素子として特定する、
メモリエラー判別装置。
前記判定部は、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定すると、当該判定の結果を、報知部を介して報知する、請求項１に記載のメモリエラー判別装置。
３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知するエラー検知部と、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定するエラー位置特定部と、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する判定部と、
を有し、
前記判定部は、前記複数の層のそれぞれについて、所定数のメモリ素子ごとにブロックを設定し、前記エラーが生じたメモリ素子が属するブロックに含まれる各メモリを前記エラーが生じたメモリ素子とみなして、前記エラーが生じたメモリ素子の位置が前記所定数以上の層にわたって直線状に並ぶか否か判定する、メモリエラー判別装置。
３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知するエラー検知部と、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定するエラー位置特定部と、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する判定部と、
を有し、
前記判定部は、前記複数の層のうち、前記エラーが生じたメモリ素子の位置が並ぶ直線の一端に位置する層において前記エラーが生じたメモリ素子が複数存在する場合、前記メモリに生じたエラーが前記メモリに入射したα線に起因するソフトエラーであると判定する、メモリエラー判別装置。
３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知し、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定し、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する、
ことをコンピュータに実行させ、
前記メモリに記憶されるデータは所定のビット長を持つビット列ごとに分割され、前記ビット列ごとに、当該ビット列を１ビットの誤り訂正能力と２ビットの誤り検出能力を持つ符号を用いて符号化することで得られた符号語として前記メモリに記憶され、
前記エラーが生じたメモリ素子の位置の特定は、前記複数の層の何れかの層に記憶された符号語において２ビットの誤りが検知されると、前記複数の層の他の層のそれぞれについて、前記符号に従って１ビットのエラーが検知された符号語を特定し、当該エラーとなるビットが記憶されたメモリ素子を前記エラーが生じたメモリ素子として特定することを含む、メモリエラー判別用コンピュータプログラム。
３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知し、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定し、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する、
ことをコンピュータに実行させ、
前記ソフトエラーの判定は、前記複数の層のそれぞれについて、所定数のメモリ素子ごとにブロックを設定し、前記エラーが生じたメモリ素子が属するブロックに含まれる各メモリを前記エラーが生じたメモリ素子とみなして、前記エラーが生じたメモリ素子の位置が前記所定数以上の層にわたって直線状に並ぶか否か判定することを含む、メモリエラー判別用コンピュータプログラム。
３次元状に積層されたメモリに含まれる複数の層のそれぞれにおいてエラーが生じたメモリ素子を検知し、
前記複数の層のそれぞれにおいて前記エラーが生じたメモリ素子の位置を特定し、
前記エラーが生じたメモリ素子の位置が前記複数の層のうちの３以上の所定数以上の層にわたって直線状に並ぶ場合に、前記メモリに生じたエラーが前記メモリに入射した放射線に起因するソフトエラーであると判定する、
ことをコンピュータに実行させ、
前記ソフトエラーの判定は、前記複数の層のうち、前記エラーが生じたメモリ素子の位置が並ぶ直線の一端に位置する層において前記エラーが生じたメモリ素子が複数存在する場合、前記メモリに生じたエラーが前記メモリに入射したα線に起因するソフトエラーであると判定することを含む、メモリエラー判別用コンピュータプログラム。