JPS6014376B2 - 試験装置 - Google Patents
試験装置Info
- Publication number
- JPS6014376B2 JPS6014376B2 JP52079885A JP7988577A JPS6014376B2 JP S6014376 B2 JPS6014376 B2 JP S6014376B2 JP 52079885 A JP52079885 A JP 52079885A JP 7988577 A JP7988577 A JP 7988577A JP S6014376 B2 JPS6014376 B2 JP S6014376B2
- Authority
- JP
- Japan
- Prior art keywords
- self
- diagnosis
- test
- printed circuit
- computer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は試験装置に関し、特にコンピュータを用いた試
験装置を対象とする。
験装置を対象とする。
コンピュータを使った装置、例えばＩＣ（半導体集積回
路）用テスタ等において、該装鷹が正常に動作するか否
かを診断（以下自己診断と称する）するため、定常作業
を一旦停止し、チェッカーテーブと呼ばれるチェック用
のプログラムをコンピュータに入力するとともに、チェ
ック用のプリント基板を装置の所定の場所に挿入した後
チェックを行うという方式を用いていた。
路）用テスタ等において、該装鷹が正常に動作するか否
かを診断（以下自己診断と称する）するため、定常作業
を一旦停止し、チェッカーテーブと呼ばれるチェック用
のプログラムをコンピュータに入力するとともに、チェ
ック用のプリント基板を装置の所定の場所に挿入した後
チェックを行うという方式を用いていた。
以下にこのことを詳細に説明する。第１図はコンピュー
タを用いた試験装置の概要を示すブロック線図である。
タを用いた試験装置の概要を示すブロック線図である。
図中１はＣＰＵ（中央処理装置）であり、２はテスタを
示し、このテス外ま３個の機能ブロック１〜肌こ分けら
れている。この各機能ブロックには所定の試験を行うた
めの試験用プリント基板が複数個収納されており、これ
らは上記ＣＰＵからの制御信号に基づいて選択されて動
作し、試験を行うようになっている。４は測定ユニット
であり、各種の測定を行うような回路を含んでいる。
示し、このテス外ま３個の機能ブロック１〜肌こ分けら
れている。この各機能ブロックには所定の試験を行うた
めの試験用プリント基板が複数個収納されており、これ
らは上記ＣＰＵからの制御信号に基づいて選択されて動
作し、試験を行うようになっている。４は測定ユニット
であり、各種の測定を行うような回路を含んでいる。
この測定ユニットは配線によって、各機能ブロック内に
設けられたチェック用ソケット＄〜父に接続されている
。而して、自己診断時には、ＣＰＵにチェック用のテー
プを挿し込み、テスタの各機能ブロックのチェック用ソ
ケット＄〜枕のいずれかにチェック用プリント基板を挿
し込み、しかる後ＣＰＵの制御信号をテスタに印放し、
この時のプリント基板の出力状態を測定ユニットに印加
し、この測定ユニットの出力状態をＣＰＵによって判断
するという順序で自己診断が行われる。そころで、上記
のような試験装置で自己診断を行う場合、下記のような
種々の問題を有する。【１｝ 装置が正常に動作してい
るか否かを定期的（１日１回とか週に１回のごとく）作
業者がチェックしなければならないこと及び、チェック
毎に定常作業を一旦停止させてその度にチェックテープ
やプリント基板を挿し込まなければならないこと等から
作業能率が極めて悪い。■ 試験装置の異常状態を予測
することができない。
設けられたチェック用ソケット＄〜父に接続されている
。而して、自己診断時には、ＣＰＵにチェック用のテー
プを挿し込み、テスタの各機能ブロックのチェック用ソ
ケット＄〜枕のいずれかにチェック用プリント基板を挿
し込み、しかる後ＣＰＵの制御信号をテスタに印放し、
この時のプリント基板の出力状態を測定ユニットに印加
し、この測定ユニットの出力状態をＣＰＵによって判断
するという順序で自己診断が行われる。そころで、上記
のような試験装置で自己診断を行う場合、下記のような
種々の問題を有する。【１｝ 装置が正常に動作してい
るか否かを定期的（１日１回とか週に１回のごとく）作
業者がチェックしなければならないこと及び、チェック
毎に定常作業を一旦停止させてその度にチェックテープ
やプリント基板を挿し込まなければならないこと等から
作業能率が極めて悪い。■ 試験装置の異常状態を予測
することができない。
すなわち、経時変化等によって定格電圧が出ているか否
かを調査することができない。本発明は上記問題点を解
決するためになされたものであり、その目的とするとこ
ろは、装置の目己診断を自動的に行うことができ、かつ
、装置の異常を予測することができる試験装置を提供す
ることにある。上記目的を達成するための本発明の一実
施例は、各種の試験及び測定を行うための複数の試験用
プリント基板が含まれた試験用機能ブロックを複数個有
し、コンピュータの制御信号によって上記し、ずれかの
試験用プリント基板を選択して所定の試験を行うように
した試験装置において、上記各機能ブロック毎にチェッ
ク用プリント基板すなわち、チェック用機能ブロックを
設けるとともに、コンピュータには自己診断用のプログ
ラムを記憶させておくことを特徴とするものである。
かを調査することができない。本発明は上記問題点を解
決するためになされたものであり、その目的とするとこ
ろは、装置の目己診断を自動的に行うことができ、かつ
、装置の異常を予測することができる試験装置を提供す
ることにある。上記目的を達成するための本発明の一実
施例は、各種の試験及び測定を行うための複数の試験用
プリント基板が含まれた試験用機能ブロックを複数個有
し、コンピュータの制御信号によって上記し、ずれかの
試験用プリント基板を選択して所定の試験を行うように
した試験装置において、上記各機能ブロック毎にチェッ
ク用プリント基板すなわち、チェック用機能ブロックを
設けるとともに、コンピュータには自己診断用のプログ
ラムを記憶させておくことを特徴とするものである。
以下実施例にそって図面を参照し本発明を具体的に説擬
す。第２図は発明の構成を模型的に示したブロック線図
である。
す。第２図は発明の構成を模型的に示したブロック線図
である。
同図において、１はコンピュータ（又は
ＣＰＵ）であり、このコンピュータのソフトウエアとし
て定常動作用プログラムの他に自己診断用のプログラム
を常時コンピュ−タ内メモリ５ａ又は外部メモリ５ｂ内
に記憶させておく。
て定常動作用プログラムの他に自己診断用のプログラム
を常時コンピュ−タ内メモリ５ａ又は外部メモリ５ｂ内
に記憶させておく。
このとき、自己診断用プログラムを外部メモリ５ｂに記
憶させておく場合には、点線で画された下段部Ａに定常
動作用プログラムを収納し、上段部Ｂを自己診断用ルー
チンの処理領域として用いる。また、同図において点線
内２はテスタであり、このテスタは３個の機能ブロック
１〜ｍに分けられている。この各機能ブロックには所定
の試験を行うための試験用プリント基板が複数個収納さ
れており、これらは上記コンピュータ１からの制御信号
に基づいて選択されて動作し、試験を行うようになって
いる。また、このテスタには各機能ブロッ毎にチェック
用のプリント基板６ａ〜６ｃが設けられている。上記構
成の試験装置によれば、自己診断用のプログラムを予め
コンピュータのメモリーこ記憶させておくことによりシ
ステムソフトの処理ルーチンに従い、自動的に自己診断
プログラムを処理させ、このときの制御信号によりテス
タ内のチェック用プリント基板を動作させて装置のチェ
ックを行うことができる。
憶させておく場合には、点線で画された下段部Ａに定常
動作用プログラムを収納し、上段部Ｂを自己診断用ルー
チンの処理領域として用いる。また、同図において点線
内２はテスタであり、このテスタは３個の機能ブロック
１〜ｍに分けられている。この各機能ブロックには所定
の試験を行うための試験用プリント基板が複数個収納さ
れており、これらは上記コンピュータ１からの制御信号
に基づいて選択されて動作し、試験を行うようになって
いる。また、このテスタには各機能ブロッ毎にチェック
用のプリント基板６ａ〜６ｃが設けられている。上記構
成の試験装置によれば、自己診断用のプログラムを予め
コンピュータのメモリーこ記憶させておくことによりシ
ステムソフトの処理ルーチンに従い、自動的に自己診断
プログラムを処理させ、このときの制御信号によりテス
タ内のチェック用プリント基板を動作させて装置のチェ
ックを行うことができる。
第３図及び、第４図は本発明の具体的実施例を示すもの
であり、第３図はコンピュータに収納させるべき自己診
断用プログラムを説明するためのフローチャート、第４
図はテスタ内にチェック用プリント基板を設けた場合の
構成を示すブロック線図である。
であり、第３図はコンピュータに収納させるべき自己診
断用プログラムを説明するためのフローチャート、第４
図はテスタ内にチェック用プリント基板を設けた場合の
構成を示すブロック線図である。
以下順次説明する。コンビュー外こは第３図に示すフロ
ートチャートのようなプ。
ートチャートのようなプ。
グラムを予め記憶させておく。すなわち、定常動作ルー
チン（図中−点鎖線で囲まれた部分Ｘ）のプログラムの
他に自己診断ルーチン（図中−点鎖線で囲まれた部分Ｙ
）のプログラムを記憶させておく。このようなフロ−チ
ャートによれば、コンピュータは通常、定常動作ルーチ
ンに従い、ＳＴＡＲＴ→処理Ａ→処理Ｂ→判断Ｃ→処理
Ｄ→処理Ｅと動作して行き、次に自己診断か否かの判断
を行い、自己診断を行うためのある条件（例えば被測定
物をｌｏｏ０ケ測定する毎に自己診断を行うというよう
な条件を入れておく）を満足した場合に、自動的に自己
診断ルーチンにジャンプし、処理ａ→判断ｂ→処理ｃと
動作する。
チン（図中−点鎖線で囲まれた部分Ｘ）のプログラムの
他に自己診断ルーチン（図中−点鎖線で囲まれた部分Ｙ
）のプログラムを記憶させておく。このようなフロ−チ
ャートによれば、コンピュータは通常、定常動作ルーチ
ンに従い、ＳＴＡＲＴ→処理Ａ→処理Ｂ→判断Ｃ→処理
Ｄ→処理Ｅと動作して行き、次に自己診断か否かの判断
を行い、自己診断を行うためのある条件（例えば被測定
物をｌｏｏ０ケ測定する毎に自己診断を行うというよう
な条件を入れておく）を満足した場合に、自動的に自己
診断ルーチンにジャンプし、処理ａ→判断ｂ→処理ｃと
動作する。
次に自己診断の結果、装置に異常があるか否かを判断し
、異常があれば、異常警報を発し、やがて装置の動作を
停止させる。もし異常がなければ上記定常動作ルーチン
に戻り、処理Ｅ→判断Ｇ（この判断は全ての処理が終了
したか否かを判断し、終了していなければ最初に戻って
初めからやり直すものであり、終了した場合には次の処
理に移行する）→処理Ｈ→停止の順序で動作が行われる
。第４図においては、１はＣＰＵであり、２はテスタで
ある。
、異常があれば、異常警報を発し、やがて装置の動作を
停止させる。もし異常がなければ上記定常動作ルーチン
に戻り、処理Ｅ→判断Ｇ（この判断は全ての処理が終了
したか否かを判断し、終了していなければ最初に戻って
初めからやり直すものであり、終了した場合には次の処
理に移行する）→処理Ｈ→停止の順序で動作が行われる
。第４図においては、１はＣＰＵであり、２はテスタで
ある。
このテスタは３つの機能ブロック１〜皿こ分けられてお
り、機能ブロック１にはプログラマプル電源８，９、測
定ユニット１０等のプリント基板が収納されており、機
能ブロックローこはプログラマブル電源１１，１２等の
プリント基板が収納されており、機能ブロックｍにはＩ
Ｃ７が収納されている。そして各機能ブロックにはチェ
ック用プリント基板６ａ〜６ｃがそれぞれ設けられてい
る。チェック用プリント基板６ａ，６ｂにはリレースイ
ッチＳ，〜Ｓ４及びダミー抵抗Ｒ，，Ｒ２が設けられて
おり、チェック用プリント基板６ｃにはリレ−スイッチ
Ｓ，〜Ｓ４及びダミー抵抗Ｒ，〜Ｒ４が設けられている
。そして、上記プログラマブル電源８，９，１１，１２
及び測定ユニット１０にはＣＰＵからの制御信号が印加
されるとともに、チェック用プリント基板６ａ〜６ｃに
も制御信号が印加されるようになっている。なお、ＩＣ
内の１３は被測定物（回路等）である。このような構成
であれば、ＣＰＵからの制御信号に基づいていずれかの
プログラマブル電源をＩＣ７に印加し、このときの被測
定物１３の動作を測定ユニット１０で検知し、この測定
結果をＣＰＵで処理することによって所定の測定を行う
ことができる。また、自己診断を行うには、上記ＣＰＵ
の自己診断プログラムに基づき制御信号がチェック用プ
リント基板６ａ〜６ｃのリレースイッ升こ印加され、各
機能ブロックの機能が正常であるか否かを測定ユニット
でチェックし、ＣＰＵが判断する。以上説明した本発明
に係る試験装置によれば、自己診断を自動的に行うこと
が出来るため入手を要せず作業能率の向上が図れる。
り、機能ブロック１にはプログラマプル電源８，９、測
定ユニット１０等のプリント基板が収納されており、機
能ブロックローこはプログラマブル電源１１，１２等の
プリント基板が収納されており、機能ブロックｍにはＩ
Ｃ７が収納されている。そして各機能ブロックにはチェ
ック用プリント基板６ａ〜６ｃがそれぞれ設けられてい
る。チェック用プリント基板６ａ，６ｂにはリレースイ
ッチＳ，〜Ｓ４及びダミー抵抗Ｒ，，Ｒ２が設けられて
おり、チェック用プリント基板６ｃにはリレ−スイッチ
Ｓ，〜Ｓ４及びダミー抵抗Ｒ，〜Ｒ４が設けられている
。そして、上記プログラマブル電源８，９，１１，１２
及び測定ユニット１０にはＣＰＵからの制御信号が印加
されるとともに、チェック用プリント基板６ａ〜６ｃに
も制御信号が印加されるようになっている。なお、ＩＣ
内の１３は被測定物（回路等）である。このような構成
であれば、ＣＰＵからの制御信号に基づいていずれかの
プログラマブル電源をＩＣ７に印加し、このときの被測
定物１３の動作を測定ユニット１０で検知し、この測定
結果をＣＰＵで処理することによって所定の測定を行う
ことができる。また、自己診断を行うには、上記ＣＰＵ
の自己診断プログラムに基づき制御信号がチェック用プ
リント基板６ａ〜６ｃのリレースイッ升こ印加され、各
機能ブロックの機能が正常であるか否かを測定ユニット
でチェックし、ＣＰＵが判断する。以上説明した本発明
に係る試験装置によれば、自己診断を自動的に行うこと
が出来るため入手を要せず作業能率の向上が図れる。
また、比較的短い間隔で定期的な診断が行えるため装置
の異常を予測することが容易となる。
の異常を予測することが容易となる。
本発明は上記実施例に限定されるものでなく、自己診断
の方法として以下に示すような種々の方法によることも
できる。‘１｝ チェックする項目を基本的なもの（例
えば電源電圧の確認）から、複雑なもの又は高級なもの
へと分類してもよい。
の方法として以下に示すような種々の方法によることも
できる。‘１｝ チェックする項目を基本的なもの（例
えば電源電圧の確認）から、複雑なもの又は高級なもの
へと分類してもよい。
■ 基本的なものは、テスタが本来の機能動作を要求（
Ｔｅｓｔｉｎｇ又はＤａｔｅいｇｇｎｇ）されていない
場合が発生したら自己診断サイクルに移行するようにし
てもよい。
Ｔｅｓｔｉｎｇ又はＤａｔｅいｇｇｎｇ）されていない
場合が発生したら自己診断サイクルに移行するようにし
てもよい。
‘３） 本釆の機能動作の要求があった場合は、直ちに
それを実行するメインル−チンに戻ること、すなわち、
自己診断途中でもメインルーチンにジャンプできるよう
にしてもよい。
それを実行するメインル−チンに戻ること、すなわち、
自己診断途中でもメインルーチンにジャンプできるよう
にしてもよい。
‘４｝ より高級な複雑な自己診断は、ある定まった時
間稼動後（例えばタイマーを内蔵する）、又は、ある個
数の処理（Ｔｅｓｔｉｎｇ後自己診断を実行するように
してもよい。
間稼動後（例えばタイマーを内蔵する）、又は、ある個
数の処理（Ｔｅｓｔｉｎｇ後自己診断を実行するように
してもよい。
本発明は、コンピュータを用いた各種のシステムに広く
利用できる。
利用できる。
第１図はコンピュータを用いた試験装億の概要を示すブ
ロック線図、第２図は本発明の構成を模型的に示したブ
ロック線図、第３図はコンピュータ内にプログラムする
ルーチンのフローチャート、第４図はテスタの内部を示
すブロック線図である。 「１．．．．・・ＣＰＵ、２・・・・・・テス
タ、３ａ〜３ｃ・・・…ソケット、４……測定ユニット
、５ａ，５ｂ……メモリ、６ａ〜６ｃ……チェック用プ
リント基板、７……ＩＣ、８〜１２……プリント基板、
１３・・・・・・回路。 弟′図 弟Ｚ図 労う図 弟ィ図
ロック線図、第２図は本発明の構成を模型的に示したブ
ロック線図、第３図はコンピュータ内にプログラムする
ルーチンのフローチャート、第４図はテスタの内部を示
すブロック線図である。 「１．．．．・・ＣＰＵ、２・・・・・・テス
タ、３ａ〜３ｃ・・・…ソケット、４……測定ユニット
、５ａ，５ｂ……メモリ、６ａ〜６ｃ……チェック用プ
リント基板、７……ＩＣ、８〜１２……プリント基板、
１３・・・・・・回路。 弟′図 弟Ｚ図 労う図 弟ィ図
Claims (1)
- １ 試験又は測定を行うための試験用機能ブロツクを複
数個有し、コンピユータの制御信号によつて上記いずれ
かの試験用機能ブロツクを選択して所定の試験を行うよ
うにした試験装置において、上記試験用機能ブロツクの
少なくとも一つに対応したチエツク用機能ブロツクを有
するとともに、コンピユータに自己診断用プログラムを
含ませ得るようにしたことを特徴とする試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52079885A JPS6014376B2 (ja) | 1977-07-06 | 1977-07-06 | 試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP52079885A JPS6014376B2 (ja) | 1977-07-06 | 1977-07-06 | 試験装置 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP59104574A Division JPS6022675A (ja) | 1984-05-25 | 1984-05-25 | 集積回路装置の試験方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5414651A JPS5414651A (en) | 1979-02-03 |
| JPS6014376B2 true JPS6014376B2 (ja) | 1985-04-12 |
Family
ID=13702701
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP52079885A Expired JPS6014376B2 (ja) | 1977-07-06 | 1977-07-06 | 試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6014376B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5614912A (en) * | 1979-07-18 | 1981-02-13 | Nec Corp | Test device |
| JPS5858698U (ja) * | 1981-10-12 | 1983-04-20 | 横河電機株式会社 | 自己診断機能付の測定器 |
| JPS61169782A (ja) * | 1985-01-22 | 1986-07-31 | Chino Works Ltd | デジタル計器 |
| US7683630B2 (en) * | 2006-11-30 | 2010-03-23 | Electro Scientific Industries, Inc. | Self test, monitoring, and diagnostics in grouped circuitry modules |
-
1977
- 1977-07-06 JP JP52079885A patent/JPS6014376B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5414651A (en) | 1979-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0031501B1 (en) | Diagnostic and debugging arrangement for a data processing system | |
| US3771131A (en) | Operating condition monitoring in digital computers | |
| EP0646801B1 (en) | Testing apparatus for testing and handling a multiplicity of devices | |
| GB2178543A (en) | Circuit testing | |
| JPH0159601B2 (ja) | ||
| US4183459A (en) | Tester for microprocessor-based systems | |
| US3916178A (en) | Apparatus and method for two controller diagnostic and verification procedures in a data processing unit | |
| JPS6014376B2 (ja) | 試験装置 | |
| JP2554282B2 (ja) | シーケンスコントローラの故障診断装置 | |
| JPS6022675A (ja) | 集積回路装置の試験方法 | |
| JP2587940B2 (ja) | Ｉｃテストシステム | |
| KR100576819B1 (ko) | 반도체 공정설비의 공정데이터 관리 시스템 | |
| JPS6151578A (ja) | 電子回路装置障害診断方式 | |
| JPH03257380A (ja) | 電子回路モジュールのトラブル解析支援システム | |
| Dent | Diagnostic engineering | |
| JPS59205613A (ja) | シ−ケンスモニタ装置 | |
| JPS59157717A (ja) | マイクロコンピユ−タ応用制御装置の自動点検方式 | |
| JPS6213697B2 (ja) | ||
| JPH0152762B2 (ja) | ||
| CA1124870A (en) | Tester for micro-processor-based systems | |
| KR930008565B1 (ko) | 기기동작 제어방법 | |
| JP2826812B2 (ja) | データ処理システム | |
| JPS61243376A (ja) | 異常状態監視システム | |
| JPH0772202A (ja) | Ｉｃハンドリング装置 | |
| JPH0724035B2 (ja) | プログラムの処理時間測定装置 |