JP2018128820A - 制御装置およびその制御方法 - Google Patents
制御装置およびその制御方法 Download PDFInfo
- Publication number
- JP2018128820A JP2018128820A JP2017021057A JP2017021057A JP2018128820A JP 2018128820 A JP2018128820 A JP 2018128820A JP 2017021057 A JP2017021057 A JP 2017021057A JP 2017021057 A JP2017021057 A JP 2017021057A JP 2018128820 A JP2018128820 A JP 2018128820A
- Authority
- JP
- Japan
- Prior art keywords
- unit
- soft error
- control device
- error
- functional
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 49
- 230000005856 abnormality Effects 0.000 claims abstract description 50
- 238000012545 processing Methods 0.000 claims abstract description 38
- 238000001514 detection method Methods 0.000 claims description 53
- 230000003068 static effect Effects 0.000 claims description 4
- 125000004122 cyclic group Chemical group 0.000 claims description 3
- 238000004891 communication Methods 0.000 description 14
- 238000010586 diagram Methods 0.000 description 5
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000004364 calculation method Methods 0.000 description 1
- 238000012790 confirmation Methods 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000010365 information processing Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/058—Safety, monitoring
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/054—Input/output
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0264—Control of logging system, e.g. decision on which data to store; time-stamping measurements
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B19/00—Programme-control systems
- G05B19/02—Programme-control systems electric
- G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
- G05B19/05—Programmable logic controllers, e.g. simulating logic interconnections of signals according to ladder diagrams or function charts
- G05B19/056—Programming the PLC
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B23/00—Testing or monitoring of control systems or parts thereof
- G05B23/02—Electric testing or monitoring
- G05B23/0205—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults
- G05B23/0259—Electric testing or monitoring by means of a monitoring system capable of detecting and responding to faults characterized by the response to fault detection
- G05B23/0286—Modifications to the monitored process, e.g. stopping operation or adapting control
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
- G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
- G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/52—Protection of memory contents; Detection of errors in memory contents
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/70—Masking faults in memories by using spares or by reconfiguring
- G11C29/702—Masking faults in memories by using spares or by reconfiguring by replacing auxiliary circuits, e.g. spare voltage generators, decoders or sense amplifiers, to be used instead of defective ones
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1103—Special, intelligent I-O processor, also plc can only access via processor
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/11—Plc I-O input output
- G05B2219/1105—I-O
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/13—Plc programming
- G05B2219/13004—Programming the plc
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/14—Plc safety
- G05B2219/14067—Log, history of key, input information before last fault occurred
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
- G05B2219/00—Program-control systems
- G05B2219/10—Plc systems
- G05B2219/15—Plc structure of the system
- G05B2219/15057—FPGA field programmable gate array
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C2029/0409—Online test
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
- G11C29/24—Accessing extra cells, e.g. dummy cells or redundant cells
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/44—Indication or identification of errors, e.g. for repair
- G11C29/4401—Indication or identification of errors, e.g. for repair for self repair
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Automation & Control Theory (AREA)
- Theoretical Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Quality & Reliability (AREA)
- Computer Security & Cryptography (AREA)
- Hardware Redundancy (AREA)
- Retry When Errors Occur (AREA)
- Safety Devices In Control Systems (AREA)
- Programmable Controllers (AREA)
- Detection And Correction Of Errors (AREA)
Abstract
【解決手段】本発明は、異常判定部15がFPGA部20での機能ユニット(機能部)と対応するFPGA部20での位置情報(位置番号)を含むマップ情報に基づき、エラー検出部23で検出したソフトエラーの位置と機能ユニットとの対応を判定する。さらに、プロセッサ部10は、異常判定部15においてソフトエラーの位置が機能ユニットの未使用部であると判定した場合、制御装置100の運転を継続し、異常判定部15においてソフトエラーの位置が機能ユニットの使用部(例えば、多数決回路部および使用回路部など)であると判定した場合、予め定められた処理を実行する。
【選択図】図2
Description
好ましくは、予め定められた処理は、ソフトエラーの位置の機能部のみを停止させる縮退運転へ切替える処理である。
(1)本実施の形態に係るエラー検出部23では、FPGA部20に含まれる全てのフレームを1つの単位としてソフトエラーの検出を行う場合について説明したが、これに限られない。例えば、エラー検出部23は、CRAM21を予め定められたブロックに分け、当該ブロック毎にソフトエラーを検出すてもよい。エラー検出部23は、複数のブロックに分けてソフトエラーを検出することで、全てのフレームの検出結果を待たずにソフトエラーを検出することができる。
Claims (9)
- 少なくともプログラマブル回路部と、前記プログラマブル回路部に接続される演算処理部とを含み、ユーザプログラムを前記演算処理部で実行可能な制御装置であって、
前記プログラマブル回路部は、
前記プログラマブル回路部において構成される機能部のコンフィグレーションデータを格納する格納部と、
前記格納部のソフトエラーを検出するエラー検出部とを備え、
前記演算処理部は、
前記プログラマブル回路部での前記機能部と対応する前記プログラマブル回路部での位置情報を含むマップ情報を記憶する記憶部と、
前記マップ情報に基づき、前記エラー検出部で検出したソフトエラーの位置と前記機能部との対応を判定する異常判定部とを備え、
前記演算処理部は、
前記異常判定部において前記ソフトエラーの位置が前記機能部の未使用部であると判定した場合、前記制御装置の運転を継続し、
前記異常判定部において前記ソフトエラーの位置が前記機能部の使用部であると判定した場合、予め定められた処理を実行する、制御装置。 - 前記予め定められた処理は、前記プログラマブル回路部を停止させる処理である、請求項1に記載の制御装置。
- 前記予め定められた処理は、前記ソフトエラーの位置の前記機能部のみを停止させる縮退運転へ切替える処理である、請求項1に記載の制御装置。
- 前記機能部は、冗長回路で構成された第1機能部と、非冗長回路で構成された第2機能部とを含み、
前記演算処理部は、
前記異常判定部において前記ソフトエラーの位置が前記第1機能部であると判定した場合に、前記ソフトエラーの位置の回路のみを停止させて継続運転させ、
前記異常判定部において前記ソフトエラーの位置が前記第2機能部であると判定した場合に、前記ソフトエラーの位置の前記機能部のみを停止させる縮退運転へ切替える処理を実行する、請求項1または請求項2に記載の制御装置。 - 前記エラー検出部は、前記格納部を予め定められたブロックに分け、当該ブロック毎にソフトエラーを検出することが可能である、請求項1〜請求項4のいずれか1項に記載の制御装置。
- 前記異常判定部は、過去に検出した前記ソフトエラーの位置であるか否かを考慮して、前記予め定められた処理を実行する、請求項1〜請求項5のいずれか1項に記載の制御装置。
- 前記エラー検出部は、CRC(Cyclic Redundancy Check)コードを用いてエラー検出を行う、請求項1〜請求項6のいずれか1項に記載の制御装置。
- 前記プログラマブル回路部は、前記格納部のSRAM(Static random access memory)にコンフィグレーションデータが格納されているFPGA(Field-programmable gate array)である、請求項1〜請求項7のいずれか1項に記載の制御装置。
- 少なくともプログラマブル回路部と、前記プログラマブル回路部に接続される演算処理部とを含み、ユーザプログラムを前記演算処理部で実行可能な制御装置の制御方法であって、
前記プログラマブル回路部は、前記プログラマブル回路部において構成される機能部のコンフィグレーションデータを格納する格納部と、前記格納部のソフトエラーを検出するエラー検出部とを備え、
前記演算処理部は、前記プログラマブル回路部での前記機能部と対応する前記プログラマブル回路部での位置情報を含むマップ情報を記憶する記憶部を備え、
前記制御方法は、
前記マップ情報に基づき、前記エラー検出部で検出したソフトエラーの位置と前記機能部との対応を判定するステップと、
前記ソフトエラーの位置が前記機能部の未使用部であると判定した場合、前記制御装置の運転を継続するステップと、
前記ソフトエラーの位置が前記機能部の使用部であると判定した場合、予め定められた処理を実行するステップとを含む、制御方法。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017021057A JP6880795B2 (ja) | 2017-02-08 | 2017-02-08 | 制御装置およびその制御方法 |
CN201711133366.6A CN108398915B (zh) | 2017-02-08 | 2017-11-15 | 控制装置以及其控制方法 |
EP17202276.6A EP3361333B1 (en) | 2017-02-08 | 2017-11-17 | Control device and method of controlling the same |
US15/815,707 US20180224842A1 (en) | 2017-02-08 | 2017-11-17 | Control device and method of controlling the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017021057A JP6880795B2 (ja) | 2017-02-08 | 2017-02-08 | 制御装置およびその制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018128820A true JP2018128820A (ja) | 2018-08-16 |
JP6880795B2 JP6880795B2 (ja) | 2021-06-02 |
Family
ID=60582392
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017021057A Active JP6880795B2 (ja) | 2017-02-08 | 2017-02-08 | 制御装置およびその制御方法 |
Country Status (4)
Country | Link |
---|---|
US (1) | US20180224842A1 (ja) |
EP (1) | EP3361333B1 (ja) |
JP (1) | JP6880795B2 (ja) |
CN (1) | CN108398915B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149528A (ja) * | 2019-03-15 | 2020-09-17 | オムロン株式会社 | コントローラシステム |
WO2021002470A1 (ja) * | 2019-07-04 | 2021-01-07 | 日本電信電話株式会社 | 核反応検出装置及び方法並びにプログラム |
JP2021047526A (ja) * | 2019-09-17 | 2021-03-25 | オムロン株式会社 | 制御装置および制御方法 |
US11321166B2 (en) | 2019-10-03 | 2022-05-03 | Fanuc Corporation | Device for determining soft error occurred in a memory having stacked layers, and computer readable medium storing program thereon for determining the soft error |
JP2022073271A (ja) * | 2020-10-30 | 2022-05-17 | 横河電機株式会社 | 装置、方法およびプログラム |
US12019743B2 (en) | 2019-03-15 | 2024-06-25 | Omron Corporation | Controller system |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9459974B2 (en) * | 2014-05-28 | 2016-10-04 | International Business Machines Corporation | Recovery mechanisms across storage nodes that reduce the impact on host input and output operations |
US10657674B2 (en) | 2016-06-17 | 2020-05-19 | Immersive Robotics Pty Ltd. | Image compression method and apparatus |
CN110495107A (zh) | 2017-02-08 | 2019-11-22 | 因默希弗机器人私人有限公司 | 用于移动设备通信的天线控制 |
EP3714602A4 (en) | 2017-11-21 | 2021-07-28 | Immersive Robotics Pty Ltd | IMAGE COMPRESSION FOR DIGITAL REALITY |
WO2019100109A1 (en) | 2017-11-21 | 2019-05-31 | Immersive Robotics Pty Ltd | Frequency component selection for image compression |
JP7104525B2 (ja) * | 2018-02-21 | 2022-07-21 | 日立Astemo株式会社 | 電子制御装置、構成メモリのエラー検出方法 |
KR102110340B1 (ko) * | 2018-11-27 | 2020-05-13 | 엘에스일렉트릭(주) | Plc 통신모듈에서 슬레이브 장치의 eeprom 복구 방법 |
JP6875427B2 (ja) * | 2019-01-15 | 2021-05-26 | ファナック株式会社 | 駆動機の駆動状態を伝送するデータ伝送機構を備える装置 |
NO346155B1 (en) * | 2020-10-26 | 2022-03-28 | Kongsberg Defence & Aerospace As | Configuration authentication prior to enabling activation of a FPGA having volatile configuration-memory |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007293856A (ja) * | 2006-04-21 | 2007-11-08 | Altera Corp | プログラマブルデバイスに対するソフトエラーロケーションおよび感度検出 |
JP2011013829A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム |
JP2014052781A (ja) * | 2012-09-06 | 2014-03-20 | Fujitsu Telecom Networks Ltd | Fpga監視制御回路 |
WO2014115289A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社日立製作所 | プログラマブルデバイス及び電子システム装置 |
Family Cites Families (33)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07160587A (ja) * | 1993-12-07 | 1995-06-23 | Fujitsu Ltd | 多重化メモリ装置 |
US6948092B2 (en) * | 1998-12-10 | 2005-09-20 | Hewlett-Packard Development Company, L.P. | System recovery from errors for processor and associated components |
JP4856848B2 (ja) * | 2001-10-11 | 2012-01-18 | アルテラ コーポレイション | プログラマブルロジックリソース上のエラー検出 |
US7051264B2 (en) * | 2001-11-14 | 2006-05-23 | Monolithic System Technology, Inc. | Error correcting memory and method of operating same |
JP4001516B2 (ja) * | 2002-07-05 | 2007-10-31 | 富士通株式会社 | 縮退制御装置及び方法 |
US7467326B2 (en) * | 2003-02-28 | 2008-12-16 | Maxwell Technologies, Inc. | Self-correcting computer |
GB0322597D0 (en) * | 2003-09-26 | 2003-10-29 | Texas Instruments Ltd | Soft error correction |
US7409580B2 (en) * | 2005-02-09 | 2008-08-05 | International Business Machines Corporation | System and method for recovering from errors in a data processing system |
US7620876B2 (en) * | 2005-06-08 | 2009-11-17 | Altera Corporation | Reducing false positives in configuration error detection for programmable devices |
JP2007058419A (ja) * | 2005-08-23 | 2007-03-08 | Hitachi Ltd | Pld上のメモリ内の情報に従って構築される論理回路を備えたストレージシステム |
US7596744B1 (en) * | 2006-02-24 | 2009-09-29 | Lattice Semiconductor Corporation | Auto recovery from volatile soft error upsets (SEUs) |
US8176388B1 (en) * | 2007-06-20 | 2012-05-08 | Marvell Israel (Misl) Ltd. | System and method for soft error scrubbing |
JP5014899B2 (ja) * | 2007-07-02 | 2012-08-29 | ルネサスエレクトロニクス株式会社 | 再構成可能デバイス |
US7966538B2 (en) * | 2007-10-18 | 2011-06-21 | The Regents Of The University Of Michigan | Microprocessor and method for detecting faults therein |
DE102009000045A1 (de) * | 2009-01-07 | 2010-07-08 | Robert Bosch Gmbh | Verfahren und Vorrichtung zum Betreiben eines Steuergerätes |
JP2010231619A (ja) * | 2009-03-27 | 2010-10-14 | Renesas Electronics Corp | 情報処理装置 |
US20110041016A1 (en) * | 2009-08-12 | 2011-02-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Memory errors and redundancy |
US8232819B2 (en) * | 2009-12-02 | 2012-07-31 | Lsi Corporation | Closed-loop soft error rate sensitivity control |
JP5373659B2 (ja) * | 2010-02-18 | 2013-12-18 | 株式会社日立製作所 | 電子機器 |
US8493089B2 (en) * | 2011-04-06 | 2013-07-23 | International Business Machines Corporation | Programmable logic circuit using three-dimensional stacking techniques |
JP6098778B2 (ja) * | 2012-03-29 | 2017-03-22 | 日本電気株式会社 | 冗長化システム、冗長化方法、冗長化システムの可用性向上方法、及びプログラム |
US8839054B2 (en) * | 2012-04-12 | 2014-09-16 | International Business Machines Corporation | Read only memory (ROM) with redundancy |
US8890083B2 (en) * | 2012-05-23 | 2014-11-18 | International Business Machines Corporation | Soft error detection |
US9111059B2 (en) * | 2012-11-01 | 2015-08-18 | Stc.Unm | System and methods for dynamic management of hardware resources |
US20140214181A1 (en) * | 2013-01-30 | 2014-07-31 | Caterpillar Inc. | Control system for software termination protection |
JP2015001774A (ja) * | 2013-06-13 | 2015-01-05 | 富士通株式会社 | 半導体集積回路及びその処理方法 |
US9601217B1 (en) * | 2013-10-25 | 2017-03-21 | Altera Corporation | Methods and circuitry for identifying logic regions affected by soft errors |
US20150120009A1 (en) * | 2013-10-31 | 2015-04-30 | Rockwell Automation Technologies, Inc. | Independent Operation of Control Hardware and a Monitoring System in an Automation Controller |
US9584130B1 (en) * | 2016-01-11 | 2017-02-28 | Altera Corporation | Partial reconfiguration control interface for integrated circuits |
US10078565B1 (en) * | 2016-06-16 | 2018-09-18 | Xilinx, Inc. | Error recovery for redundant processing circuits |
US10372908B2 (en) * | 2016-07-25 | 2019-08-06 | Trap Data Security Ltd. | System and method for detecting malware in a stream of bytes |
US10013192B2 (en) * | 2016-08-17 | 2018-07-03 | Nxp Usa, Inc. | Soft error detection in a memory system |
JP6823251B2 (ja) * | 2016-10-13 | 2021-02-03 | 富士通株式会社 | 情報処理装置、情報処理方法及びプログラム |
-
2017
- 2017-02-08 JP JP2017021057A patent/JP6880795B2/ja active Active
- 2017-11-15 CN CN201711133366.6A patent/CN108398915B/zh active Active
- 2017-11-17 EP EP17202276.6A patent/EP3361333B1/en active Active
- 2017-11-17 US US15/815,707 patent/US20180224842A1/en not_active Abandoned
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007293856A (ja) * | 2006-04-21 | 2007-11-08 | Altera Corp | プログラマブルデバイスに対するソフトエラーロケーションおよび感度検出 |
JP2011013829A (ja) * | 2009-06-30 | 2011-01-20 | Fujitsu Ltd | コンフィグレーション装置、コンフィグレーション方法、及びコンフィグレーションプログラム |
JP2014052781A (ja) * | 2012-09-06 | 2014-03-20 | Fujitsu Telecom Networks Ltd | Fpga監視制御回路 |
WO2014115289A1 (ja) * | 2013-01-25 | 2014-07-31 | 株式会社日立製作所 | プログラマブルデバイス及び電子システム装置 |
Cited By (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020149528A (ja) * | 2019-03-15 | 2020-09-17 | オムロン株式会社 | コントローラシステム |
JP7243326B2 (ja) | 2019-03-15 | 2023-03-22 | オムロン株式会社 | コントローラシステム |
US12019743B2 (en) | 2019-03-15 | 2024-06-25 | Omron Corporation | Controller system |
WO2021002470A1 (ja) * | 2019-07-04 | 2021-01-07 | 日本電信電話株式会社 | 核反応検出装置及び方法並びにプログラム |
JPWO2021002470A1 (ja) * | 2019-07-04 | 2021-01-07 | ||
JP2021047526A (ja) * | 2019-09-17 | 2021-03-25 | オムロン株式会社 | 制御装置および制御方法 |
WO2021053853A1 (ja) | 2019-09-17 | 2021-03-25 | オムロン株式会社 | 制御装置および制御方法 |
JP7268554B2 (ja) | 2019-09-17 | 2023-05-08 | オムロン株式会社 | 制御装置および制御方法 |
US11321166B2 (en) | 2019-10-03 | 2022-05-03 | Fanuc Corporation | Device for determining soft error occurred in a memory having stacked layers, and computer readable medium storing program thereon for determining the soft error |
JP2022073271A (ja) * | 2020-10-30 | 2022-05-17 | 横河電機株式会社 | 装置、方法およびプログラム |
US11687397B2 (en) | 2020-10-30 | 2023-06-27 | Yokogawa Electric Corporation | Control device, method, and computer-readable storage medium |
JP7338608B2 (ja) | 2020-10-30 | 2023-09-05 | 横河電機株式会社 | 装置、方法およびプログラム |
Also Published As
Publication number | Publication date |
---|---|
CN108398915A (zh) | 2018-08-14 |
EP3361333B1 (en) | 2019-10-23 |
EP3361333A1 (en) | 2018-08-15 |
CN108398915B (zh) | 2021-03-02 |
US20180224842A1 (en) | 2018-08-09 |
JP6880795B2 (ja) | 2021-06-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6880795B2 (ja) | 制御装置およびその制御方法 | |
KR101606289B1 (ko) | 프로그래머블 컨트롤러 | |
WO2015068285A1 (ja) | プログラマブルデバイス及びこれを用いた電子システム装置 | |
JP6151655B2 (ja) | 数値制御装置 | |
JP2006285321A (ja) | 安全計装システム | |
JP5365875B2 (ja) | 産業用コントローラ | |
JP6051545B2 (ja) | Plcシステム、状態表示方法、plc、およびプログラマブル表示器 | |
JP7268554B2 (ja) | 制御装置および制御方法 | |
JP2005092695A (ja) | 二重化コントローラ、その等値化モード決定方法 | |
JP4507875B2 (ja) | 多重化装置及びレガシーデバイス多重化方法 | |
JP2009140277A (ja) | 情報処理装置及び情報処理方法 | |
US10880151B2 (en) | Notification control device, notification control system, notification control method, and storage medium | |
JPH06348521A (ja) | 分散形制御装置 | |
JP2017045303A (ja) | パソコン機能異常時の要因検出が可能な制御装置 | |
JP2023177118A (ja) | 異常ログ取得装置、異常ログ記憶方法及びプログラム | |
JP2015216507A (ja) | Fpgaを搭載する装置 | |
JPS6161427B2 (ja) | ||
JP2017224081A (ja) | 作動状態記録システム及び作動状態記録方法 | |
JP2012146111A (ja) | 情報処理装置 | |
JPH07200417A (ja) | メモリエラー検出装置 | |
JP2004302727A (ja) | Fpgaの動作チェック方式 | |
JPH02178739A (ja) | マイクロプロセッサの障害回避方式 | |
JPH08292804A (ja) | プログラマブルコントローラによるプロセス故障監視方法 | |
JPH06139155A (ja) | 記憶装置の診断方法 | |
JP2011145757A (ja) | 入出力装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20171220 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191206 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201113 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201124 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210107 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210406 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210419 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6880795 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |