JP7338608B2 - 装置、方法およびプログラム - Google Patents

装置、方法およびプログラム Download PDF

Info

Publication number
JP7338608B2
JP7338608B2 JP2020183150A JP2020183150A JP7338608B2 JP 7338608 B2 JP7338608 B2 JP 7338608B2 JP 2020183150 A JP2020183150 A JP 2020183150A JP 2020183150 A JP2020183150 A JP 2020183150A JP 7338608 B2 JP7338608 B2 JP 7338608B2
Authority
JP
Japan
Prior art keywords
input
output
error
function
output device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2020183150A
Other languages
English (en)
Other versions
JP2022073271A (ja
Inventor
郁知 渡邉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yokogawa Electric Corp
Original Assignee
Yokogawa Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yokogawa Electric Corp filed Critical Yokogawa Electric Corp
Priority to JP2020183150A priority Critical patent/JP7338608B2/ja
Priority to US17/452,399 priority patent/US11687397B2/en
Priority to CN202111268587.0A priority patent/CN114442516A/zh
Publication of JP2022073271A publication Critical patent/JP2022073271A/ja
Application granted granted Critical
Publication of JP7338608B2 publication Critical patent/JP7338608B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/079—Root cause analysis, i.e. error or fault diagnosis
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4022—Coupling between buses using switching circuits, e.g. switching matrix, connection or expansion network
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/04—Programme control other than numerical control, i.e. in sequence controllers or logic controllers
    • G05B19/042—Programme control other than numerical control, i.e. in sequence controllers or logic controllers using digital processors
    • G05B19/0428—Safety, monitoring
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0706—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation the processing taking place on a specific hardware platform or in a specific software environment
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/0703—Error or fault processing not based on redundancy, i.e. by taking additional measures to deal with the error or fault not making use of redundancy in operation, in hardware, or in data representation
    • G06F11/0751—Error or fault detection not based on redundancy
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/16—Error detection or correction of the data by redundancy in hardware
    • G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
    • G06F11/2002—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where interconnections or communication control functionality are redundant
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/20—Pc systems
    • G05B2219/24—Pc safety
    • G05B2219/24024—Safety, surveillance
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
    • G06F11/08—Error detection or correction by redundancy in data representation, e.g. by using checking codes
    • G06F11/10—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's
    • G06F11/1004—Adding special bits or symbols to the coded information, e.g. parity check, casting out 9's or 11's to protect a block of data words, e.g. CRC or checksum

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Quality & Reliability (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Biomedical Technology (AREA)
  • Health & Medical Sciences (AREA)
  • Automation & Control Theory (AREA)
  • Programmable Controllers (AREA)
  • Hardware Redundancy (AREA)
  • Logic Circuits (AREA)

Description

本発明は、装置、方法およびプログラムに関する。
特許文献１には、「制御装置によれば、異常判定部においてソフトエラーの位置が機能部の未使用部であるか、使用部であるかを判定することができるので、高信頼性を実現しつつ不要な停止を防止することができる」（段落００１７）と記載されている。
［先行技術文献］
［特許文献］
［特許文献１］ 特開２０１８－１２８８２０号公報
本発明の第１の態様においては、装置を提供する。装置は、コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた入出力機能を診断する診断部を備えてもよい。装置は、コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部を備えてもよい。装置は、コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた入出力機能が正常と診断された場合の少なくとも一部について、入出力装置の異常と判定しない異常判定部を備えてもよい。
装置は、入出力装置が多重化されているか否かを判定する判定部を更に備えてもよい。異常判定部は、コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた入出力機能が正常と診断された場合に、入出力装置が多重化されていないことを条件として、入出力装置の異常と判定しなくてもよい。
異常判定部は、入出力装置が多重化されていて、且つ、主系として動作する入出力装置についてプログラムされた入出力機能が正常と診断された場合において、主系として動作する入出力装置についてコンフィグレーション記憶領域のエラーが検出されたことを条件として、主系として動作する入出力装置の異常と判定してもよい。
装置は、主系として動作する入出力装置の異常が検出されたことに応じて、多重化された複数の入出力装置のうち主系として動作する入出力装置を切り換える切換部を更に備えてもよい。
装置は、コンフィグレーション記憶領域にコンフィグレーションデータを変更することにより、プログラマブル回路の入出力機能を変更する機能変更部を更に備えてもよい。
機能変更部は、コンフィグレーション記憶領域のエラーが検出されたことに応じて、プログラマブル回路の入出力機能の変更を禁止してもよい。
機能変更部は、コンフィグレーション記憶領域のエラーが検出され、且つ、機能変更部による変更後の入出力機能が異常と診断された場合に、プログラマブル回路の入出力機能を変更前の入出力機能に戻してもよい。
エラー検出部は、コンフィグレーション記憶領域を区分した複数の部分領域のそれぞれにおけるエラーを検出してもよい。機能変更部は、仮にプログラマブル回路の入出力機能を変更した場合に入出力機能で使用することになる部分領域において、既にエラーが検出されていることを条件として、プログラマブル回路の入出力機能の変更を禁止してもよい。
本発明の第２の態様においては、方法を提供する。方法は、コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた入出力機能を診断する診断段階を備えてもよい。方法は、コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出段階を備えてもよい。方法は、コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた入出力機能が正常と診断された場合の少なくとも一部について、入出力装置の異常と判定しない異常判定段階を備えてもよい。
本発明の第３の態様においては、プログラムを提供する。プログラムは、コンピュータに、コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた入出力機能を診断する診断手順を実行させてもよい。プログラムは、コンピュータに、コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出手順を実行させてもよい。プログラムは、コンピュータに、コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた入出力機能が正常と診断された場合の少なくとも一部について、入出力装置の異常と判定しない異常判定手順を実行させてもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではない。また、これらの特徴群のサブコンビネーションもまた、発明となりうる。
本実施形態に係る制御システム１０の構成を設備２０と共に示す。 本実施形態に係る入出力装置１３０の動作フローの一例を示す。 本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの一例を示す。 本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの他の例を示す。 本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの更なる他の例を示す。 本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではない。また、実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図１は、本実施形態に係る制御システム１０の構成を設備２０と共に示す。本実施形態に係る制御システム１０は、設備２０内の１または複数のフィールド機器１５５を制御する。
設備２０は、工場またはプラント等に設けられる。このような工場またはプラントは、例えば、各種の工業製品等を生産するための工場、化学または金属等の工業プラント、ガス田や油田等の井戸元やその周辺を管理制御するプラント、水力・火力・原子力等の発電を管理制御するプラント、太陽光や風力等の環境発電を管理制御するプラント、上下水やダム等を管理制御するプラント等であってよい。また、設備２０は、ビルまたは交通機関等に設けられてもよい。
制御システム１０は、設備２０内の各フィールド機器１５５を制御して、設備２０の目的に応じた生産、発電、及び／又は制御を行う。フィールド機器１５５は、例えば圧力計、流量計、温度センサ等のセンサ機器、流量制御弁や開閉弁等のバルブ機器、ファンやモータ等のアクチュエータ機器、プラント内の状況や対象物を撮影するカメラやビデオ等の撮像機器、プラント内の異音等を収集したり警報音等を発したりするマイクやスピーカ等の音響機器、設備２０内の各機器の位置情報を出力する位置検出機器、その他の機器であってもよい。
本実施形態に係る制御システム１０は、ネットワーク５０と、コントローラ１００と、多重化共通装置１６０と、冗長構成をとり得る１または複数の入出力装置１３０とを備える。本実施形態の制御システム１０は、一例として、２つの入出力装置１３０ａ、１３０ｂを備える。２つの入出力装置１３０ａ、１３０ｂは互いに同様の機能、構成を有し、同じ構成については同じ参照番号を用い、重複する説明は省略する。また、以降の説明において、２つの入出力装置１３０ａ、１３０ｂを単に入出力装置１３０と称する場合がある。入出力装置１３０と称する場合、２つの入出力装置１３０ａ、１３０ｂの両方を指す場合もあり、これらの何れか一方を指す場合もある。なお、入出力とは、入力または出力の少なくとも１つを示すものであり、入力装置、出力装置もまた入出力装置に含まれるものである。
ネットワーク５０は、コントローラ１００および入出力装置１３０の間を接続する、汎用または専用のネットワークである。ネットワーク５０は、イーサネット（登録商標）であってもよく、プラント等の構内で使用されるＬＡＮであってもよく、バスであってもよい。また、コントローラ１００がリモートから設備２０を制御する場合には、ネットワーク５０は、ＷＡＮ又はインターネット等の広域ネットワークであってもよい。ネットワーク５０は、有線のインターネット等を含む有線ネットワークであってもよく、これに代えて、例えば４Ｇ（第４世代）または５Ｇ（第５世代）のような携帯通信ネットワーク等を含む無線ネットワークであってもよい。ネットワーク５０は、産業用ネットワークを含んで構成されてもよい。ネットワーク５０は、コントローラ１００および入出力装置１３０間の通信を、ネットワークパケットを伝送することにより実現してもよい。
コントローラ１００は、多重化共通装置１６０を介して設備２０内の各フィールド機器１５５に接続された入出力装置１３０から、各フィールド機器１５５のセンスデータ等を受信する。コントローラ１００は、当該センスデータ等の制御パラメータに基づいて制御演算処理を行い、各フィールド機器１５５を制御するための制御データを入出力装置１３０へと送信する。
本実施形態において、コントローラ１００は、ＰＣ（パーソナルコンピュータ）、ワークステーション、サーバコンピュータ、汎用コンピュータ等のコンピュータであってよく、コンピュータ上で制御プログラムを実行することによりコントローラ１００として機能する。これに代えて、コントローラ１００は、プラント等の制御用に設計された専用コンピュータであってもよく、専用回路によって実現された専用ハードウェアであってもよい。
多重化共通装置１６０は、冗長構成をとる複数の入出力装置１３０のうち設備２０の制御を担当する入出力装置１３０と各フィールド機器１５５との間で信号を伝送する。多重化共通装置１６０は、２つの入出力装置１３０のそれぞれの入出力ポートに接続される。多重化共通装置１６０はまた、設備２０内の１または複数のフィールド機器１５５に接続される。なお、多重化共通装置１６０を介して、複数のフィールド機器１５５および入出力装置１３０は、ＨＡＲＴ（登録商標）、ＢＲＡＩＮ、ファウンデーションフィールドバス（登録商標）、ＩＳＡ１００．１１ａ等 で規定される通信プロトコルを用いた相互通信が可能であってもよい。
入出力装置１３０は、コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う。本実施形態に係る入出力装置１３０は、ネットワークＩ／ＯやユニバーサルＩ／Ｏと呼ばれる場合がある。なお、入出力装置１３０は、プラント等の制御用に設計された、マイクロコントローラ等を有する専用の装置であってもよく、一般のコンピュータに対して多重化共通装置１６０に接続するためのユーザ回路を付加した装置であってもよく、専用回路によって実現された専用ハードウェアであってもよい。
本実施形態に係る入出力装置１３０は、プログラマブル回路の一例としてのＦＰＧＡ（Ｆｉｅｌｄ Ｐｒｏｇｒａｍａｂｌｅ Ｇａｔｅ Ａｒｒａｙ）部１３１と、入出力制御部１４１とを備える。ＦＰＧＡ部１３１は、プログラマブル回路をプログラムすることによって実現されるユーザ回路１３３と、上記のコンフィグレーションデータを記憶するコンフィグレーション記憶領域の一例であるＣＲＡＭ（Ｃｏｎｆｉｇｕｒａｔｉｏｎ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）１３５とを有する。
ＦＰＧＡ部１３１のユーザ回路１３３は、個別に多重化共通装置１６０に接続される複数の入出力ポート、例えば１６個の入出力ポートを有する。ユーザ回路１３３は、多重化共通装置１６０を介してフィールド機器１５５に接続されるチャネル毎に、例えばデジタル信号入出力用の入力バッファおよび出力ドライバ、アナログ信号入出力用のＡＤコンバータ、ＤＡコンバータ、およびＡＤ変換またはＤＡ変換ためのリファレンス値を格納するメモリ等のような、チャネル用の各種のインターフェイス回路を含む。このようなインターフェイス回路は、入出力装置１３０において、ＦＰＧＡ部１３１以外の他の構成内に設けられていてもよい。
ユーザ回路１３３は、各フィールド機器１５５の機能に応じて、アナログ信号またはデジタル信号を各フィールド機器１５５と送受信する。例えば、フィールド機器１５５に接続されるチャネルがアナログ信号の出力または入力用に設定される場合、ユーザ回路１３３は、入出力装置１３０から出力されるデジタル信号をＤＡコンバータによってアナログ信号に変換し、フィールド機器１５５からのアナログ信号をＡＤコンバータによってデジタル信号に変換する。
入出力装置１３０ａの１つの入出力ポートおよび入出力装置１３０ｂの１つの入出力ポートは、１つのフィールド機器１５５に対して割り当てられる。入出力装置１３０ａおよび入出力装置１３０ｂのうち主系（「制御系」、「マスタ」とも示す。）となる入出力装置１３０の入出力ポートは、多重化共通装置１６０によって、フィールド機器１５５との間で通信可能となるようにフィールド機器１５５に接続される。入出力装置１３０ａおよび入出力装置１３０ｂのうち補助系（「待機系」、「スレーブ」とも示す。）となる入出力装置１３０の入出力ポートは、主系となる入出力装置１３０およびフィールド機器１５５の間の通信を妨害しないように、多重化共通装置１６０によってフィールド機器１５５との間の通信が無効化される。
ユーザ回路１３３は更に、複数の入出力ポートのそれぞれについて、フィールド機器１５５に対する多重化共通装置１６０の入出力機能をＡＩ（アナログ入力）、ＡＯ（アナログ出力）、ＤＩ（デジタル入力）およびＤＯ（デジタル出力）のうちの少なくとも１つに切り替える入出力回路を有する。このような入出力回路は、各入出力ポートを、何れかの入出力機能に設定し、他の入出力機能は使用しないように設定してもよい。
ＦＰＧＡ部１３１は、電源が投入されたとき、またはリセットされたとき等の初期化処理において、ＦＰＧＡ部１３１の外部のＲＯＭからコピーされてＣＲＡＭ１３５に格納されたコンフィグレーションデータを読み出し、ＦＰＧＡ部１３１内のプログラマブル回路にユーザ回路１３３を設定する。ユーザ回路１３３は、入出力制御部１４１から各フィールド機器１５５を制御するための制御データを受け取り、プログラムされた入出力機能に応じた入出力動作を行う。
ユーザ回路１３３は、上記の入出力機能に応じて、所定の入出力ポートを所定の入出力機能に設定し、当該入出力ポートから、上記の入出力機能に応じた信号形式のフィールド機器１５５用データを多重化共通装置１６０に出力する。ユーザ回路１３３はまた、当該入出力ポートを介して、上記の入出力機能に応じた信号形式で当該フィールド機器１５５のセンスデータ等を多重化共通装置１６０から入力された場合、当該センスデータ等を入出力制御部１４１に出力する。
このように、入出力装置１３０は、コントローラ１００から受信する制御データに基づいて、ＦＰＧＡ部１３１のＣＲＡＭ１３５およびユーザ回路１３３と、入出力制御部１４１との協働により、上述の設備２０内の１または複数のフィールド機器１５５との間でデータの入出力を行う。入出力装置１３０は、当該処理の他に、入出力装置１３０の異常を自己診断する。
入出力制御部１４１は、入出力装置１３０、多重化共通装置１６０および１または複数のフィールド機器１５５を動作させるための制御データを、ネットワーク５０を介してコントローラ１００から受信し、処理する入出力処理部１４２を有する。入出力制御部１４１は更に、診断部１４３と、エラー検出部１４５と、異常判定部１４７とを有する。本実施形態に係る入出力制御部１４１は更に、判定部１４９と、切替部１５１と、機能変更部１５３とを有する。
診断部１４３は、入出力装置１３０のプログラムされた入出力機能を診断する。具体的な一例として、診断部１４３は、ＦＰＧＡ部１３１のユーザ回路１３３にプログラムされた自己診断回路を外部から制御することにより、ユーザ回路１３３の入出力機能を診断する。診断部１４３はまた、ユーザ回路１３３が多重化共通装置１６０を介してフィールド機器１５５へと出力する信号を、多重化共通装置１６０からユーザ回路１３３へとループバックさせる等により、多重化共通装置１６０の入出力機能も診断してよい。診断部１４３は、それぞれの入出力機能を、例えば入出力装置１３０の初期化処理中または予め定められた保守期間毎等のタイミングで診断する。診断部１４３は、診断結果を異常判定部１４７に出力する。
エラー検出部１４５は、コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出する。具体的には、エラー検出部１４５は、ＣＲＣ（Ｃｙｃｌｉｃ Ｒｅｄｕｎｄａｎｃｙ Ｃｈｅｃｋ）コードを用いて、ＦＰＧＡ部１３１のＣＲＡＭ１３５のソフトエラーを検出する。エラー検出部１４５は、ＣＲＡＭ１３５のソフトエラーを、例えば入出力装置１３０の初期化処理中または予め定められた保守期間毎等のタイミングでチェックする。なお、ＦＰＧＡ部１３１がＣＲＡＭ１３５の記憶領域を自己診断する機能を有する場合には、エラー検出部１４５は、記憶領域の自己診断結果をＣＲＡＭ１３５から受け取ってよい。エラー検出部１４５は、検出結果を異常判定部１４７に出力する。
一例として、エラー検出部１４５は、ＣＲＡＭ１３５のフレーム毎に付加されたＣＲＣコードを用いて、フレーム単位でＣＲＣチェックを行うことでソフトエラーの検出を行ってもよい。エラー検出部１４５は、ＣＲＡＭ１３５に含まれる複数のフレームに対し順にＣＲＣコードの計算と付加されたＣＲＣコードが一致しているか否かのＣＲＣチェックを行い、全てのフレームのＣＲＣチェックが完了すると、再度最初のフレームからサイクリックにＣＲＣチェックを行ってもよい。
なお、エラー検出部１４５が検出するソフトエラーとは、例えば一時的に起こっている故障であって、ハードウェアに生じた恒久的な故障ではないものである。ソフトエラーは、メモリの１ビット障害（１ビット化け）が一時的に生じることであってもよい。なお、ＣＲＡＭ１３５は、ＥＣＣ（Ｅｒｒｏｒ Ｃｏｒｒｅｃｔｉｏｎ Ｃｏｄｅ、誤り訂正符号）による誤り訂正機能を有していなくてもよい。
判定部１４９は、入出力装置１３０が多重化されているか否かを判定する。より具体的には、判定部１４９は、切替部１５１から、冗長構成をとっている他の入出力装置１３０の切替部１５１と相互に通信している情報を取得し、当該情報に基づいて、入出力装置１３０が多重化されているか否かを判定する。判定部１４９は、入出力装置１３０が多重化されているか否かの判定結果を異常判定部１４７に出力する。
異常判定部１４７は、診断部１４３、エラー検出部１４５および判定部１４９から入力されるデータに基づいて、入出力装置１３０の異常と判定する。ただし、異常判定部１４７は、ＣＲＡＭ１３５のエラーが検出され、且つ、ユーザ回路１３３のプログラムされた入出力機能が正常と診断された場合の少なくとも一部について、入出力装置１３０の異常と判定しない。異常判定部１４７は、入出力装置１３０の異常と判定した場合に、バスおよびネットワーク５０を介して検出結果をコントローラ１００に送信する。
切替部１５１は、主系として動作する入出力装置１３０の異常が検出されたことに応じて、多重化された複数の入出力装置１３０のうち主系として動作する入出力装置１３０を切り換える。切替部１５１は、バスを介して、他の入出力装置１３０の切替部１５１と相互通信している。切替部１５１は、主系として動作する入出力装置１３０を切り替える場合に、バスを介して、各フィールド機器１５５と各入力装置１３０の各ユーザ回路１３３との接続状態を調整するための切替信号を多重化共通装置１６０に送信してもよい。
機能変更部１５３は、ＦＰＧＡ部１３１のＣＲＡＭ１３５のエラー状況に応じて、ユーザ回路１３３の入出力機能の変更を制御する。例えば、機能変更部１５３は、ＣＲＡＭ１３５のエラーが検出されたことに応じて、ユーザ回路１３３の入出力機能の変更を禁止してもよい。より具体的には、機能変更部１５３は、エラー検出部１４５から、ＣＲＡＭ１３５のエラーが検出された結果を取得したことに応じて、ユーザ回路１３３の入出力機能の変更を禁止する指示を入出力処理部１４２に出力する。
なお、入出力制御部１４１は、入出力装置１３０を制御するプログラム、当該プログラムの動作に必要なデータ等を格納するＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）や、入出力装置１３０のワークエリアとして動作するＲＡＭ（Ｒａｎｄａｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）等を含んでもよい。この場合、例えば、機能変更部１５３は、入出力装置１３０に電源が投入されたとき、またはリセットされたとき等の初期化処理において、ＲＯＭからコンフィグレーションデータを読み出してＦＰＧＡ部１３１のＣＲＡＭ１３５に書き込み、これによってＣＲＡＭ１３５の初期設定をしてもよい。
図２は、本実施形態に係る入出力装置１３０の動作フローの一例を示す。当該動作フローを用いて、本実施形態に係る入出力装置１３０が、ソフトエラーを検出及び／又は入出力機能を異常と診断した時の処理を説明する。
当該動作フローは、例えば、ユーザ回路１３３が、入出力処理部１４２から各フィールド機器１５５を制御するための制御データを受け取り、プログラムされた入出力機能に応じた入出力動作を行うことによって開始してもよい。図３以降のフロー図の説明においても同様とし、重複する説明を省略する。
入出力装置１３０ａの診断部１４３は、予め定められた保守期間毎にユーザ回路１３３の入出力機能を診断し（ステップＳ１０１）、エラー検出部１４５は、予め定められた保守期間毎にＣＲＡＭ１３５のソフトエラーをチェックする（ステップＳ１０３）。
本実施形態に係る入出力装置１３０ａの異常判定部１４７は、入出力装置１３０が多重化されていて、且つ、主系として動作する入出力装置１３０ａについてユーザ回路１３３の入出力機能が正常と診断された場合において、主系として動作する入出力装置１３０ａについてＣＲＡＭ１３５のエラーが検出されたことを条件として、主系として動作する入出力装置１３０ａの異常と判定する。
より具体的には、入出力装置１３０ａの異常判定部１４７は、判定部１４９から、入出力装置１３０が多重化されているか否かの判定結果を取得し（ステップＳ１０５）、多重化されているとの判定結果である場合には（ステップＳ１０５：ＹＥＳ）、ステップＳ１０３でＣＲＡＭ１３５のソフトエラーが検出されたことを条件として（ステップＳ１０７：ＹＥＳ）、主系として動作する入出力装置１３０ａの異常と判定し、主系を他の入出力装置１３０ｂに切り替え（ステップＳ１０９）、本フローを終了する。また、ステップＳ１０７において、ステップＳ１０３でＣＲＡＭ１３５のソフトエラーが検出されていない場合にも（ステップＳ１０７：ＮＯ）、ステップＳ１０１でユーザ回路１３３の入出力機能が異常と診断されている場合には（ステップＳ１１１：ＹＥＳ）、主系として動作する入出力装置１３０ａの異常と判定し、主系を他の入出力装置１３０ｂに切り替え（ステップＳ１０９）、本フローを終了する。なお、ステップＳ１１１において、ステップＳ１０１でユーザ回路１３３の入出力機能が異常と診断されていない場合には（ステップＳ１１１：ＮＯ）、ステップＳ１０１に戻る。
このように、ステップＳ１０５およびステップＳ１０７をＹＥＳとしてステップＳ１０９に進む場合に、すなわち、入出力装置１３０が多重化されていてＣＲＡＭ１３５のソフトエラーが検出されている場合に、ステップＳ１０１における入出力機能の診断結果を考慮していない。換言すると、主系として動作する入出力装置１３０ａは、入出力装置１３０が多重化されていてＣＲＡＭ１３５のソフトエラーが検出されている場合には、たとえユーザ回路１３３の入出力機能が正常と診断されていたとしても、入出力装置１３０ａの異常と判定することとしている。これにより、入出力装置１３０は、稼働率（可用性）を維持でき、且つ未検出故障率を極力抑えることができる。
なお、入出力装置１３０が多重化されているとの判定を行う場合は、例えば、冗長構成をとっている２つの入出力装置１３０ａ、１３０ｂのうち、入出力装置１３０ａが主系として動作していることを前提として、他方の入出力装置１３０ｂおよび多重化共通装置１６０の入出力機能が正常と診断されている状態を指してもよい。その一方で、入出力装置１３０が多重化されていないとの判定を行う場合は、例えば、冗長構成をとっている２つの入出力装置１３０ａ、１３０ｂのうち、入出力装置１３０ａが主系として動作していることを前提として、他方の入出力装置１３０ｂおよび多重化共通装置１６０の少なくとも一方の入出力機能が異常と診断されている状態を指してもよい。
また、本実施形態に係る入出力装置１３０ａの異常判定部１４７は、ＣＲＡＭ１３５のエラーが検出され、且つ、ユーザ回路１３３の入出力機能が正常と診断された場合に、入出力装置１３０ａが多重化されていないことを条件として、入出力装置１３０ａの異常と判定しない。
より具体的には、入出力装置１３０ａの異常判定部１４７は、判定部１４９から、入出力装置１３０が多重化されているか否かの判定結果を取得し（ステップＳ１０５）、多重化されていないとの判定結果である場合には（ステップＳ１０５：ＮＯ）、ステップＳ１０１でユーザ回路１３３の入出力機能が異常と診断されていない場合には（ステップＳ１１３：ＮＯ）、ステップＳ１０１に戻る。なお、ステップＳ１０３でＣＲＡＭ１３５のソフトエラーが検出されている場合には、機能変更部１５３は、ユーザ回路１３３の入出力機能の変更を禁止するための指示を入出力処理部１４２に出力してもよい。この場合、入出力処理部１４２は、ユーザ回路１３３へ出力する上述の制御データを変更し、且つ、その旨をコントローラ１００に報知してもよい。ステップＳ１１３において、ステップＳ１０１でユーザ回路１３３の入出力機能が異常と診断されている場合には（ステップＳ１１３：ＹＥＳ）、入出力装置１３０ａの異常と判定して、コントローラ１００に報知し（ステップＳ１１５）、本フローを終了する。
このように、ステップＳ１０５およびステップＳ１１３をＮＯとしてステップＳ１０１に戻る場合に、すなわち、入出力装置１３０が多重化されておらずユーザ回路１３３の入出力機能が異常と診断されていない場合に、ステップＳ１０３におけるＣＲＡＭ１３５のソフトエラーのチェック結果を考慮していない。換言すると、主系として動作する入出力装置１３０ａは、入出力装置１３０が多重化されておらずユーザ回路１３３の入出力機能が異常と診断されていない場合には、たとえＣＲＡＭ１３５のソフトエラーが検出されていたとしても、入出力装置１３０ａの異常と判定しないこととしている。エラー検出部１４５によるＣＲＣチェックは、ＣＲＡＭ１３５における一部の領域にエラーが生じていた場合でも、ＣＲＡＭ１３５全体のソフトエラーとして検出するため、異常判定部１４７は、ユーザ回路１３３の入出力機能に関係のないＣＲＡＭ１３５の領域におけるエラーを無視することとしている。
比較例として、入出力装置がＣＲＡＭのＣＲＣチェックのみに依存して故障を検出する場合、不必要に故障率が高まり、稼働率が低下することとなる。これに対して、入出力装置１３０の上記構成によれば、このように稼働率が低下することを抑止することができる。
図３は、本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの一例を示す。なお、入出力装置１３０で必要となる入出力機能は、接続先のフィールド機器１５５の仕様に応じて予め決まっている。
入出力装置１３０の入出力処理部１４２は、ユーザ回路１３３の入出力機能を変更する制御データをコントローラ１００から受信する（ステップＳ２０１）。機能変更部１５３が、エラー検出部１４５からＣＲＡＭ１３５のソフトエラーが検出されているとの検出結果を取得しておらず、入出力処理部１４２に対して指示を出力していない場合（ステップＳ２０３：ＮＯ）、入出力処理部１４２は、ユーザ回路１３３の入出力機能を変更し（ステップＳ２０５）、本フローを終了する。
一方で、ステップＳ２０３において、機能変更部１５３が、エラー検出部１４５からＣＲＡＭ１３５のソフトエラーが検出されているとの検出結果を取得しており、入出力処理部１４２に対して、ユーザ回路１３３の入出力機能の変更を禁止する指示を出力している場合（ステップＳ２０３：ＹＥＳ）、入出力処理部１４２は、ユーザ回路１３３の入出力機能の変更を禁止し（ステップＳ２０７）、その旨をコントローラ１００に報知して、本フローを終了する。コントローラ１００は、例えば、フィールド機器１５５が変更されたり、フィールド機器１５５の設定を変えた等の理由により、入出力装置１３０の所定のチャンネル（入出力ポート）の入出力機能を変更しなければならなくなる。しかし、ＣＲＡＭ１３５のソフトエラーが検出されており、入出力機能を変更すると入出力装置１３０が正しく動作しない可能性がある場合には、入出力装置１３０は、図３の動作フローのように、入出力機能を変更しないようにしてもよい。
図４は、本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの他の例を示す。
入出力装置１３０の入出力処理部１４２は、ユーザ回路１３３の入出力機能を変更する制御データをコントローラ１００から受信する（ステップＳ３０１）。入出力処理部１４２は、機能変更部１５３がエラー検出部１４５からＣＲＡＭ１３５のソフトエラーが検出されているとの検出結果を取得していても、ユーザ回路１３３の入出力機能を変更する（ステップＳ３０３）。
機能変更部１５３は、ＣＲＡＭ１３５のソフトエラーが検出され、且つ、機能変更部１５３による変更後のユーザ回路１３３の入出力機能が異常と診断された場合に、ユーザ回路１３３の入出力機能を変更前の入出力機能に戻してもよい。より具体的には、ステップＳ３０３でユーザ回路１３３の入出力機能を変更した後、機能変更部１５３が、診断部１４３からユーザ回路１３３の入出力機能が異常との診断結果を取得している場合（ステップＳ３０５：ＹＥＳ）、入出力処理部１４２は、機能変更部１５３から、ユーザ回路１３３の入出力機能を変更前の入出力機能に戻す指示を入力され、当指示に従って、ステップＳ３０３で変更する前の入出力機能に戻し（ステップＳ３０７）、その旨をコントローラ１００に報知して、本フローを終了する。ステップＳ３０５では、機能変更部１５３が、エラー検出部１４５からＣＲＡＭ１３５のソフトエラーが検出されているとの検出結果を取得しているか否かに拘わらなくてもよい。なお、ステップＳ３０５で機能変更部１５３が、診断部１４３からユーザ回路１３３の入出力機能が異常との診断結果を取得していない場合には（ステップＳ３０５：ＮＯ）、本フローを終了する。このように、ユーザ回路１３３の入出力機能を変更する前にＣＲＡＭ１３５のソフトエラーが検出されていたとしても、変更後のユーザ回路１３３の入出力機能に影響が無いＣＲＡＭ１３５の領域でソフトエラーが生じている可能性もあるので、入出力装置１３０は、図４の動作フローのように、入出力機能を変更した後のユーザ回路１３３の入出力機能に影響が生じるかどうかを検証してもよい。
図５は、本実施形態に係る入出力装置１３０の入出力処理部１４２がユーザ回路１３３の入出力機能の変更指示をコントローラ１００から受け付けた場合における動作フローの更なる他の例を示す。本実施形態に係る入出力装置１３０では、図１から４を用いて説明した複数の実施形態とは異なる点として、少なくとも、エラー検出部１４５は、ＣＲＡＭ１３５を区分した複数の部分領域のそれぞれにおけるエラーを検出する。
入出力装置１３０の入出力処理部１４２は、ユーザ回路１３３の入出力機能を変更する制御データをコントローラ１００から受信する（ステップＳ４０１）。
機能変更部１５３は、仮にユーザ回路１３３の入出力機能を変更した場合にユーザ回路１３３の入出力機能で使用することになるＣＲＡＭ１３５の部分領域において、既にエラーが検出されていることを条件として、ユーザ回路１３３の入出力機能の変更を禁止してもよい。より具体的には、機能変更部１５３が、エラー検出部１４５から当該部分領域のソフトエラーが検出されているとの検出結果を取得しており、入出力処理部１４２に対して、ユーザ回路１３３の入出力機能の変更を禁止する指示を出力している場合（ステップＳ４０３：ＹＥＳ）、入出力処理部１４２は、ユーザ回路１３３の入出力機能の変更を禁止し（ステップＳ４０７）、その旨をコントローラ１００に報知して、本フローを終了する。なお、ステップＳ４０３で機能変更部１５３が上記の検出結果を取得していない場合には（ステップＳ４０３：ＮＯ）、入出力処理部１４２は、ユーザ回路１３３の入出力機能を変更し（ステップＳ４０５）、本フローを終了する。このように、入出力装置１３０が、例えばアナログ領域とデジタル領域や、入力領域と出力領域のように、ＣＲＡＭ１３５を複数の部分領域に区分して、それぞれの部分領域のソフトエラーを検出できる場合には、図５の動作フローのように、ユーザ回路１３３の入出力機能を変更する前に、入出力機能を変更した後のユーザ回路１３３の入出力機能に影響が生じるかどうかを予め検証してもよい。
以上で説明した通り、本実施形態に係る入出力装置１３０は、コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う。そして、本実施形態に係る入出力装置１３０は、入出力装置１３０のプログラマブル回路における、プログラムされた入出力機能を診断する診断部１４３と、コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部１４５と、コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた入出力機能が正常と診断された場合の少なくとも一部について、入出力装置１３０の異常と判定しない異常判定部１４７とを備える。
比較例として、入出力装置が多重化されていないシングル運用において、ＣＲＡＭのソフトエラーが検出されていることを理由として入出力装置に異常があると検出し、入出力装置の運転を停止してしまうと、入出力装置の可用性が低下してしまう。これに対して、上記構成を備える入出力装置１３０によれば、シングル運用中にＣＲＡＭ１３５のソフトエラーを検出した場合であっても、ユーザ回路１３３の入出力機能が正常であると診断できれば、入出力装置１３０の異常と判定しないようにする。これにより、本実施形態に係る入出力装置１３０は、比較例のように入出力装置１３０の可用性が低下することを防止できる。その一方で、入出力装置１３０が多重系の場合には、ＣＲＡＭ１３５のソフトエラーを検出した場合であっても、他の系統（入出力装置１３０）に切換えることができるので、可用性を維持することができる。
本発明の様々な実施形態は、フローチャートおよびブロック図を参照して記載されてよく、ここにおいてブロックは、（１）操作が実行されるプロセスの段階または（２）操作を実行する役割を持つ装置のセクションを表わしてよい。特定の段階およびセクションが、専用回路、コンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプログラマブル回路、および／またはコンピュータ可読媒体上に格納されるコンピュータ可読命令と共に供給されるプロセッサによって実装されてよい。専用回路は、デジタルおよび／またはアナログハードウェア回路を含んでよく、集積回路（ＩＣ）および／またはディスクリート回路を含んでよい。プログラマブル回路は、論理ＡＮＤ、論理ＯＲ、論理ＸＯＲ、論理ＮＡＮＤ、論理ＮＯＲ、および他の論理操作、フリップフロップ、レジスタ、フィールドプログラマブルゲートアレイ（ＦＰＧＡ）、プログラマブルロジックアレイ（ＰＬＡ）等のようなメモリ要素等を含む、再構成可能なハードウェア回路を含んでよい。
コンピュータ可読媒体は、適切なデバイスによって実行される命令を格納可能な任意の有形なデバイスを含んでよく、その結果、そこに格納される命令を有するコンピュータ可読媒体は、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく実行され得る命令を含む、製品を備えることになる。コンピュータ可読媒体の例としては、電子記憶媒体、磁気記憶媒体、光記憶媒体、電磁記憶媒体、半導体記憶媒体等が含まれてよい。コンピュータ可読媒体のより具体的な例としては、フロッピー（登録商標）ディスク、ディスケット、ハードディスク、ランダムアクセスメモリ（ＲＡＭ）、リードオンリメモリ（ＲＯＭ）、消去可能プログラマブルリードオンリメモリ（ＥＰＲＯＭまたはフラッシュメモリ）、電気的消去可能プログラマブルリードオンリメモリ（ＥＥＰＲＯＭ）、静的ランダムアクセスメモリ（ＳＲＡＭ）、コンパクトディスクリードオンリメモリ（ＣＤ-ＲＯＭ）、デジタル多用途ディスク（ＤＶＤ）、ブルーレイ（登録商標）ディスク、メモリスティック、集積回路カード等が含まれてよい。
コンピュータ可読命令は、アセンブラ命令、命令セットアーキテクチャ（ＩＳＡ）命令、マシン命令、マシン依存命令、マイクロコード、ファームウェア命令、状態設定データ、またはＳｍａｌｌｔａｌｋ（登録商標）、ＪＡＶＡ（登録商標）、Ｃ＋＋等のようなオブジェクト指向プログラミング言語、および「Ｃ」プログラミング言語または同様のプログラミング言語のような従来の手続型プログラミング言語を含む、１または複数のプログラミング言語の任意の組み合わせで記述されたソースコードまたはオブジェクトコードのいずれかを含んでよい。
コンピュータ可読命令は、汎用コンピュータ、特殊目的のコンピュータ、若しくは他のコンピュータ等のプログラム可能なデータ処理装置のプロセッサまたはプログラマブル回路に対し、ローカルにまたはローカルエリアネットワーク（ＬＡＮ）、インターネット等のようなワイドエリアネットワーク（ＷＡＮ）を介して提供され、フローチャートまたはブロック図で指定された操作を実行するための手段を作成すべく、コンピュータ可読命令を実行してよい。プロセッサの例としては、コンピュータプロセッサ、処理ユニット、マイクロプロセッサ、デジタル信号プロセッサ、コントローラ、マイクロコントローラ等を含む。
図６は、本発明の複数の態様が全体的または部分的に具現化されてよいコンピュータ２２００の例を示す。コンピュータ２２００にインストールされたプログラムは、コンピュータ２２００に、本発明の実施形態に係る装置に関連付けられる操作または当該装置の１または複数のセクションとして機能させることができ、または当該操作または当該１または複数のセクションを実行させることができ、および／またはコンピュータ２２００に、本発明の実施形態に係るプロセスまたは当該プロセスの段階を実行させることができる。そのようなプログラムは、コンピュータ２２００に、本明細書に記載のフローチャートおよびブロック図のブロックのうちのいくつかまたはすべてに関連付けられた特定の操作を実行させるべく、ＣＰＵ２２１２によって実行されてよい。
本実施形態によるコンピュータ２２００は、ＣＰＵ２２１２、ＲＡＭ２２１４、グラフィックコントローラ２２１６、およびディスプレイデバイス２２１８を含み、それらはホストコントローラ２２１０によって相互に接続されている。コンピュータ２２００はまた、通信インターフェイス２２２２、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭドライブ２２２６、およびＩＣカードドライブのような入／出力ユニットを含み、それらは入／出力コントローラ２２２０を介してホストコントローラ２２１０に接続されている。コンピュータはまた、ＲＯＭ２２３０およびキーボード２２４２のようなレガシの入／出力ユニットを含み、それらは入／出力チップ２２４０を介して入／出力コントローラ２２２０に接続されている。
ＣＰＵ２２１２は、ＲＯＭ２２３０およびＲＡＭ２２１４内に格納されたプログラムに従い動作し、それにより各ユニットを制御する。グラフィックコントローラ２２１６は、ＲＡＭ２２１４内に提供されるフレームバッファ等またはそれ自体の中にＣＰＵ２２１２によって生成されたイメージデータを取得し、イメージデータがディスプレイデバイス２２１８上に表示されるようにする。
通信インターフェイス２２２２は、ネットワークを介して他の電子デバイスと通信する。ハードディスクドライブ２２２４は、コンピュータ２２００内のＣＰＵ２２１２によって使用されるプログラムおよびデータを格納する。ＤＶＤ－ＲＯＭドライブ２２２６は、プログラムまたはデータをＤＶＤ－ＲＯＭ２２０１から読み取り、ハードディスクドライブ２２２４にＲＡＭ２２１４を介してプログラムまたはデータを提供する。ＩＣカードドライブは、プログラムおよびデータをＩＣカードから読み取り、および／またはプログラムおよびデータをＩＣカードに書き込む。
ＲＯＭ２２３０はその中に、アクティブ化時にコンピュータ２２００によって実行されるブートプログラム等、および／またはコンピュータ２２００のハードウェアに依存するプログラムを格納する。入／出力チップ２２４０はまた、様々な入／出力ユニットをパラレルポート、シリアルポート、キーボードポート、マウスポート等を介して、入／出力コントローラ２２２０に接続してよい。
プログラムが、ＤＶＤ－ＲＯＭ２２０１またはＩＣカードのようなコンピュータ可読媒体によって提供される。プログラムは、コンピュータ可読媒体から読み取られ、コンピュータ可読媒体の例でもあるハードディスクドライブ２２２４、ＲＡＭ２２１４、またはＲＯＭ２２３０にインストールされ、ＣＰＵ２２１２によって実行される。これらのプログラム内に記述される情報処理は、コンピュータ２２００に読み取られ、プログラムと、上記様々なタイプのハードウェアリソースとの間の連携をもたらす。装置または方法が、コンピュータ２２００の使用に従い情報の操作または処理を実現することによって構成されてよい。
例えば、通信がコンピュータ２２００および外部デバイス間で実行される場合、ＣＰＵ２２１２は、ＲＡＭ２２１４にロードされた通信プログラムを実行し、通信プログラムに記述された処理に基づいて、通信インターフェイス２２２２に対し、通信処理を命令してよい。通信インターフェイス２２２２は、ＣＰＵ２２１２の制御下、ＲＡＭ２２１４、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭ２２０１、またはＩＣカードのような記録媒体内に提供される送信バッファ処理領域に格納された送信データを読み取り、読み取られた送信データをネットワークに送信し、またはネットワークから受信された受信データを記録媒体上に提供される受信バッファ処理領域等に書き込む。
また、ＣＰＵ２２１２は、ハードディスクドライブ２２２４、ＤＶＤ－ＲＯＭドライブ２２２６（ＤＶＤ－ＲＯＭ２２０１）、ＩＣカード等のような外部記録媒体に格納されたファイルまたはデータベースの全部または必要な部分がＲＡＭ２２１４に読み取られるようにし、ＲＡＭ２２１４上のデータに対し様々なタイプの処理を実行してよい。ＣＰＵ２２１２は次に、処理されたデータを外部記録媒体にライトバックする。
様々なタイプのプログラム、データ、テーブル、およびデータベースのような様々なタイプの情報が記録媒体に格納され、情報処理を受けてよい。ＣＰＵ２２１２は、ＲＡＭ２２１４から読み取られたデータに対し、本開示の随所に記載され、プログラムの命令シーケンスによって指定される様々なタイプの操作、情報処理、条件判断、条件分岐、無条件分岐、情報の検索／置換等を含む、様々なタイプの処理を実行してよく、結果をＲＡＭ２２１４に対しライトバックする。また、ＣＰＵ２２１２は、記録媒体内のファイル、データベース等における情報を検索してよい。例えば、各々が第２の属性の属性値に関連付けられた第１の属性の属性値を有する複数のエントリが記録媒体内に格納される場合、ＣＰＵ２２１２は、第１の属性の属性値が指定される、条件に一致するエントリを当該複数のエントリの中から検索し、当該エントリ内に格納された第２の属性の属性値を読み取り、それにより予め定められた条件を満たす第１の属性に関連付けられた第２の属性の属性値を取得してよい。
上で説明したプログラムまたはソフトウェアモジュールは、コンピュータ２２００上またはコンピュータ２２００近傍のコンピュータ可読媒体に格納されてよい。また、専用通信ネットワークまたはインターネットに接続されたサーバーシステム内に提供されるハードディスクまたはＲＡＭのような記録媒体が、コンピュータ可読媒体として使用可能であり、それによりプログラムを、ネットワークを介してコンピュータ２２００に提供する。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
例えば、制御システムは、単一筐体に格納されたコンピュータであってもよい。すなわち、コントローラは、コンピュータのプロセッサ上でのプログラム実行によって実現されてもよく、各入出力装置は、コンピュータのＩ／Ｏ装置として実装されてもよい。また、コントローラは、１または複数のプロセッサにより実行される仮想マシンとして実装されてもよい。このような構成においては、制御システムは、汎用または専用のネットワークであるネットワークを備えず、コントローラおよび入出力装置が、プロセッサおよびＩ／Ｏ装置間を接続するメモリコントローラハブおよびＩ／Ｏコントローラハブ等のチップセットによって接続され得る。
特許請求の範囲、明細書、および図面中において示した装置、システム、プログラム、および方法における動作、手順、ステップ、および段階等の各処理の実行順序は、特段「より前に」、「先立って」等と明示しておらず、また、前の処理の出力を後の処理で用いるのでない限り、任意の順序で実現しうることに留意すべきである。特許請求の範囲、明細書、および図面中の動作フローに関して、便宜上「まず、」、「次に、」等を用いて説明したとしても、この順で実施することが必須であることを意味するものではない。
１０ 制御システム、２０ 設備、５０ ネットワーク、１００ コントローラ、１３０、１３０ａ、１３０ｂ 入出力装置、１３１ ＦＰＧＡ部、１３３ ユーザ回路、１３５ ＣＲＡＭ、１４１ 入出力制御部、１４２ 入出力処理部、１４３ 診断部、１４５ エラー検出部、１４７ 異常判定部、１４９ 判定部、１５１ 切替部、１５３ 機能変更部、１５５ フィールド機器、１６０ 多重化共通装置、２２００ コンピュータ、２２０１ ＤＶＤ－ＲＯＭ、２２１０ ホストコントローラ、２２１２ ＣＰＵ、２２１４ ＲＡＭ、２２１６ グラフィックコントローラ、２２１８ ディスプレイデバイス、２２２０ 入／出力コントローラ、２２２２ 通信インターフェイス、２２２４ ハードディスクドライブ、２２２６ ＤＶＤ－ＲＯＭドライブ、２２３０ ＲＯＭ、２２４０ 入／出力チップ、２２４２ キーボード

Claims (9)

  1. コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断部と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定せずに無視する異常判定部と
    を備える装置。
  2. 前記入出力装置が多重化されているか否かを判定する判定部を更に備え、
    前記異常判定部は、前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合に、前記入出力装置が多重化されていないことを条件として、前記入出力装置の異常と判定しない
    請求項１に記載の装置。
  3. 前記異常判定部は、前記入出力装置が多重化されていて、且つ、主系として動作する前記入出力装置についてプログラムされた前記入出力機能が正常と診断された場合において、主系として動作する前記入出力装置について前記コンフィグレーション記憶領域のエラーが検出されたことを条件として、主系として動作する前記入出力装置の異常と判定する請求項２に記載の装置。
  4. 前記主系として動作する前記入出力装置の異常が検出されたことに応じて、多重化された複数の入出力装置のうち主系として動作する入出力装置を切り換える切換部を更に備える請求項３に記載の装置。
  5. コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断部と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定しない異常判定部と、
    前記コンフィグレーション記憶領域のエラー状況に応じて、前記プログラマブル回路の前記入出力機能の変更を制御する機能変更部と
    を備え、
    前記機能変更部は、前記コンフィグレーション記憶領域のエラーが検出されたことに応じて、前記プログラマブル回路の前記入出力機能の変更を禁止する装置。
  6. コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断部と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定しない異常判定部と、
    前記コンフィグレーション記憶領域のエラー状況に応じて、前記プログラマブル回路の前記入出力機能の変更を制御する機能変更部と
    を備え、
    前記機能変更部は、前記コンフィグレーション記憶領域のエラーが検出され、且つ、前記機能変更部による変更後の前記入出力機能が異常と診断された場合に、前記プログラマブル回路の前記入出力機能を変更前の前記入出力機能に戻す装置。
  7. コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断部と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出部と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定しない異常判定部と、
    前記コンフィグレーション記憶領域のエラー状況に応じて、前記プログラマブル回路の前記入出力機能の変更を制御する機能変更部と
    を備え、
    前記エラー検出部は、前記コンフィグレーション記憶領域を区分した複数の部分領域のそれぞれにおけるエラーを検出し、
    前記機能変更部は、仮に前記プログラマブル回路の前記入出力機能を変更した場合に前記入出力機能で使用することになる前記部分領域において、既にエラーが検出されていることを条件として、前記プログラマブル回路の前記入出力機能の変更を禁止する
    装置。
  8. コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断段階と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出段階と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定せずに無視する異常判定段階と
    を備える方法。
  9. コンピュータに、
    コンフィグレーションデータを設定することによって回路構成がプログラムされるプログラマブル回路を有し、前記プログラマブル回路にプログラムされた入出力機能に応じた入出力動作を行う入出力装置における、プログラムされた前記入出力機能を診断する診断手順と、
    前記コンフィグレーションデータを記憶するコンフィグレーション記憶領域のエラーを検出するエラー検出手順と、
    前記コンフィグレーション記憶領域のエラーが検出され、且つ、プログラムされた前記入出力機能が正常と診断された場合における、少なくとも一部の場合に、前記入出力装置の異常と判定せずに無視する異常判定手順と
    を実行させるプログラム。
JP2020183150A 2020-10-30 2020-10-30 装置、方法およびプログラム Active JP7338608B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020183150A JP7338608B2 (ja) 2020-10-30 2020-10-30 装置、方法およびプログラム
US17/452,399 US11687397B2 (en) 2020-10-30 2021-10-26 Control device, method, and computer-readable storage medium
CN202111268587.0A CN114442516A (zh) 2020-10-30 2021-10-29 装置、方法以及计算机可读存储介质

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020183150A JP7338608B2 (ja) 2020-10-30 2020-10-30 装置、方法およびプログラム

Publications (2)

Publication Number Publication Date
JP2022073271A JP2022073271A (ja) 2022-05-17
JP7338608B2 true JP7338608B2 (ja) 2023-09-05

Family

ID=81362665

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020183150A Active JP7338608B2 (ja) 2020-10-30 2020-10-30 装置、方法およびプログラム

Country Status (3)

Country Link
US (1) US11687397B2 (ja)
JP (1) JP7338608B2 (ja)
CN (1) CN114442516A (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014353A (ja) 2010-06-30 2012-01-19 Fujitsu Ltd 制御装置、情報処理装置、制御プログラム、及び制御方法
JP2018128820A (ja) 2017-02-08 2018-08-16 オムロン株式会社 制御装置およびその制御方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58169255A (ja) * 1982-03-31 1983-10-05 Fujitsu Ltd 診断用エラ−信号発生装置
JP4072775B2 (ja) 2005-01-28 2008-04-09 横河電機株式会社 電源電圧監視システム
KR100827662B1 (ko) * 2006-11-03 2008-05-07 삼성전자주식회사 반도체 메모리 장치 및 이 장치의 데이터 오류 검출 및정정 방법
JP5080140B2 (ja) * 2007-06-13 2012-11-21 株式会社日立製作所 Ｉ／ｏデバイス切り替え方法
JP5904189B2 (ja) 2013-10-29 2016-04-13 横河電機株式会社 信号処理装置
JP6408482B2 (ja) * 2013-11-08 2018-10-17 株式会社日立製作所 プログラマブルデバイス及びこれを用いた電子システム装置
JP2016009284A (ja) * 2014-06-24 2016-01-18 株式会社日立製作所 多重系処理装置、多重系処理方法及び鉄道運行管理システム
JP6579479B2 (ja) 2015-02-03 2019-09-25 横河電機株式会社 入出力モジュール
JP6288609B2 (ja) 2015-11-30 2018-03-07 横河電機株式会社 二重化制御装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012014353A (ja) 2010-06-30 2012-01-19 Fujitsu Ltd 制御装置、情報処理装置、制御プログラム、及び制御方法
JP2018128820A (ja) 2017-02-08 2018-08-16 オムロン株式会社 制御装置およびその制御方法

Also Published As

Publication number Publication date
CN114442516A (zh) 2022-05-06
US20220138033A1 (en) 2022-05-05
US11687397B2 (en) 2023-06-27
JP2022073271A (ja) 2022-05-17

Similar Documents

Publication Publication Date Title
US9261868B2 (en) Process control system
CN105683919B (zh) 用于安全关键软件应用的多核处理器故障检测
EP1854008A2 (en) Generic software fault mitigation
RU2662571C2 (ru) Система и способ отключения полевого устройства
CN104639380A (zh) 服务器监控方法
EP3306422B1 (en) Arithmetic device and control apparatus
US11048565B2 (en) Control system and control apparatus
JP7338608B2 (ja) 装置、方法およびプログラム
CN111310778A (zh) 检测装置、检测方法以及记录检测程序的记录介质
JP2009104246A (ja) プログラマブルコントローラおよびその異常時復旧方法
WO2015068285A1 (ja) プログラマブルデバイス及びこれを用いた電子システム装置
JP5327105B2 (ja) バックアップシステム
JP2017204664A (ja) プログラマブルデバイス及び制御装置
JP4102814B2 (ja) 入出力制御装置，情報制御装置及び情報制御方法
CN110134000B (zh) 控制系统、诊断装置、诊断方法、以及存储有诊断程序的计算机可读介质
JP7360277B2 (ja) 航空機の制御システム
JP2020197934A (ja) 制御システム、プログラマブルロジックコントローラおよび情報処理方法
US9772897B1 (en) Methods and systems for improving safety of processor system
JP2020064340A (ja) 制御システム
JP6884298B1 (ja) メモリ診断装置、メモリ診断方法、及びプログラム
JP5925925B2 (ja) 診断付き出力装置
JP5559100B2 (ja) 電子制御システム
JP2018147222A (ja) プラント機器の監視制御装置
JP2006276957A (ja) 安全システム
JP2012059201A (ja) シリアルパラレル変換システムの異常検出装置及び異常検出方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20220303

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230208

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230331

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230725

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230807

R150 Certificate of patent or registration of utility model

Ref document number: 7338608

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150