JP6884298B1 - メモリ診断装置、メモリ診断方法、及びプログラム - Google Patents
メモリ診断装置、メモリ診断方法、及びプログラム Download PDFInfo
- Publication number
- JP6884298B1 JP6884298B1 JP2021510491A JP2021510491A JP6884298B1 JP 6884298 B1 JP6884298 B1 JP 6884298B1 JP 2021510491 A JP2021510491 A JP 2021510491A JP 2021510491 A JP2021510491 A JP 2021510491A JP 6884298 B1 JP6884298 B1 JP 6884298B1
- Authority
- JP
- Japan
- Prior art keywords
- control data
- data
- unit
- control
- diagnosis
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000002405 diagnostic procedure Methods 0.000 title claims abstract description 13
- 238000000034 method Methods 0.000 claims abstract description 47
- 238000003745 diagnosis Methods 0.000 claims description 292
- 230000005856 abnormality Effects 0.000 claims description 35
- 230000006870 function Effects 0.000 description 22
- 230000010365 information processing Effects 0.000 description 13
- 230000004048 modification Effects 0.000 description 6
- 238000012986 modification Methods 0.000 description 6
- 230000004044 response Effects 0.000 description 6
- 238000004364 calculation method Methods 0.000 description 4
- 208000032365 Electromagnetic interference Diseases 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000737 periodic effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/10—Test algorithms, e.g. memory scan [MScan] algorithms; Test patterns, e.g. checkerboard patterns
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
本開示におけるメモリ診断装置は、記憶媒体に対する診断を簡便に行うことができる装置である。以下、本開示の実施の形態1に係るメモリ診断装置1について、図面を参照しつつ説明する。なお、同一または同等の部分に同一の符号を付す。
実施の形態1では、メモリ診断装置1は、機器制御部111から制御対象機器2を制御するためのプログラムの処理の完了通知があると、メモリ部12の診断を開始する。メモリ部12の診断中、メモリ診断装置1の診断部113は、診断対象アドレスに示されたメモリ部12のデータを一時的に書き換える。このため、メモリ部12の診断中に、機器制御部111が診断対象アドレスに示されたメモリ部12のデータを読み込むと、誤ったデータを読み込む可能性がある。したがって、実施の形態1では、診断対象となるデータ全体の診断が完了するまで、機器制御部111は制御対象機器2を制御するためのプログラムの処理の開始を待つ必要がある。
実施の形態2では、図14Aに示したステップS207、および、図14Bに示したステップS212において、機器制御部111から機器制御用プログラムの開始要求が通知されている場合(ステップS207;YES、ステップS212;YES)に、ステップS218において、診断部113は、図13に示した診断中断制御部303に診断中断フラグをセットさせるものとした。しかしながら、この場合、次のメモリ部12の診断を実行する際に、中断前の診断対象アドレスが再び診断の対象となり非効率である。そこで、実施の形態3では、メモリ部12の診断を中断した後、次に診断を実行する際、中断前の診断対象アドレスを再び診断しないようにする。これにより、メモリ部12の診断を、効率的に実行することができる。
上記の実施の形態1から実施の形態3において、図1および図13に示した演算部11に含まれる機器制御部111と、メモリ処理部112と、診断部113とを実現するためのハードウエア構成として、図2に示した各種データおよびデータを保存する記憶機器402と、各種プログラムを読み込む制御用メモリ403と、各種プログラムを実行するプロセッサ404とを用いるものとした。これに限らず、記憶機器402と、制御用メモリ403と、プロセッサ404とを合わせて、例えば、ASIC(Application Specific Integrated Circuit)を用いて実現してもよい。
上記の実施の形態1から実施の形態3において、図1および図13に示した制御対象機器2を制御する機器制御部111を、メモリ診断装置1、1Aの演算部11に含むものとした。これに限らず、機器制御部111を、メモリ診断装置1、1Aの外部に配置する構成としてもよい。
上記の実施の形態1から実施の形態3では、メモリ診断処理として、図10に示したステップS108、図14Bに示したステップS211および図15Bに示したステップS311において、第1制御データおよび第2制御データを、メモリ部12の第1データ領域121および第2データ領域122に書き込ませる処理を行い、次のステップに移行させていた。しかしながら、図10に示したステップS108を実行した後に、図10に示したステップS103およびステップS104と同様の比較処理を、再度実行することとしてもよい。また、図14Bに示したステップS211を実行した後に、図14Aに示したステップS205およびステップS206と同様の比較処理を、再度実行することとしてもよい。また、図15Bに示したステップS311の実行の後に、ステップS305およびステップS306と同様の比較処理を、再度実行することとしてもよい。この場合、図10に示したステップS108、図14Bに示したステップS211および図15Bに示したステップS311において、メモリ部12の第1データ領域121および第2データ領域122に書き込ませた第1制御データおよび第2制御データに異常がないか確認することができる。
上記の実施の形態1から実施の形態3では、第4制御データ及び第5制御データを生成する手段として、診断部113で第1制御データを反転処理して第4制御データを生成し、メモリアクセス処理部302で第4制御データを反転処理して第5制御データを生成するものとした。しかしながら、第4制御データ及び第5制御データの生成は、上記の実施の形態1から実施の形態3で述べた手段に限られない。例えば、第1制御データを診断部113で反転処理せず、メモリアクセス処理部302が、診断部113から第1制御データを受信し、第1制御データの値と同一の値を第5制御データとして生成するものとしてもよい。また、メモリアクセス処理部302が、第1制御データの値を反転処理し、第4制御データを生成するものとしてもよい。
上記の実施の形態1から実施の形態3では、第4制御データから第1制御データおよび第2制御データを生成する手段として、診断部113で第4制御データを反転処理して第1制御データを生成し、メモリアクセス処理部302で第1制御データを反転処理して第2制御データを生成するものとした。しかしながら、第4制御データから第1制御データ及び第2制御データの生成は、上記の実施の形態1から実施の形態3で述べた手段に限られない。例えば、第4制御データを診断部113で反転処理せず、メモリアクセス処理部302が、診断部113から第4制御データを受信し、第4制御データの値と同一の値を第2制御データとして生成するものとしてもよい。また、メモリアクセス処理部302で第4制御データの値を反転処理し、第1制御データを生成するものとしてもよい。
Claims (8)
- 制御対象機器を制御するための第1制御データを保存する第1データ領域と前記第1制御データの値を反転させた第2制御データを保存する第2データ領域とを含む保存部と、
前記第2データ領域から読み出した前記第2制御データの値を反転させた第3制御データと、前記第1データ領域から読み出した前記第1制御データとが一致するか否かの比較を行う比較処理を実行する比較処理部と、
前記比較処理部に前記比較処理を実行させ、前記第1制御データと前記第3制御データとが一致する場合に、前記第1制御データの値を反転させた第4制御データを前記第1データ領域に保存させ、前記第1制御データの値と同一の値である第5制御データを前記第2データ領域に保存させた後に、前記第2データ領域から読み出した前記第5制御データの値を反転させ、前記第1データ領域から読み出した前記第4制御データと比較し、前記第4制御データと反転させた前記第5制御データとが一致する場合に、前記第4制御データの値を反転させた前記第1制御データと同一の値を前記第1データ領域に保存させ、前記第4制御データの値と同一の値を前記第2データ領域に保存させる診断処理を実行する診断部と、
を備えるメモリ診断装置。 - 前記制御対象機器を制御する機器制御部を備え、
前記診断部は、前記比較処理部に前記比較処理を実行させ、前記第1制御データと前記第3制御データとが一致しないとの比較結果が求められた場合に、前記第1制御データおよび前記第1データ領域に異常ありとの診断結果を、前記機器制御部に送信する、
請求項1に記載のメモリ診断装置。 - 前記診断部は、前記機器制御部による前記制御対象機器を制御するため処理が終了した場合に、前記比較処理部に前記比較処理を実行させ、前記第1制御データと前記第3制御データとが一致するとの比較結果が求められた場合に、前記診断処理を実行する、
請求項2に記載のメモリ診断装置。 - 前記診断部は、前記診断処理を中断するための診断中断フラグをセットする診断中断制御部を備え、
前記診断部は、前記比較処理および前記診断処理を実行している間に、前記機器制御部から前記制御対象機器を制御するため処理の開始要求が通知された場合、前記診断中断制御部に前記診断中断フラグをセットさせ、前記診断処理を中断させる、
請求項2または3に記載のメモリ診断装置。 - 前記診断部は、前記診断中断フラグがセットされていない場合、前記保存部の前記第1データ領域に保存された前記第1制御データおよび前記第2データ領域に保存された第2制御データの先頭のアドレスに基づいて、前記第1データ領域および前記第2データ領域への診断処理を実行し、前記診断中断フラグがセットされている場合、前記診断処理を中断した前記保存部の前記第1データ領域および前記第2データ領域のアドレスに基づいて前記第1データ領域および前記第2データ領域への診断処理を実行する、
請求項4に記載のメモリ診断装置。 - 前記診断部は、前記診断処理を実行した後、再度前記比較処理を実行する、
請求項1から5のいずれか一項に記載のメモリ診断装置。 - 制御対象機器を制御するための第1制御データを保存する第1データ領域と前記第1制御データの値を反転させた第2制御データを保存する第2データ領域とを含む保存部から、前記第1制御データおよび前記第2制御データを読み出し、
読み出した前記第2制御データの値を反転させて第3制御データとし、読み出した前記第1制御データと一致するか否かを求め、前記第1制御データと前記第3制御データとが一致する場合に、前記第1制御データの値を反転させた第4制御データを前記第1データ領域に保存させ、前記第1制御データの値と同一の値である第5制御データを前記第2データ領域に保存させた後、前記第2データ領域から読み出した前記第5制御データの値を反転させ、前記第1データ領域から読み出した前記第4制御データと比較し、前記第4制御データと反転させた前記第5制御データとが一致する場合に、前記第4制御データの値を反転させた前記第1制御データと同一の値を前記第1データ領域に保存させ、前記第4制御データの値と同一の値を前記第2データ領域に保存させる、
メモリ診断方法。 - コンピュータに、
制御対象機器を制御するための第1制御データを保存する第1データ領域と前記第1制御データの値を反転させた第2制御データを保存する第2データ領域とを含む保存部から、前記第1制御データおよび前記第2制御データを読み出すステップ、
読み出した前記第2制御データの値を反転させて第3制御データとし、読み出した前記第1制御データと一致するか否かを求め、前記第1制御データと前記第3制御データとが一致する場合に、前記第1制御データの値を反転させた第4制御データを前記第1データ領域に保存させ、前記第1制御データの値と同一の値である第5制御データを前記第2データ領域に保存させた後、前記第2データ領域から読み出した前記第5制御データの値を反転させ、前記第1データ領域から読み出した前記第4制御データと比較し、前記第4制御データと反転させた前記第5制御データとが一致する場合に、前記第4制御データの値を反転させた前記第1制御データと同一の値を前記第1データ領域に保存させ、前記第4制御データの値と同一の値を前記第2データ領域に保存させるステップ、
を実行させるためのプログラム。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/JP2020/042694 WO2022107183A1 (ja) | 2020-11-17 | 2020-11-17 | メモリ診断装置、メモリ診断方法、及びプログラム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6884298B1 true JP6884298B1 (ja) | 2021-06-09 |
JPWO2022107183A1 JPWO2022107183A1 (ja) | 2022-05-27 |
Family
ID=76218178
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021510491A Active JP6884298B1 (ja) | 2020-11-17 | 2020-11-17 | メモリ診断装置、メモリ診断方法、及びプログラム |
Country Status (2)
Country | Link |
---|---|
JP (1) | JP6884298B1 (ja) |
WO (1) | WO2022107183A1 (ja) |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6152758A (ja) * | 1984-08-22 | 1986-03-15 | Hioki Denki Kk | メモリのエラ−検出装置 |
JP2006118386A (ja) * | 2004-10-20 | 2006-05-11 | Denso Corp | 電子制御装置 |
-
2020
- 2020-11-17 WO PCT/JP2020/042694 patent/WO2022107183A1/ja active Application Filing
- 2020-11-17 JP JP2021510491A patent/JP6884298B1/ja active Active
Also Published As
Publication number | Publication date |
---|---|
WO2022107183A1 (ja) | 2022-05-27 |
JPWO2022107183A1 (ja) | 2022-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6615374B1 (en) | First and next error identification for integrated circuit devices | |
JP2008090375A (ja) | 割込み制御システム、およびこれを利用した記憶制御システム | |
WO2007055068A1 (ja) | メモリ診断装置 | |
JP2010170462A (ja) | 障害処理装置および方法 | |
JP7125602B2 (ja) | データ処理装置および診断方法 | |
JP6884298B1 (ja) | メモリ診断装置、メモリ診断方法、及びプログラム | |
JP5849491B2 (ja) | ディスク制御装置、ディスク装置異常検出方法、及びプログラム | |
JP4102814B2 (ja) | 入出力制御装置,情報制御装置及び情報制御方法 | |
US11095778B2 (en) | Storing and outputting log for failure analysis in image forming apparatus equipped with SATA system, control method therefor, and storage medium | |
JP2003022222A (ja) | 情報処理装置及びその保守方法 | |
JP2020030507A (ja) | マルチコア制御装置 | |
JP6914430B2 (ja) | メモリ診断装置及びメモリ診断方法 | |
JP7338608B2 (ja) | 装置、方法およびプログラム | |
JP6729825B1 (ja) | 情報処理装置、制御方法およびプログラム | |
CN109343986B (zh) | 处理内存故障的方法与计算机系统 | |
JP2007257395A (ja) | アプリケーションの異常監視方法 | |
JP2011128780A (ja) | Ram診断装置、そのプログラム | |
JP2023177118A (ja) | 異常ログ取得装置、異常ログ記憶方法及びプログラム | |
JP2008242592A (ja) | メモリ監視回路、情報処理装置、及びメモリ監視方法 | |
JPS6230105Y2 (ja) | ||
JP2021140642A (ja) | データ処理装置、データ処理方法およびプログラム | |
JP2003345676A (ja) | 二重化メモリシステム | |
TW202107280A (zh) | 硬碟運作狀態判定方法 | |
JP2004005628A (ja) | 二重化メモリシステム | |
JPH11232206A (ja) | 入出力制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210225 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20210225 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20210323 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210413 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210511 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6884298 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |