JP2011145757A - 入出力装置 - Google Patents
入出力装置 Download PDFInfo
- Publication number
- JP2011145757A JP2011145757A JP2010003991A JP2010003991A JP2011145757A JP 2011145757 A JP2011145757 A JP 2011145757A JP 2010003991 A JP2010003991 A JP 2010003991A JP 2010003991 A JP2010003991 A JP 2010003991A JP 2011145757 A JP2011145757 A JP 2011145757A
- Authority
- JP
- Japan
- Prior art keywords
- bus
- input
- diagnosis
- output device
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】CPUを用いて2重化されたバスの診断を容易に行うことができる入出力装置を提供する。
【解決手段】CPU101から入出力機器106に対して第1および第2のバスA、Bを介して通常動作および自己診断のデータの入出力を行う入出力装置1において、自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部104と、CPU101では通常動作用および自己診断用のアドレスが設定されており、CPU101によって出力されるデータのアドレスをデコードして通常動作用か、自己診断用かを判断してアドレス情報を送信するアドレスデコーダ部102と、選択フラグと、アドレス情報に基づいて、第1および第2のバスA、Bのいずれを使用するかを選択し、CPU101のデータを選択したバスを介して入出力機器106に送信するマルチプレクサ部103とを備える。
【選択図】図1
【解決手段】CPU101から入出力機器106に対して第1および第2のバスA、Bを介して通常動作および自己診断のデータの入出力を行う入出力装置1において、自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部104と、CPU101では通常動作用および自己診断用のアドレスが設定されており、CPU101によって出力されるデータのアドレスをデコードして通常動作用か、自己診断用かを判断してアドレス情報を送信するアドレスデコーダ部102と、選択フラグと、アドレス情報に基づいて、第1および第2のバスA、Bのいずれを使用するかを選択し、CPU101のデータを選択したバスを介して入出力機器106に送信するマルチプレクサ部103とを備える。
【選択図】図1
Description
この発明は、CPUを用いて2重化されたバスの診断を容易に行うことができる入出力装置である。
CPUと入出力装置間を2重化されたバスで接続する装置において、通常動作時に正常なバスを選択しアクセスすることが可能である。2重化されたバスが正常か異常かを診断するために、CPUによる入出力装置の診断(自己診断)が必要である。CPUは、通常動作するバスと自己診断するバスを区別してアクセスする必要があるが、プログラム中で両者を明示するとソフトウエアが複雑になるという問題があった。そこで、従来の入出力制御装置は、2つの入出力装置ともに正常な場合、1つの入出力装置に1つのアドレスが割り当てられ、CPUは1つの入出力装置を経由し入出力機器にアクセスする。次に、1つの入出力装置が異常となった場合、2つの入出力装置間で障害情報のやりとりが行われ他の入出力装置に1つのアドレスが割り当てられ、CPUは他の入出力装置を経由して入出力機器にアクセスするものである(例えば、特許文献1参照)。
従来の入出力装置は、障害の検出は2つの入出力装置のハードウエアのみにより行われており、障害を検出するための回路が複雑になるという問題点があった。
この発明は上記のような課題を解決するためになされたものであり、CPUを用いて2重化されたバスの診断を容易に行うことができる入出力装置を提供することを目的とする。
この発明は、CPUと入出力機器と間が二重化されたバスにて接続されたシステムにおけるCPUから入出力機器に対して二重化されたバスを介して通常動作のデータおよび自己診断のデータの入出力を行う入出力装置において、
自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部と、
CPUでは通常動作用のアドレスと、自己診断用のアドレスとが設定されており、CPUによって出力されるデータのアドレスをデコードして通常動作用のアドレスか、自己診断用のアドレスかを判断してアドレス情報を送信するアドレスデコーダ部と、
バス診断コントローラ部から送信される選択フラグと、アドレスデコーダ部から送信されるアドレス情報に基づいて、二重化されたバスのいずれを使用するかを選択し、CPUのデータを選択したバスを介して入出力機器に送信するマルチプレクサ部とを備えたものである。
自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部と、
CPUでは通常動作用のアドレスと、自己診断用のアドレスとが設定されており、CPUによって出力されるデータのアドレスをデコードして通常動作用のアドレスか、自己診断用のアドレスかを判断してアドレス情報を送信するアドレスデコーダ部と、
バス診断コントローラ部から送信される選択フラグと、アドレスデコーダ部から送信されるアドレス情報に基づいて、二重化されたバスのいずれを使用するかを選択し、CPUのデータを選択したバスを介して入出力機器に送信するマルチプレクサ部とを備えたものである。
この発明の入出力装置は、CPUと入出力機器と間が二重化されたバスにて接続されたシステムにおけるCPUから入出力機器に対して二重化されたバスを介して通常動作のデータおよび自己診断のデータの入出力を行う入出力装置において、
自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部と、
CPUでは通常動作用のアドレスと、自己診断用のアドレスとが設定されており、CPUによって出力されるデータのアドレスをデコードして通常動作用のアドレスか、自己診断用のアドレスかを判断してアドレス情報を送信するアドレスデコーダ部と、
バス診断コントローラ部から送信される選択フラグと、アドレスデコーダ部から送信されるアドレス情報に基づいて、二重化されたバスのいずれを使用するかを選択し、CPUのデータを選択したバスを介して入出力機器に送信するマルチプレクサ部とを備えたので、CPUを用いて2重化されたバスの診断を容易に行うことができる。
自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部と、
CPUでは通常動作用のアドレスと、自己診断用のアドレスとが設定されており、CPUによって出力されるデータのアドレスをデコードして通常動作用のアドレスか、自己診断用のアドレスかを判断してアドレス情報を送信するアドレスデコーダ部と、
バス診断コントローラ部から送信される選択フラグと、アドレスデコーダ部から送信されるアドレス情報に基づいて、二重化されたバスのいずれを使用するかを選択し、CPUのデータを選択したバスを介して入出力機器に送信するマルチプレクサ部とを備えたので、CPUを用いて2重化されたバスの診断を容易に行うことができる。
実施の形態1.
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1における入出力装置および入出力装置を用いるシステムの構成を示す図、図2は図1における入出力装置に用いられるアドレスのアドレスマップを示した図、図3は図1に示した入出力装置の動作を示したフローチャートである。図において、CPU101と、入出力機器106とは、その間が二重化された第1および第2のバスA、Bにて接続されている。そして、CPU101と入出力機器106との間の入出力は入出力装置1を介して二重化された第1および第2のバスA、Bのいずれかを選択して行われる。入出力装置1は、バス診断コントローラ部104と、アドレスデコーダ部102と、マルチプレクサ部(以下、MUX部と称する)103とから構成されている。
以下、本願発明の実施の形態について説明する。図1はこの発明の実施の形態1における入出力装置および入出力装置を用いるシステムの構成を示す図、図2は図1における入出力装置に用いられるアドレスのアドレスマップを示した図、図3は図1に示した入出力装置の動作を示したフローチャートである。図において、CPU101と、入出力機器106とは、その間が二重化された第1および第2のバスA、Bにて接続されている。そして、CPU101と入出力機器106との間の入出力は入出力装置1を介して二重化された第1および第2のバスA、Bのいずれかを選択して行われる。入出力装置1は、バス診断コントローラ部104と、アドレスデコーダ部102と、マルチプレクサ部(以下、MUX部と称する)103とから構成されている。
バス診断コントローラ部104は、自己診断に使用するバスを選択フラグとして記憶する選択レジスタ部105を有し、アドレスデコーダ部102は、CPU101では例えば図2に示すように、通常動作プロセスのアドレスをアドレスPXと、自己診断プロセスのアドレスをアドレスPYと、通常動作用入出力機器のアドレスをアドレスDXと、診断動作用入出力機器のアドレスをアドレスDYと各アドレスが設定されており、CPU101によって出力されるデータのアドレスをデコードして通常動作用のアドレスか、自己診断用のアドレスかを判断してアドレス情報をMUX部103に送信する。MUX部103は、バス診断コントローラ部104から送信される選択フラグと、アドレスデコーダ部102から送信されるアドレス情報に基づいて、二重化されたバスのいずれを使用するかを選択し、CPU101のデータを選択したバスを介して入出力機器106に送信する。
次に上記のように構成された実施の形態1の入出力装置の動作を図3に基づいて説明する。まず、図2に示すように、CPU101は、通常動作プロセスのアドレス、アドレスPX、自己診断用プロセスのアドレス、アドレスPY、通常動作用入出力機器のアドレス、アドレスDX、自己診断用入出力機器のアドレス、アドレスDYがそれぞれ設定されている。そして、CPU101は、通常動作プロセスとして、通常動作用入出力機器のアドレスDXで入出力機器106にアクセスする。そして、自己診断プロセスとして、自己診断用入出力機器のアドレスDYで入出力機器106にアクセスする。自己診断プロセスは、入出力機器106に対してデータのライト・リード・コンペアによるバスラインの正常性チェックなどを行うものである。
このようなCPUから入出力機器へのプロセスにおけるデータの送信における入出力装置の動作について図3に基づいて説明する。まず、通常動作プロセスおよび自己診断プロセスを実行する前に、上位プログラムによりCPU101は、自己診断に用いられる診断バスに変更が必要か否かを判断する(図3のステップS1)。次に、変更が必要有り(Yes)と判断されると、バス診断コントローラ部104の選択フラグに第1のバスAまたは第2のバスBに設定する(図3のステップS2)。ここでは、自己診断に用いられる診断バスが第2のバスBに設定されている場合について説明する。次に、ステップS1で変更なしの場合、また、ステップ2にて変更された場合は、上位プログラムによりCPU101は通常動作のプロセスと自己診断のプログラムとのいずれかを選択して起動する。そして、通常動作で有るか否かを判断する(図3のステップS3)。
次に、通常動作であると判断されると、CPU101は通常動作用入出力機器のアドレスであるアドレスDXを用い入出力機器106にアクセスする(図3のステップS5)。次に、アドレスデコーダ部102はCPU101により送信されたデータが通常動作用入出力機器のアドレスであるアドレスDXであるため通常動作によるバスアクセスであることをアドレス情報としてMUX部103に通知する。次に、MUX部103はバス診断コントローラ部104から送信される選択フラグが第1のバスAか第2のバスBか判断する(図3のステップS6)。そして、診断バスが第2のバスBで有ると判断されると、MUX部103は通常動作用のバスである第1のバスAを用いて入出力機器106にデータの出力を行う(図3のステップS7)。よって、通常動作のCPU101は第1のバスAを用いて入出力機器106にアクセスを行うことができる。
そして、ステップS3にて通常動作でないと判断される(No)自己診断で有るか否かを判断する(図3のステップS4)。そして、自己診断でないと判断される(No)、すなわち通常動作も自己診断も行わない場合にはステップS1に戻る。また、ステップS4にて自己診断動作で有ると判断される(Yes)と、CPU101は自己診断動作用入出力機器のアドレスであるアドレスDYを用い入出力機器106にアクセスする(図3のステップS8)。次に、アドレスデコーダ部102はCPU101により送信されたデータが自己診断動作用入出力機器のアドレスであるアドレスDYであるため自己診断動によるバスアクセスであることをアドレス情報としてMUX部103に通知する。次に、MUX部103はバス診断コントローラ部104から送信される選択フラグが第1のバスAか第2のバスBか判断する(図3のステップS9)。そして、自己診断バスが第2のバスBで有ると判断されると、MUX部103は第2のバスBを用いて入出力機器106にデータの出力を行う(図3のステップS10)。よって、自己診断動作のCPU101は第2のバスBを用いて入出力機器106にアクセスを行うことができる。尚、自己診断バスが第1のバスAと設定された場合には、上記に示した場合と同様に行うことができる。
上記のように構成された実施の形態1の入出力装置によれば、同一の入出力装置に異なるアドレスを与え、通常動作と自己診断を区別するフラグを設けたので、CPUは、自己診断プロセスを実行する前に、選択フラグにより自己診断に用いられるバスが設定され、通常動作プロセスと自己診断プロセスとにおいて、いずれのバスを使用しているか意識する必要なく行うことができる。また、両通常動作プロセスおよび自己診断プロセスを別スレッドとし並行して動作することも可能である。また、バス診断コントローラ部内の自己診断バスの選択フラグを設定することで、CPUは通常動作に入出力装置へのアクセスと自己診断に入出力装置へのアクセスとをアドレスにより区別することでき、その結果CPUは通常動作と自己診断とを独立して処理することができるためソフトウエアが簡単となる。またCPUから自己診断が行えるため、診断のためのハードウエアによる制御ロジックが最小限となる。その分、自己診断の種類を増やすための外部回路の追加が可能となる。また、従来の場合のように二重化されたバスにそれぞれに入出力装置を設ける必要がないため、従来の場合より小型化および軽量化を図ることができる。
実施の形態2.
図4はこの発明の実施の形態2の入出力装置および入出力装置を用いるシステムの構成を示す図、図5は図4に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。バス診断コントローラ部104内の異常バスを異常フラグとして記憶する異常レジスタ部114を備え、自己診断プロセスがバス異常を検出した場合、異常バスのフラグをたてる。
図4はこの発明の実施の形態2の入出力装置および入出力装置を用いるシステムの構成を示す図、図5は図4に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記実施の形態1と同様の部分は同一符号を付して説明を省略する。バス診断コントローラ部104内の異常バスを異常フラグとして記憶する異常レジスタ部114を備え、自己診断プロセスがバス異常を検出した場合、異常バスのフラグをたてる。
次に上記のように構成された実施の形態2の入出力装置を用いたCPUから入出力機器への入出力動作について説明する。本実施の形態2においては、通常動作か自己診断かが判断される動作までは上記実施の形態1と同様の動作が行われるためその説明を省略する。また、ここでは、自己診断用のバスとして第2のバスBが設定されているとともに、自己診断において第2のバスBの異常が検出され、異常レジスタ部114に第2のバスBが異常バスとして異常フラグが設定された場合について説明する。まず、上記実施の形態1と同様の動作を経て図3のステップS3にて通常動作であると判断されると、CPU101は通常動作用入出力機器のアドレスであるアドレスDXを用い入出力機器106にアクセスする(図5のステップS5)。そして、アドレスデコーダ部102は通常動作によるバスアクセスであることをアドレス情報としてMUX部103に通知する。
次に、バス診断コントローラ部104内の異常レジスタ部114に異常フラグが設定されているか否かを、バスが正常か否かで判断する(図5のステップS11)。そして、バスが正常、すなわち、異常フラグが設定されていない場合(Yes)には、上記実施の形態1と同様の動作を行い、通常動作のCPU101は第1のバスAを用いて入出力機器106にアクセスを行う。また、バスが異常、すなわち、異常フラグが設定されている場合(No)には、バス診断コントローラ部104内の異常フラグがMUX部103に第2のバスBが異常であると通知する。次に、MUX部103は異常バスが第1のバスAか第2のバスBかを判断する(図5のステップS)。そして、異常バスが第2のバスBで有ると判断されると、MUX部103は第1のバスAを用いて入出力機器106にデータの出力を行う(図5のステップS7)。よって、通常動作のCPU101は第1のバスAを用いて入出力機器106にアクセスを行うことができる。
そして、上記実施の形態1と同様の動作を経て図3のステップS4にて自己診断であると判断されると、CPU101は通常動作用入出力機器のアドレスであるアドレスDYを用い入出力機器106にアクセスする(図5のステップS8)。そして、アドレスデコーダ部102は自己診断によるバスアクセスであることをアドレス情報としてMUX部103に通知する。次に、バス診断コントローラ部104内の異常レジスタ部114に異常フラグが設定されているか否かを、バスが正常か否かで判断する(図5のステップS12)。そして、バスが正常、すなわち、異常フラグが設定されていない場合(Yes)には、上記実施の形態1と同様の動作を行い、自己診断のCPU101は第1のバスBを用いて入出力機器106にアクセスを行う。
また、バスが異常、すなわち、異常フラグが設定されている場合(No)には、バス診断コントローラ部104内の異常フラグがMUX部103に第2のバスBが異常であると通知する。次に、上記に示した場合と同様に、MUX部103は異常バスが第1のバスAか第2のバスBかを判断する(図5のステップS13)。そして、異常バスが第2のバスBで有ると判断されると、MUX部103は第1のバスAを用いて入出力機器106にデータの出力を行う(図5のステップS7)。よって、自己診断のCPU101は、自己診断に用いられるバスが第2のバスBであっても、第2のバスBが異常であると、第1のバスAを用いて入出力機器106にアクセスを行うことができる。尚、自己診断バスが第1のバスAと設定された場合、また、異常バスが第1のバスAとされた場合には、上記に示した場合と同様に行うことができる。
上記のように構成された実施の形態2によれば、上記実施の形態1と同様の効果を奏するのはもちろんのこと、異常バスが発生している場合、通常動作および自己診断の何れであっても異常でないバスにより入出力を行うことができる。
実施の形態3.
図6はこの発明の実施の形態3および入出力装置を用いるシステムの入出力装置の構成を示す図、図7は図6に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2の第1のバスA、Bにはバスの入り切りを設定できる第1のバススイッチ117および第2のバススイッチ118をそれぞれ設ける。バス診断コントローラ部104は、第1および第2のバスA、Bのオンオフを設定しバス診断を行う診断部2を備える。診断部2は、診断内容が記憶されている診断レジスタ部107と、その診断内容を実施するため第1および第2のバススイッチ117、118にそれぞれ接続されオンオフを制御する診断制御回路部109とにて構成されている。
図6はこの発明の実施の形態3および入出力装置を用いるシステムの入出力装置の構成を示す図、図7は図6に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2の第1のバスA、Bにはバスの入り切りを設定できる第1のバススイッチ117および第2のバススイッチ118をそれぞれ設ける。バス診断コントローラ部104は、第1および第2のバスA、Bのオンオフを設定しバス診断を行う診断部2を備える。診断部2は、診断内容が記憶されている診断レジスタ部107と、その診断内容を実施するため第1および第2のバススイッチ117、118にそれぞれ接続されオンオフを制御する診断制御回路部109とにて構成されている。
次に上記のように構成された実施の形態3の入出力装置を用いたCPUから入出力機器への入出力動作について説明する。本実施の形態3においては、通常動作か自己診断かが判断される動作までは上記各実施の形態と同様の動作が行われるためその説明を省略する。また、ここでは、自己診断用のバスとして第2のバスBが設定されているものとする。また、上記実施の形態1と同様の動作を経て図3のステップS3にて通常動作であると判断されると以下の動作は、上記実施の形態1と同様であるため説明を省略する。
そして、上記実施の形態1と同様の動作を経て図3のステップS4にて自己診断であると判断されると、バス診断コントローラ部104は診断レジスタ部107の診断内容を実施する(図7のステップS14)。次に、診断制御回路109は、選択レジスタ部105の選択フラグが第1のバスAか第2のバスBかを判断する(図7のステップS15)。次に、第2のバスBと判断されると第2のバスBの第2のバススイッチ118をOFFする(図7のステップS17)。以下は、上記実施の形態1と同様の動作を行い、自己診断のCPU101は第1のバスBを用いて入出力機器106にアクセスを行う。しかし、第2のバスBは切断されているため、異常が検出される。このことにより、模擬の自己診断を行うことが可能となる。尚、自己診断バスが第1のバスAと設定された場合には、上記に示した場合と同様に行うことができる。
上記のように構成された実施の形態3によれば、上記各実施の形態と同様の効果を奏するのはもちろんのこと、バス診断コントローラ部内部にバス断線を模擬して設定して診断を行う診断部を備えることで、別の診断方法を追加することができる。
実施の形態4.
図8はこの発明の実施の形態4の入出力装置および入出力装置を用いるシステムの構成を示す図、図9は図8に示した入出力装置を用いた入出力機器におけるデータ構成を示した図、図10は図8に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。バス診断コントローラ部104は、自己診断で異常とされた異常バスとその診断結果を記憶する診断結果レジスタ部112と、診断結果に応じてデータの構成を制御する構成制御回路110とを備え、MUX部103は、バス診断コントローラ部104の構成制御回路110に基づいてCPU101のデータの構成を変更して送信するインテリジェント機能を有する。
図8はこの発明の実施の形態4の入出力装置および入出力装置を用いるシステムの構成を示す図、図9は図8に示した入出力装置を用いた入出力機器におけるデータ構成を示した図、図10は図8に示した入出力装置を用いたCPUと入出力機器との入出力の動作を示したフローチャートである。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。バス診断コントローラ部104は、自己診断で異常とされた異常バスとその診断結果を記憶する診断結果レジスタ部112と、診断結果に応じてデータの構成を制御する構成制御回路110とを備え、MUX部103は、バス診断コントローラ部104の構成制御回路110に基づいてCPU101のデータの構成を変更して送信するインテリジェント機能を有する。
上記のように構成された実施の形態4の入出力装置によれば、上記各実施の形態と同様の工程を経て、異常バスが検出され、診断結果が診断結果レジスト部104に格納される。そして、この診断結果レジスト部104に格納された診断結果の内容が構成制御回路110に送信される。そして、構成制御回路110は診断結果の内容に応じてMUX部103のデータ構成を制御する(図10のステップS18)。そして、最終的にMUX部103はデータの構成を変更して送信する(図10のステップS19、またはS20)。具体的には、例えば、自己診断で第2のバスBの1ビットエラーが検出されたとき、自己診断プログラムは、診断結果レジスタ部112に第2のバスBが異常バスであることと、バス16−31bit内の1ビットエラーがあるという内容の診断結果を格納する。そして、構成制御回路110は、MUX部103に、第2のバスBにてデータを送信する場合は、バス0−15bitを用いた、2回のアクセスにて行うことを通知する。よって、MUX部103は通常動作及び自己診断が第2のバスBで入出力機器106にアクセスを行う場合には、通常は、図9の「正常時のバス」の状態に示すようにバス0−15bitとバス16−31bitとの2つにて送信していたのを、図9の「異常時、構成変更したバス」に示すように、バス0−15bitを2回用いてアクセスを行う。
上記のように構成された実施の形態4によれば、上記各実施の形態と同様の効果を奏するのはもちろんのこと、異常が発生しているバスにおいても、その内容に応じてデータの構成を変更することにより通常動作および自己診断の何れであっても異常でない部分を用いて当該バスによる入出力を行うことができる。また、バスの一部に障害が発生した場合においても、当該バスの障害の発生していない他の部分を用いて処理を行うことができるため、長期使用が可能となり長寿命化となる。
実施の形態5.
図11はこの発明の実施の形態5の入出力装置および入出力装置を用いるシステムの構成を示す図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2の第1のバスA、Bの入出力機器側に入出力側MUX部110を備える。入出力機器のDMA(Direct Memory Accessの略)実行時、即ち入出力機器が第1のバスAまたは第2のバスBにアクセスを開始する場合、入出力側MUX部110は、バス診断コントローラ部104の選択レジスタ部105の選択フラグが第2のバスBに設定されていたならば、入出力側MUX部113は第1のバスAを通常動作用バスに選択し、入出力機器側からCPU101(正確にはCPU側のメモリ)に対してアクセスすることができる。
図11はこの発明の実施の形態5の入出力装置および入出力装置を用いるシステムの構成を示す図である。図において、上記各実施の形態と同様の部分は同一符号を付して説明を省略する。第1および第2の第1のバスA、Bの入出力機器側に入出力側MUX部110を備える。入出力機器のDMA(Direct Memory Accessの略)実行時、即ち入出力機器が第1のバスAまたは第2のバスBにアクセスを開始する場合、入出力側MUX部110は、バス診断コントローラ部104の選択レジスタ部105の選択フラグが第2のバスBに設定されていたならば、入出力側MUX部113は第1のバスAを通常動作用バスに選択し、入出力機器側からCPU101(正確にはCPU側のメモリ)に対してアクセスすることができる。
上記のように構成された実施の形態5によれば、上記各実施の形態と同様の効果を奏するのはもちろんのこと、入出力機器側からCPU側に二重化されたバスを選択してデータを出力することができる。
1 入出力装置、2 診断部、101 CPU、102 アドレスデコーダ部、
103 MUX部、104 バス診断コントローラ部、105 選択レジスタ部、
106 入出力機器、107 診断内容レジスタ部、109 診断制御回路部、
110 構成制御回路部、112 診断結果レジスタ部、113 入出力側MUX部、
114 異常レジスタ部、A 第1のバス、B 第2のバス。
103 MUX部、104 バス診断コントローラ部、105 選択レジスタ部、
106 入出力機器、107 診断内容レジスタ部、109 診断制御回路部、
110 構成制御回路部、112 診断結果レジスタ部、113 入出力側MUX部、
114 異常レジスタ部、A 第1のバス、B 第2のバス。
Claims (5)
- CPUと入出力機器と間が二重化されたバスにて接続されたシステムにおける上記CPUから上記入出力機器に対して上記二重化されたバスを介して通常動作のデータおよび自己診断のデータの入出力を行う入出力装置において、
自己診断に使用するバスを選択フラグとして記憶するバス診断コントローラ部と、
上記CPUでは通常動作用のアドレスと、自己診断用のアドレスとが設定されており、上記CPUによって出力されるデータのアドレスをデコードして上記通常動作用のアドレスか、上記自己診断用のアドレスかを判断してアドレス情報を送信するアドレスデコーダ部と、
上記バス診断コントローラ部から送信される上記選択フラグと、上記アドレスデコーダ部から送信される上記アドレス情報に基づいて、上記二重化されたバスのいずれを使用するかを選択し、上記CPUのデータを上記選択したバスを介して上記入出力機器に送信するマルチプレクサ部とを備えたことを特徴とする入出力装置。 - 上記バス診断コントローラ部は、自己診断で異常とされたバスを異常フラグとして記憶する異常レジスタ部を備え、
上記マルチプレクサ部は、上記バス診断コントローラ部の異常フラグに応じて使用するバスを選択することを特徴とする請求項1に記載の入出力装置。 - 上記バス診断コントローラ部は、上記二重化されたバスのオンオフを設定しバス診断を行う診断部を備えたことを特徴とする請求項1または請求項2に記載の入出力装置。
- 上記バス診断コントローラ部は、自己診断で異常とされたバスの診断結果を記憶する診断結果レジスタ部を備え、
上記マルチプレクサ部は、上記バス診断コントローラ部の診断結果に基づいて上記CPUのデータの構成を変更して送信することを特徴とする請求項1ないし請求項3のいずれか1項に記載の入出力装置。 - 上記二重化されたバスと上記入出力機器との間に接続され、上記バス診断コントローラ部から通常動作用のバスの情報を入力して上記通常動作用バスを用いて上記CPUにデータを送信する入出力側マルチプレクサ部を備えたことを特徴とする請求項1ないし請求項4のいずれか1項に記載の入出力装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003991A JP2011145757A (ja) | 2010-01-12 | 2010-01-12 | 入出力装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010003991A JP2011145757A (ja) | 2010-01-12 | 2010-01-12 | 入出力装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2011145757A true JP2011145757A (ja) | 2011-07-28 |
Family
ID=44460579
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010003991A Pending JP2011145757A (ja) | 2010-01-12 | 2010-01-12 | 入出力装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2011145757A (ja) |
-
2010
- 2010-01-12 JP JP2010003991A patent/JP2011145757A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101606289B1 (ko) | 프로그래머블 컨트롤러 | |
TWI502376B (zh) | 多處理器資料處理系統中之錯誤偵測之方法及系統 | |
WO2014041596A1 (ja) | 安全コントローラ | |
JP3229070B2 (ja) | 多数決回路及び制御ユニット及び多数決用半導体集積回路 | |
CN103678031A (zh) | 二乘二取二冗余系统及方法 | |
JP2009187314A (ja) | 二重化コントローラ・システム、cpuモジュール、そのプログラム | |
JP2010102565A (ja) | 二重化制御装置 | |
JP2011145757A (ja) | 入出力装置 | |
EP1703393A2 (en) | Error notification method and apparatus for an information processing system carrying out mirror operation | |
JP3436974B2 (ja) | 二重化メモリシステム | |
JP5632804B2 (ja) | バス診断機能を備えた制御装置 | |
JP6367173B2 (ja) | 制御出力回路、演算装置、電子端末装置及び接点入力回路 | |
JP2012160149A (ja) | 二重化回路、半導体装置およびテスト方法 | |
JP2003337758A (ja) | 二重化メモリシステム | |
JP2003345676A (ja) | 二重化メモリシステム | |
JP5985121B1 (ja) | プログラム実行装置及びプログラム実行システム及びプログラム実行方法 | |
JP4209866B2 (ja) | 監視装置、監視方法および情報処理装置 | |
JPH0384640A (ja) | 障害情報通知方式 | |
JP2004005628A (ja) | 二重化メモリシステム | |
JP2004005627A (ja) | 二重化メモリシステム | |
JP2006058982A (ja) | 二重化プロセッサ装置 | |
JP2010073285A (ja) | 情報処理装置 | |
EP2590080B1 (en) | Error correction | |
JPS62284438A (ja) | ロツクドプロセツサ方式 | |
JP5449906B2 (ja) | 異常時処理用信号の診断方法および二重化コンピュータシステム |