JP4507875B2 - 多重化装置及びレガシーデバイス多重化方法 - Google Patents
多重化装置及びレガシーデバイス多重化方法 Download PDFInfo
- Publication number
- JP4507875B2 JP4507875B2 JP2004370255A JP2004370255A JP4507875B2 JP 4507875 B2 JP4507875 B2 JP 4507875B2 JP 2004370255 A JP2004370255 A JP 2004370255A JP 2004370255 A JP2004370255 A JP 2004370255A JP 4507875 B2 JP4507875 B2 JP 4507875B2
- Authority
- JP
- Japan
- Prior art keywords
- response
- legacy device
- request
- pseudo
- cpu
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/1633—Error detection by comparing the output of redundant processing systems using mutual exchange of the output between the redundant processing components
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/1629—Error detection by comparing the output of redundant processing systems
- G06F11/165—Error detection by comparing the output of redundant processing systems with continued operation after detection of the error
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/07—Responding to the occurrence of a fault, e.g. fault tolerance
- G06F11/16—Error detection or correction of the data by redundancy in hardware
- G06F11/20—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements
- G06F11/202—Error detection or correction of the data by redundancy in hardware using active fault-masking, e.g. by switching out faulty elements or by switching in spare elements where processing functionality is redundant
Description
リクエストに対してエミュレーションを行い内部状態を保持することで、フェイルオーバを行う際に必要となる情報を常に保持し、更新することができる。これにより、オペレーティングシステムのモジュールを変更することなく、レガシーデバイスの多重化を実施することが可能となる。
リクエストと期待値とが一致しない場合、障害が発生していることになるが、期待値をレスポンスとして返すことにより、オペレーティングシステムにレガシーデバイスの障害を通知することなく(システムを中断させること無く)、処理を一時的に継続することができる。
アクセス対象となるレガシーデバイスの障害を検出したとき、割込みを発生させることでレガシーデバイスのフェイルオーバを実現することができる。
タイムアウトが発生している場合、障害が発生していることになるが、期待値をレスポンスとして返すことにより、オペレーティングシステムにレガシーデバイスの障害を通知することなく(システムを中断させること無く)、処理を一時的に継続することができる。
アクセス対象となるレガシーデバイスの障害を検出したとき、割込みを発生させることでレガシーデバイスのフェイルオーバを実現することができる。
アクセス対象となるレガシーデバイスの障害を検出したとき、割込みを発生させることでレガシーデバイスのフェイルオーバを実現することができる。
アクセス対象となるタイマーの障害を検出した場合には、オペレーティングシステムに透過なシステム管理割込みを発行し、以降では擬似タイマーが擬似レスポンスを返す。システム管理割込みのハンドラは、擬似タイマーに格納されたフェイルオーバ元のタイマーの状態を元に、フェイルオーバ先のタイマーの設定を行うことにより、オペレーティングシステムにタイマーの障害を感知させること無く、処理を継続させることが出来る。
本発明の多重化装置及びレガシーデバイス多重化方法の第1の実施の形態について、添付図面を参照して説明する。
図1は、本発明の多重化装置の第1の実施の形態の構成を示すブロック図である。多重化装置は、第1システム10及び第2システム20を具備し、二重化(多重化の一例)されたコンピュータシステムに例示される。第1システム10は、CPU1000、メモリコントローラ1100、メモリ1200、擬似レガシーデバイス1300、割込みコントローラ1400、I/Oコントローラ1500、レガシーデバイス1600を備える。同様に、第2システム20は、CPU2000、メモリコントローラ2100、メモリ2200、擬似レガシーデバイス2300、割込みコントローラ2400、I/Oコントローラ2500、レガシーデバイス2600を備える。
本発明の多重化装置及びレガシーデバイス多重化方法の第2の実施の形態について、添付図面を参照して説明する。
図4は、本発明の多重化装置の第2の実施の形態の構成を示すブロック図である。第1の実施の形態(図1)と比較すると、割込みコントローラ1400、2400がフェイルオーバコントローラ1700、2700に置き換えられている点が異なる。
本発明の多重化装置及びレガシーデバイス多重化方法の第3の実施の形態について、添付図面を参照して説明する。
図6は、本発明の多重化装置の第3の実施の形態の構成を示すブロック図である。多重化装置は、第1システム30及び第2システム40を具備し、二重化(多重化の一例)されたコンピュータシステムに例示される。第1システム30は、CPU3000、メモリコントローラ3100、メモリ3200、擬似タイマー3300、クロスブリッジ3400、I/Oコントローラ3500、タイマー3600、割込みコントローラ3700、I/Oバス3800を備える。同様に、第2システム40は、CPU4000、メモリコントローラ4100、メモリ4200、擬似タイマー4300、クロスブリッジ4400、I/Oコントローラ4500、タイマー4600、割込みコントローラ4700、I/Oバス4800を備える。
カウンタ値ロードリクエストは、タイマー3600のカウンタ値をロードするリクエストである。タイマー3600は、カウンタ値がロードされると、その時点で設定されているカウンタモードで動作を開始する。タイマー3600は、カウンタ値を1ずつ削減しカウンタ値が0になった時点で割込みを生成する。
割込みモードが定周期割込みモードの場合、カウンタ値が0になるとカウンタ値を最後にロードされた値に再設定し、再びカウントを開始する。単一割込みモードの場合には、カウンタ値が0になった時点で動作を停止する。
カウンタ値リードリクエスト(リクエストバッファ3302から取得)が発行された場合、タイマー3600から受信したレスポンス(レスポンスバッファ3307から取得)の値でカウンタ値を更新する。
タイマー3600が故障しているときに、カウンタ値リードリクエスト(リクエストバッファ3302から取得)が発行された場合、カウンタ値3312に加算値3316を加算した値を戻り値として返し、その戻り値でカウンタ値3312を更新する。ここで、加算値3316は正の値である必要は無く、負の値も設定可能であるものとする。
時刻T10において、OS(=CPU3000)は、タイマー3600に対するリクエスト9を生成する。リクエスト9はカウンタ値リードリクエストである。OSは、リクエスト9をメモリコントローラ3100経由で、擬似タイマー3300へ送信する。擬似タイマー3300は、リクエスト9を受信する(ステップS127)。
時刻T11において、BIOSのシステム管理割込みハンドラが動作を始め、フェイルオーバ処理を開始する(ステップS130)。フェイルオーバ処理では、システム管理割込みハンドラが擬似動作部3310に保持されているカウンタ値3312、ロード値3313、カウンタモード3314、割込みステータス3315を参照する(ステップS131、S132)。そして、それらカウンタ値3312、ロード値3313、カウンタモード3314、割込みステータス3315に基づいて、システム管理割込みハンドラは、スタンバイ状態であったタイマー4600の状態を、アクティブ状態であったタイマー3600の状態と同じ状態にする(ステップS133、S134)。フェイルオーバ処理が完了すると(ステップS135)、時刻T12にシステム管理割込みハンドラからOSへ処理が戻る。そして、フェイルオーバ処理後のT13以降に生成されるタイマーに対するリクエストは、クロスブリッジ3400−I/Oコントローラ4500−I/Oバス4800経由で、新たにアクティブ状態になったタイマー4600に送信される。図におけるステップS136〜S140は、タイマー4600に対して、ステップS71〜S75のように処理される。
図11は、本発明のレガシーデバイス多重化方法の第3の実施の形態におけるフェイルオーバ処理を示すフロー図である。
次に、ステップS152において、システム管理割込みハンドラは、カウンタモード3314の割込みモードが周期割込みモードであるか、単一割込みモードであるかを確認する。割込みモードが単一割込みモードである場合、ステップS153に進む。割込みモードが周期割込みモードである場合、ステップS154に進む。
ステップS153では、システム管理割込みハンドラは、割込みステータス3315の値を確認する。そのとき、割込みステータス3315の値が1である場合、ステップS154に進む。割込みステータスの値が0である場合、ステップS155に進む。割込みステータスが0の場合、単一割込みモードが設定された後に、割込みが発生した状態である。そのため、ステップS154を実行すると再び割込みが発行されてしまい、オペレーティングシステムに矛盾が生じてしまうからである。
ステップS154では、システム管理割込みハンドラは、ロード値3313を参照し、フェイルオーバ先のタイマー(タイマー4600)にカウンタ値をロードする。
ステップS155では、カウンタ値3312に保持されているカウンタ値より小さくなるまで、タイマー(タイマー4600)のカウンタ値をリードする。
図12は、擬似動作部3310aを示すブロック図である。擬似動作部3310aは、図7の擬似動作部3310と比較して、更に周波数比3321、加算器3322を備えている点で異なる。
20、40 第2システム
1000、2000、3000、4000 CPU
1100、2100、3100、4100 メモリコントローラ
1200、2200、3200、4200 メモリ
1300、2300 擬似レガシーデバイス
1301、2301 上位I/F部
1302、2302 下位I/F部
1303、2303 リクエストバッファ
1304、2304 擬似動作部
1305、2305 レスポンスバッファ
1306、2306 比較エラー検出部
1307、2307 レスポンスセレクタ
1308、2308 タイムアウト検出部
1309、2309 動作制御部
1400、2400 割込みコントローラ
1500、2500 I/Oコントローラ
1600、2600 レガシーデバイス
1700、2700 フェイルオーバコントローラ
3300、4300 擬似タイマー
3301、4301 上位I/F部
3302、4302 リクエストバッファ
3303、4303 タイムアウト検出部
3304、4304 動作制御部
3305、4305 下位I/F部
3306、4306 タイマー割込み検出部
3307、4307 レスポンスバッファ
3308、4308 比較エラー検出部
3309、4309 レスポンスセレクタ
3310、4310 擬似動作部
3311 リクエストデコーダ
3312 カウンタ値
3313 ロード値
3314 カウンタモード
3315 割込みステータス
3316 加算値
3317 加算器
3318、3319 MUX
3321 周波数比
3322 加算器
3400、4400 クロスブリッジ
3500、4500 I/Oコントローラ
3600、4600 タイマー
3700、4700 割込みコントローラ
3800、4800 I/Oバス
Claims (10)
- 多重化された一組の複数のシステムを具備し、
前記複数のシステムの各々は、
CPUと、
前記CPUと通信可能に接続された擬似レガシーデバイスと、
前記擬似レガシーデバイスと通信可能に接続されたレガシーデバイスと、
割込みコントローラと
を備え、
前記擬似レガシーデバイスは、
前記CPUが前記擬似レガシーデバイスを介して前記レガシーデバイスへリクエストを送信するとき、前記リクエストを記憶するリクエストバッファと、
前記リクエストバッファに記憶された前記リクエストに基づいて前記レガシーデバイスに関するエミュレーションを実行して、前記エミュレーション結果としての前記レガシーデバイスの内部状態及び前記リクエストに対する前記レガシーデバイスのレスポンスの期待値を記憶する擬似動作部と
を含み、
前記期待値と前記レガシーデバイスからのレスポンスとが一致する場合、前記レスポンスをそのまま前記CPUへ出力し、
前記期待値と前記レスポンスとが一致しない場合、前記期待値を前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行い、
前記割り込みコントローラは、前記割込み通知に基づいて、前記CPUへ割込みを出力し、
前記CPUは、前記割り込みに基づいて、フェールオーバ処理を開始して、前記疑似動作部に保持されている前記レガシーデバイスの内部状態に基づいて、前記複数のシステムのうちの他のシステムにおける他のレガシーデバイスの設定を行い、
前記疑似レガシーデバイスは、前記フェールオーバ処理が終了するまで、前記CPUからの前記レガシーデバイスへの新たなリクエストに対して、前記擬似動作部において新たなエミュレーションにより新たな期待値を生成し、前記新たな期待値を前記レガシーデバイスからの新たなレスポンスとして前記CPUへ出力する
多重化装置。 - 請求項1に記載の多重化装置において、
前記擬似レガシーデバイスは、
前記レガシーデバイスからの前記レスポンスを記憶するレスポンスバッファと、
前記擬似動作部から出力された前記期待値と、前記レスポンスバッファから出力された前記レスポンスとを比較する比較エラー検出部と、
前記比較結果に基づいて、前記期待値と前記レスポンスとが一致する場合、前記レスポンスを前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記期待値と前記レスポンスとが一致しない場合、前記期待値を前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行う動作部と
を更に含む
多重化装置。 - 請求項1に記載の多重化装置において、
前記擬似レガシーデバイスは、
前記レガシーデバイスからの前記レスポンスを記憶するレスポンスバッファと、
前記リクエストを前記リクエストバッファで受信してから予め設定された時間以内に、前記レスポンスを前記レスポンスバッファで受信できないタイムアウトを検出するタイムアウト検出部と、
前記タイムアウトに基づいて、前記擬似動作部から出力された前記期待値を、前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行う動作部と
を更に含む
多重化装置。 - 請求項3に記載の多重化装置において、
前記擬似レガシーデバイスは、
前記レガシーデバイスからの前記レスポンスを記憶するレスポンスバッファと、
前記擬似動作部から出力された前記期待値と、前記レスポンスバッファから出力された前記レスポンスとを比較する比較エラー検出部と
を更に含み、
前記動作部は、前記比較結果に基づいて、前記期待値と前記レスポンスとが一致しない場合、前記割込みコントローラへ割込み通知を行う
多重化装置。 - 請求項1乃至4のいずれか一項に記載の多重化装置において、
前記レガシーデバイスは、タイマーであり、
前記擬似レガシーデバイスは、擬似的に前記タイマーの動作を行う
多重化装置。 - 多重化装置におけるレガシーデバイス多重化方法であって、
ここで、前記多重化装置は、多重化された一組の複数のシステムを備え、
前記複数のシステムの各々は、
CPUと、
前記CPUと通信可能に接続された擬似レガシーデバイスと、
前記擬似レガシーデバイスと通信可能に接続されたレガシーデバイスと、
割込みコントローラと
を含み、
(a)前記CPUが、前記擬似レガシーデバイスを介して前記レガシーデバイスへリクエストを送信するとき、前記リクエストを記憶するステップと、
(b)前記擬似レガシーデバイスが、しての前記レガシーデバイスの内部状態及び前記リクエストに対する前記レガシーデバイスのレスポンスの期待値を記憶するステップと、
(d)前記擬似レガシーデバイスが、前記期待値と前記レガシーデバイスからのレスポンスとが一致する場合、前記レスポンスをそのまま前記CPUへ出力し、前記期待値と前記レスポンスとが一致しない場合、前記期待値を前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行うステップと
(e)前記割り込みコントローラが、前記割込み通知に基づいて、前記CPUへ割込みを出力するステップと、
(f)前記CPUが、前記割り込みに基づいて、フェールオーバ処理を開始して、前記疑似動作部に保持されている前記レガシーデバイスの内部状態に基づいて、前記複数のシステムのうちの他のシステムにおける他のレガシーデバイスの設定を行うステップと、
(g)前記疑似レガシーデバイスが、前記フェールオーバ処理が終了するまで、前記CPUからの前記レガシーデバイスへの新たなリクエストに対して、前記擬似動作部において新たなエミュレーションにより新たな期待値を生成し、前記新たな期待値を前記レガシーデバイスからの新たなレスポンスとして前記CPUへ出力するステップと
を具備する
レガシーデバイス多重化方法。 - 請求項6に記載の多重化装置におけるレガシーデバイス多重化方法において、
前記(d)ステップは、
(d1)前記擬似レガシーデバイスが、前記レガシーデバイスからの前記レスポンスを記憶するステップと、
(d2)前記擬似レガシーデバイスが、前記エミュレーションにより得られる前記期待値と、記憶された前記レスポンスとを比較するステップと、
(d3)前記擬似レガシーデバイスが、前記比較結果に基づいて、前記期待値と前記レスポンスとが一致する場合、前記レスポンスを前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記期待値と前記レスポンスとが一致しない場合、前記期待値を前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行うステップと
を備える
レガシーデバイス多重化方法。 - 請求項6に記載のレガシーデバイス多重化方法において、
(h)前記擬似レガシーデバイスが、前記リクエストを記憶してから予め設定された時間以内に、前記レガシーデバイスからの前記レスポンスを受信できないタイムアウトを検出するステップと、
(i)前記擬似レガシーデバイスが、前記タイムアウトに基づいて、前記期待値を、前記レガシーデバイスからのレスポンスとして前記CPUへ出力し、前記割込みコントローラへ割込み通知を行うステップと
を更に具備する
レガシーデバイス多重化方法。 - 請求項8に記載のレガシーデバイス多重化方法において、
(j)前記レガシーデバイスからの前記レスポンスを記憶するステップと、
(k)前記期待値と、記憶された前記レスポンスとを比較するステップと、
(l)前記比較結果に基づいて、前記期待値と前記レスポンスとが一致しない場合、割込みコントローラへ割込み通知を行うステップと
を更に具備する
レガシーデバイス多重化方法。 - 請求項6乃至9のいずれか一項に記載のレガシーデバイス多重化方法において、
前記レガシーデバイスは、タイマーであり、
前記擬似レガシーデバイスは、擬似的に前記タイマーの動作を行う
レガシーデバイス多重化方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370255A JP4507875B2 (ja) | 2004-12-21 | 2004-12-21 | 多重化装置及びレガシーデバイス多重化方法 |
CA002531269A CA2531269A1 (en) | 2004-12-21 | 2005-12-20 | Multiplex apparatus and method for multiplexing legacy device |
US11/311,283 US7668837B2 (en) | 2004-12-21 | 2005-12-20 | Multiplex apparatus and method for multiplexing legacy device |
EP05112591A EP1691295A2 (en) | 2004-12-21 | 2005-12-21 | Multiplex apparatus and method for multiplexing legacy device |
AU2005246988A AU2005246988A1 (en) | 2004-12-21 | 2005-12-21 | Multiplex apparatus and method for multiplexing legacy device |
CNA2005101338196A CN1794188A (zh) | 2004-12-21 | 2005-12-21 | 多重设备和多重化旧版本设备的方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004370255A JP4507875B2 (ja) | 2004-12-21 | 2004-12-21 | 多重化装置及びレガシーデバイス多重化方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006178688A JP2006178688A (ja) | 2006-07-06 |
JP4507875B2 true JP4507875B2 (ja) | 2010-07-21 |
Family
ID=36129717
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004370255A Expired - Fee Related JP4507875B2 (ja) | 2004-12-21 | 2004-12-21 | 多重化装置及びレガシーデバイス多重化方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US7668837B2 (ja) |
EP (1) | EP1691295A2 (ja) |
JP (1) | JP4507875B2 (ja) |
CN (1) | CN1794188A (ja) |
AU (1) | AU2005246988A1 (ja) |
CA (1) | CA2531269A1 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5380978B2 (ja) * | 2008-09-26 | 2014-01-08 | 富士通株式会社 | 伝送装置、伝送装置の制御方法および伝送装置の制御プログラム |
US8583748B2 (en) * | 2010-09-01 | 2013-11-12 | At&T Mobility Ii, Llc | Method and apparatus for messaging service internetworking |
WO2017019052A1 (en) * | 2015-07-29 | 2017-02-02 | Applied Micro Circuits Corporation | Generating a timeout signal based on a clock counter associated with a data request |
JP7103231B2 (ja) * | 2017-01-13 | 2022-07-20 | 日本電気株式会社 | コネクション管理ユニット、およびコネクション管理方法 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6442756A (en) * | 1987-08-11 | 1989-02-15 | Hitachi Ltd | Interface cable extending device |
JPH077008Y2 (ja) | 1987-09-10 | 1995-02-22 | 株式会社神戸製鋼所 | 連続鋳造機のダミーバ格納装置 |
JPH05298204A (ja) * | 1992-04-15 | 1993-11-12 | Hokuriku Nippon Denki Software Kk | 入出力処理装置試験回路 |
JPH09146853A (ja) | 1995-11-20 | 1997-06-06 | Hitachi Ltd | 二重化計算機及びその障害系復旧方法 |
JPH11232206A (ja) | 1998-02-19 | 1999-08-27 | Mitsubishi Electric Corp | 入出力制御回路 |
US6370593B1 (en) * | 1999-02-04 | 2002-04-09 | Micron Technology, Inc. | Apparatus for multiplexing bus interfaces on a computer expansion |
JP3914771B2 (ja) * | 2002-01-09 | 2007-05-16 | 株式会社日立製作所 | パケット通信装置及びパケットデータ転送制御方法 |
-
2004
- 2004-12-21 JP JP2004370255A patent/JP4507875B2/ja not_active Expired - Fee Related
-
2005
- 2005-12-20 CA CA002531269A patent/CA2531269A1/en not_active Abandoned
- 2005-12-20 US US11/311,283 patent/US7668837B2/en not_active Expired - Fee Related
- 2005-12-21 AU AU2005246988A patent/AU2005246988A1/en not_active Abandoned
- 2005-12-21 EP EP05112591A patent/EP1691295A2/en not_active Withdrawn
- 2005-12-21 CN CNA2005101338196A patent/CN1794188A/zh active Pending
Also Published As
Publication number | Publication date |
---|---|
JP2006178688A (ja) | 2006-07-06 |
US7668837B2 (en) | 2010-02-23 |
AU2005246988A1 (en) | 2006-07-06 |
CN1794188A (zh) | 2006-06-28 |
EP1691295A2 (en) | 2006-08-16 |
US20060136607A1 (en) | 2006-06-22 |
CA2531269A1 (en) | 2006-06-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20050204123A1 (en) | Boot swap method for multiple processor computer systems | |
JP5287974B2 (ja) | 演算処理システム、再同期方法、およびファームプログラム | |
EP2784677A1 (en) | Processing apparatus, program and method for logically separating an abnormal device based on abnormality count and a threshold | |
JP4507875B2 (ja) | 多重化装置及びレガシーデバイス多重化方法 | |
JP5034979B2 (ja) | 起動装置、起動方法、及び、起動プログラム | |
JP2017146833A (ja) | 監視装置、フォールトトレラントシステムおよび方法 | |
EP1703393B1 (en) | Error notification method and apparatus for an information processing system carrying out mirror operation | |
JP4572138B2 (ja) | サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法 | |
JP6256087B2 (ja) | ダンプシステムおよびダンプ処理方法 | |
JP6654662B2 (ja) | サーバ装置およびサーバシステム | |
JPH11120154A (ja) | コンピュータシステムにおけるアクセス制御装置および方法 | |
JP6554801B2 (ja) | 冗長通信装置及びその制御方法 | |
JP2003330905A (ja) | コンピュータシステム | |
JP2004013723A (ja) | 共有メモリを使ったクラスタ構成を採用した情報処理システムの障害処理装置と方法 | |
JP4066950B2 (ja) | コンピュータシステムおよびその保守方法 | |
JPH08185329A (ja) | データ処理装置 | |
JP2937857B2 (ja) | 共通記憶装置のロックフラグ解除方式および方法 | |
US11232197B2 (en) | Computer system and device management method | |
JP4983806B2 (ja) | 二重化タイマを用いたシステム監視装置、および監視方法 | |
JP2007058549A (ja) | マルチコンピュータモジュールシステム、マルチコンピュータモジュール方法、および、プログラム | |
JPH05282224A (ja) | 通信制御装置 | |
JP2001175545A (ja) | サーバシステムおよび障害診断方法ならびに記録媒体 | |
JPH06214831A (ja) | 中央処理装置の異常検出装置 | |
JPH0667909A (ja) | 障害回復方式 | |
JPH06231098A (ja) | マルチプロセッサシステムの制御方式 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081128 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081210 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090209 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090918 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091109 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100413 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130514 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |