JPH05298204A - 入出力処理装置試験回路 - Google Patents

入出力処理装置試験回路

Info

Publication number
JPH05298204A
JPH05298204A JP4121387A JP12138792A JPH05298204A JP H05298204 A JPH05298204 A JP H05298204A JP 4121387 A JP4121387 A JP 4121387A JP 12138792 A JP12138792 A JP 12138792A JP H05298204 A JPH05298204 A JP H05298204A
Authority
JP
Japan
Prior art keywords
input
processing device
output processing
channel program
expected value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4121387A
Other languages
English (en)
Inventor
Tatsuya Hikita
多都也 疋田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Solution Innovators Ltd
Original Assignee
NEC Software Hokuriku Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Software Hokuriku Ltd filed Critical NEC Software Hokuriku Ltd
Priority to JP4121387A priority Critical patent/JPH05298204A/ja
Publication of JPH05298204A publication Critical patent/JPH05298204A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】 【目的】 エラーが発生したときのコマンドを自動的に
特定し、入出力処理装置に対する試験の操作性を向上さ
せる。 【構成】 試験実行部2はチャネルプログラム列を用い
て入出力処理装置4に入出力動作を指示し、その指示に
対する入出力処理装置4からの応答とその応答の期待値
とをエラー検出部3に渡す。エラー検出部3は入出力処
理装置4からの応答とその応答の期待値とを比較し、そ
れらが等しくなければ新たにチャネルプログラムを作成
し、該チャネルプログラムを用いて入出力処理装置4に
入出力動作の指示を行う。エラー検出部3はこの入出力
動作の指示に対する入出力処理装置4からの応答と該チ
ャネルプログラムを擬似的に実行して得た期待値とを比
較し、その比較結果に基づいてエラーが発生したときの
コマンドを特定する。

Description

【発明の詳細な説明】
【0001】
【技術分野】本発明は入出力処理装置試験回路に関し、
特に情報処理装置の構成装置に対する試験方法に関す
る。
【0002】
【従来技術】従来、入出力処理装置の試験方法として
は、チャネルプログラムを用いて該入出力処理装置に入
出力動作を指示し、この入出力動作の終了時に入出力処
理装置から報告される応答と、予め用意された応答の期
待値あるいは該入出力動作を擬似的に実行して得た応答
の期待値とを比較して入出力処理装置の正常性を試験す
る方法が提案されている。
【0003】このような従来の入出力処理装置の試験方
法では、チャネルプログラム全体に対する実行結果から
正常性を試験しているので、エラーが検出された場合に
該エラーが発生したときのコマンドを特定することが難
しいという問題がある。
【0004】
【発明の目的】本発明は上記のような従来のものの問題
点を除去すべくなされたもので、エラーが発生したとき
のコマンドを自動的に特定することができ、試験の操作
性を向上させることができる入出力処理装置試験回路の
提供を目的とする。
【0005】
【発明の構成】本発明による入出力処理装置試験回路
は、チャネルプログラム列を用いて入出力処理装置に対
して入出力動作を指示し、該入出力動作の指示に対する
前記入出力処理装置からの応答の正常性を確認すること
で前記入出力処理装置の試験を行う入出力処理装置試験
回路であって、前記入出力処理装置からの応答が異常で
あることが検出されたときに前記チャネルプログラム列
を基に前記チャネルプログラム列の先頭のコマンドから
順次1コマンドづつ付加して試験プログラムを生成する
生成手段と、前記生成手段によって生成された前記試験
プログラムの期待値を作成する作成手段と、前記試験プ
ログラムに対する前記入出力処理装置の実行結果と前記
作成手段で作成された前記期待値とを比較する比較手段
と、前記比較手段の比較結果に応じて前記異常を発生し
たコマンドを特定する手段とを設けたことを特徴とす
る。
【0006】
【実施例】次に、本発明の一実施例について図面を参照
して説明する。
【0007】図1は本発明の一実施例の構成を示すブロ
ック図である。図において、中央処理装置1が入出力処
理装置(IOP)4の試験を行う場合、チャネルプログ
ラム列を用いて中央処理装置1の試験実行部2から入出
力処理装置4に入出力動作の指示が出力される。ここ
で、チャネルプログラム列としては予め作成されたチャ
ネルプログラム列あるいは乱数などによって動的に作成
されたチャネルプログラム列が用いられる。
【0008】入出力処理装置4は試験実行部2からの指
示にしたがって入出力動作を行い、その入出力動作が終
了すると、その実行結果に応じた応答を試験実行部2に
送出する。試験実行部2は入出力処理装置4からの応答
と、入出力処理装置4に出力した入出力動作の指示に対
する応答の期待値とをエラー検出部3に渡す。エラー検
出部3は試験実行部2から渡された入出力処理装置4か
らの応答とその応答の期待値とを比較し、それらが等し
いか否かを判断する。
【0009】その結果、エラー検出部3はそれらが等し
くなければ、すなわちエラーの発生を検出すると、エラ
ーが発生したときのコマンドを特定するために新たなチ
ャネルプログラムを作成し、該チャネルプログラムを用
いて入出力処理装置4に入出力動作の指示を行う。エラ
ー検出部3はこの入出力動作の指示に対する入出力処理
装置4からの応答と該チャネルプログラムを擬似的に実
行して得た期待値とを比較し、その比較結果に基づいて
エラーが発生したときのコマンドを特定する。
【0010】図2および図3は図1のエラー検出部3の
処理動作を示すフローチャートである。これら図1〜図
3を用いて本発明の一実施例の動作について説明する。
【0011】入出力処理装置4の試験を行う場合、試験
実行部2はチャネルプログラム列を用いて入出力処理装
置4に入出力動作の指示を出力する。試験実行部2はこ
の入出力動作の指示に対する入出力処理装置4からの応
答と予め作成しておいた期待値とをエラー検出部3に渡
す。
【0012】エラー検出部3は試験実行部2から渡され
た入出力処理装置4からの応答とその期待値とを全体実
行結果比較部3aで比較し(図2ステップ31)、入出
力処理装置4からの応答とその期待値とが等しいか否か
を、すなわちエラーが発生したか否かを判断する(図2
ステップ32)。エラー検出部3はエラーが発生してい
なければ、このチャネルプログラムの実行を終了し、次
のチャネルプログラムの実行に制御を移す。
【0013】一方、エラー検出部3はエラーの発生を検
出すると、このチャネルプログラムの先頭のコマンドだ
けからなるチャネルプログラムを組み立て部3bで組み
立て(図2ステップ33)、組み立てたチャネルプログ
ラムを擬似実行部3cで擬似的に実行して該チャネルプ
ログラムに対する応答の期待値を作成する(図2ステッ
プ34)。この後に、エラー検出部3は該チャネルプロ
グラムを用いて入出力動作指示部3dから入出力処理装
置4に入出力動作を指示する(図2ステップ35)。
【0014】この入出力動作の指示に対する入出力処理
装置4からの応答を受け取ると、エラー検出部3はその
応答と予めチャネルプログラムを擬似的に実行して得た
応答の期待値とを部分実行結果比較部3eで比較する
(図3ステップ36)。エラー検出部3はその比較結果
から入出力処理装置4からの応答とその期待値とが等し
いか否かを、すなわち該チャネルプログラムの実行でエ
ラーが発生したか否かを判断する(図3ステップ3
7)。
【0015】エラー検出部3はエラーが発生していなけ
れば、試験実行部2から渡されたチャネルプログラムの
先頭のコマンドに次のコマンドを付加して次のチャネル
プログラムを組み立て(図2ステップ33)、組み立て
たチャネルプログラムを擬似的に実行して該チャネルプ
ログラムに対する応答の期待値を作成する(図2ステッ
プ34)。この後に、エラー検出部3は該チャネルプロ
グラムを用いて入出力処理装置4に入出力動作を指示す
る(図2ステップ35)。
【0016】この入出力動作の指示に対する入出力処理
装置4からの応答を受け取ると、エラー検出部3はその
応答と予めチャネルプログラムを擬似的に実行して得た
応答の期待値とを比較する(図3ステップ36)。エラ
ー検出部3はその比較結果から入出力処理装置4からの
応答とその期待値とが等しいか否かを、すなわち該チャ
ネルプログラムの実行でエラーが発生したか否かを判断
する(図3ステップ37)。
【0017】エラー検出部3はエラーの発生が検出され
ない間、前回組み立てたチャネルプログラムに次のコマ
ンドを順次付加して新たにチャネルプログラムを組み立
て、該チャネルプログラムを用いて上記の処理を繰り返
し行う(図2ステップ33〜35および図3ステップ3
6,37)。
【0018】一方、エラー検出部3はエラーの発生を検
出すると、チャネルプログラムに最後に付加したコマン
ドをエラーポイントとし、これをエラーポイント表示部
3fによって表示する(図3ステップ38)。これによ
って、入出力処理装置4からの応答が期待値と異なって
いたチャネルプログラムのうち、応答が期待値と異なる
原因となったコマンドを特定することができる。
【0019】尚、本発明は上記の実施例のみに限定され
ず、その他各種の付加変更が可能である。例えば、試験
系に複数のプロセッサを含むマルチプロセッサシステム
を用いてもよく、また試験対象となる入出力処理装置4
が複数接続されたシステムに対する試験も可能である。
さらに、複数の入出力処理装置4に対するタスク制御に
よる同時並行的な連続試験も可能である。
【0020】このように、入出力処理装置4からの応答
が異常であることが検出されたとき、エラー検出部3で
入出力処理装置4に対して入出力動作を指示したときの
チャネルプログラム列を基にチャネルプログラム列の先
頭のコマンドから順次1コマンドづつ付加して新たなチ
ャネルプログラムを作成し、このチャネルプログラムに
対する入出力処理装置4からの応答と、このチャネルプ
ログラムを擬似的に実行して作成した期待値とを比較
し、この比較結果に応じてチャネルプログラム列におい
て異常が発生したときのコマンドを特定することによっ
て、エラーが発生したときのコマンドを自動的に特定す
ることができ、入出力処理装置4に対する試験の操作性
を向上させることができる。
【0021】
【発明の効果】以上説明したように本発明によれば、エ
ラーを検出したチャネルプログラム列に対して詳細な試
験を行うことによって、エラーが発生したときのコマン
ドを自動的に特定することができ、試験の操作性を向上
させることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の構成を示すブロック図であ
る。
【図2】図1のエラー検出部の処理動作を示すフローチ
ャートである。
【図3】図1のエラー検出部の処理動作を示すフローチ
ャートである。
【符号の説明】
1 中央処理装置 2 試験実行部 3 エラー検出部 4 入出力処理装置

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 チャネルプログラム列を用いて入出力処
    理装置に対して入出力動作を指示し、該入出力動作の指
    示に対する前記入出力処理装置からの応答の正常性を確
    認することで前記入出力処理装置の試験を行う入出力処
    理装置試験回路であって、前記入出力処理装置からの応
    答が異常であることが検出されたときに前記チャネルプ
    ログラム列を基に前記チャネルプログラム列の先頭のコ
    マンドから順次1コマンドづつ付加して試験プログラム
    を生成する生成手段と、前記生成手段によって生成され
    た前記試験プログラムの期待値を作成する作成手段と、
    前記試験プログラムに対する前記入出力処理装置の実行
    結果と前記作成手段で作成された前記期待値とを比較す
    る比較手段と、前記比較手段の比較結果に応じて前記異
    常を発生したコマンドを特定する手段とを設けたことを
    特徴とする入出力処理装置試験回路。
JP4121387A 1992-04-15 1992-04-15 入出力処理装置試験回路 Pending JPH05298204A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4121387A JPH05298204A (ja) 1992-04-15 1992-04-15 入出力処理装置試験回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4121387A JPH05298204A (ja) 1992-04-15 1992-04-15 入出力処理装置試験回路

Publications (1)

Publication Number Publication Date
JPH05298204A true JPH05298204A (ja) 1993-11-12

Family

ID=14809943

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4121387A Pending JPH05298204A (ja) 1992-04-15 1992-04-15 入出力処理装置試験回路

Country Status (1)

Country Link
JP (1) JPH05298204A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200346A (ja) * 1993-12-28 1995-08-04 Nec Corp テストシステム
JP2005196770A (ja) * 2004-12-22 2005-07-21 Seiko Epson Corp ユーザサポート
JP2006178688A (ja) * 2004-12-21 2006-07-06 Nec Corp 多重化装置及びレガシーデバイス多重化方法
US7506241B2 (en) * 2003-10-16 2009-03-17 International Business Machines Corporation Method and apparatus for a self healing agent
US8250563B2 (en) 2003-10-16 2012-08-21 International Business Machines Corporation Distributed autonomic solutions repository

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07200346A (ja) * 1993-12-28 1995-08-04 Nec Corp テストシステム
US7506241B2 (en) * 2003-10-16 2009-03-17 International Business Machines Corporation Method and apparatus for a self healing agent
US8250563B2 (en) 2003-10-16 2012-08-21 International Business Machines Corporation Distributed autonomic solutions repository
JP2006178688A (ja) * 2004-12-21 2006-07-06 Nec Corp 多重化装置及びレガシーデバイス多重化方法
US7668837B2 (en) 2004-12-21 2010-02-23 Nec Corporation Multiplex apparatus and method for multiplexing legacy device
JP2005196770A (ja) * 2004-12-22 2005-07-21 Seiko Epson Corp ユーザサポート

Similar Documents

Publication Publication Date Title
US5854925A (en) Automatic bug locator for automatically locating bugs through interaction with an operator
JPH05298204A (ja) 入出力処理装置試験回路
US5533195A (en) Testing tool for diagnosing defective computer system devices
JP2000322283A (ja) 電子計算機の障害検出方法
JPH07334385A (ja) 保守診断機能の検証方法
JPS6014351A (ja) 自動試験方式
JPH0214734B2 (ja)
JP2001051864A (ja) データ処理装置の試験実行方式
JPH04102128A (ja) 情報処理装置の試験装置
JPS62139050A (ja) 保守診断処理装置管理による命令試験方式
JPH0497445A (ja) 情報処理装置の診断方式
JPS6316344A (ja) オンライン制御プログラムのデバツグ方式
JPS63157244A (ja) 周辺装置試験プログラムデバグ方式
JPS61233842A (ja) デ−タ処理装置の試験方式
JPS61184647A (ja) コマンド処理装置
JPH07319730A (ja) テスト・デバッグ方法
JPH05108407A (ja) 計算機用プログラムのデバツクシステム
JPH04307636A (ja) プログラムテスト方式
JPH03242736A (ja) 異常処理方式
JPH0764819A (ja) デバッグ装置
JPS63247842A (ja) 試験プログラム評価方式
JPH02115944A (ja) 情報処理装置の試験方式
JPH06231000A (ja) データ処理装置の試験方法
JPH04273342A (ja) ソフトウェア障害時の障害箇所出力方式
JPH01134539A (ja) マイクロプログラムトレース方式