JPS61233842A - デ−タ処理装置の試験方式 - Google Patents
デ−タ処理装置の試験方式Info
- Publication number
- JPS61233842A JPS61233842A JP60074825A JP7482585A JPS61233842A JP S61233842 A JPS61233842 A JP S61233842A JP 60074825 A JP60074825 A JP 60074825A JP 7482585 A JP7482585 A JP 7482585A JP S61233842 A JPS61233842 A JP S61233842A
- Authority
- JP
- Japan
- Prior art keywords
- test
- test program
- basic
- section
- data processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、データ処理装置の障害を検出するデータ処理
装置の試験方式に関する。
装置の試験方式に関する。
従来、この種のデータ処理装置の試験方式では、動作の
確認が済んでいない未試験命令を用いた試験プログラム
制御部によって試験プログラムを実行するという方式が
とられていた。
確認が済んでいない未試験命令を用いた試験プログラム
制御部によって試験プログラムを実行するという方式が
とられていた。
（発明が解決しようとする問題点）
上述した従来の試験方式では未試験命令を使用しながら
他の命令試験を行うことがあるので１的確な故障位置を
把握できない等、不正確かつ不明確な試験結果を招く可
能性があり、試験結果を完全には保証できないという欠
点がある。
他の命令試験を行うことがあるので１的確な故障位置を
把握できない等、不正確かつ不明確な試験結果を招く可
能性があり、試験結果を完全には保証できないという欠
点がある。
（問題点を解決するための手段）
本発明のデータ処理装置の試験方式は、基本命令だけを
用いて該基本命令を逐次試験する基本命令試験部と、動
作の保証された前記基本命令だけを用いて試験プログラ
ムの実行を制御する試験プログラム制御部と、前記試験
プログラム制御部により制御され、複数の試験ブロック
からなる試験プログラム実行部とを含む。
用いて該基本命令を逐次試験する基本命令試験部と、動
作の保証された前記基本命令だけを用いて試験プログラ
ムの実行を制御する試験プログラム制御部と、前記試験
プログラム制御部により制御され、複数の試験ブロック
からなる試験プログラム実行部とを含む。
このように、基本命令試験部により基本命令を試験した
後、動作の保証された基本命令のみを用いた試験プログ
ラム制御部により試験プ冒グラム実行部を実行すること
により、試験結果の信頼性を向上できる。
後、動作の保証された基本命令のみを用いた試験プログ
ラム制御部により試験プ冒グラム実行部を実行すること
により、試験結果の信頼性を向上できる。
本発明の実施例について図面を参照して説明する。
第１図は本発明によるデータ処理装置の試験方式が適用
されたデータ処理装置の一実施例の構成図、第２図は第
１図のデータ処理装置の試験手順を示すフローチャート
である。
されたデータ処理装置の一実施例の構成図、第２図は第
１図のデータ処理装置の試験手順を示すフローチャート
である。
このデータ処理装置は、中央処理装置１と主記憶装置２
とチャネル制御装置３と入出力装置４で構成されている
。
とチャネル制御装置３と入出力装置４で構成されている
。
入出力装置４には１基本命令だけを用いて該基本命令を
逐次試験する基本命令試験部１０１と、動作の保証され
た前記基本命令だけを用いて試験プログラムの実行を制
御する試験プブグラム制御部１０２と、試験プログラム
制御部１０２により制御され〜複数の試験プ田ツクから
なる試験プログラム実行部１０８からなる試験プログラ
ムが格納されている。 ゛ 次に、本実施例における試験動作を第２図を参照しなが
ら説明する。
逐次試験する基本命令試験部１０１と、動作の保証され
た前記基本命令だけを用いて試験プログラムの実行を制
御する試験プブグラム制御部１０２と、試験プログラム
制御部１０２により制御され〜複数の試験プ田ツクから
なる試験プログラム実行部１０８からなる試験プログラ
ムが格納されている。 ゛ 次に、本実施例における試験動作を第２図を参照しなが
ら説明する。
まず、人手試験により中央処理装置１のＩＰＬ動作の試
験を行う（ステップ１０）。ＩＰＬが正常に動作するこ
とが確認されたなら一、ＩＰＬ機能によって入出力装置
４から基本命令試験部１０１をチャネル制御装置８を経
て主記憶装置２にロードしくステップ２０）、中央処理
装置１の基本命令の試験を実行する（ステップ８０）ｏ
すなわち、試験プログラム制御部１０２で使用されるす
べての命令を含む基本命令を逐次試験し、エラーを検出
したら操作パネルなどに表示してエラー報告する＠基本
命令が正常に動作することが確認されたなら、ステップ
２０と同様に、入出力装置４から試験プログラム制御部
１０２を、チャネル制御装置８を経て主記憶装置２にｐ
−ドする（ステップ４０）。次に試験プログラムの実行
が指示されると試験プログラム制御部１０２により、ス
テップ２０およびステップ４０と同様に、試験プログラ
ム実行部１０８が入出力装置４から主記憶装置２に四−
ドされ、試験プログラム実行部１０８は中央処理装置１
の一般命令の試験を開始する（ステップ５０）。試験プ
ログラム制御部１０２では基本命令だけを使用しており
、そのすべての基本命令はステップ８０で試験済みのた
め正常な動作が保証されている試験プログラム制御部１
０２によって制御されるステップ５Ｇの試験プログラム
の実行結果は信頼できる試験結果となる。
験を行う（ステップ１０）。ＩＰＬが正常に動作するこ
とが確認されたなら一、ＩＰＬ機能によって入出力装置
４から基本命令試験部１０１をチャネル制御装置８を経
て主記憶装置２にロードしくステップ２０）、中央処理
装置１の基本命令の試験を実行する（ステップ８０）ｏ
すなわち、試験プログラム制御部１０２で使用されるす
べての命令を含む基本命令を逐次試験し、エラーを検出
したら操作パネルなどに表示してエラー報告する＠基本
命令が正常に動作することが確認されたなら、ステップ
２０と同様に、入出力装置４から試験プログラム制御部
１０２を、チャネル制御装置８を経て主記憶装置２にｐ
−ドする（ステップ４０）。次に試験プログラムの実行
が指示されると試験プログラム制御部１０２により、ス
テップ２０およびステップ４０と同様に、試験プログラ
ム実行部１０８が入出力装置４から主記憶装置２に四−
ドされ、試験プログラム実行部１０８は中央処理装置１
の一般命令の試験を開始する（ステップ５０）。試験プ
ログラム制御部１０２では基本命令だけを使用しており
、そのすべての基本命令はステップ８０で試験済みのた
め正常な動作が保証されている試験プログラム制御部１
０２によって制御されるステップ５Ｇの試験プログラム
の実行結果は信頼できる試験結果となる。
このように本実施例では、試験プログラムの実行に先が
けて、まずシステムを稼動させるために最低限必要な極
めて基本的な動作の試験から開始し、次に基本的な動作
の正常性が確認されてから試験済みの命令を用いて、試
験プログラム制御部１０２で使用される基本命令を逐次
試験し、続いて保証された基本命令を使用する試験プロ
グラム制御部１０２の制御のもとで試験プログラムを実
行することにより試験結果の正確性を保証できる。
けて、まずシステムを稼動させるために最低限必要な極
めて基本的な動作の試験から開始し、次に基本的な動作
の正常性が確認されてから試験済みの命令を用いて、試
験プログラム制御部１０２で使用される基本命令を逐次
試験し、続いて保証された基本命令を使用する試験プロ
グラム制御部１０２の制御のもとで試験プログラムを実
行することにより試験結果の正確性を保証できる。
本発明は以上説明したように、基本命令試験部により基
本命令を試験した後、動作の保証された基本命令のみを
用いた試験プログラム制御部により試験プログラム実行
部を実行することにより、試験結果の信頼性を向上でき
る効果がある。
本命令を試験した後、動作の保証された基本命令のみを
用いた試験プログラム制御部により試験プログラム実行
部を実行することにより、試験結果の信頼性を向上でき
る効果がある。
表口面の簡単な説明
第１図は本発明によるデータ処理装置の試験方式が適用
されたデータ処理装置の一実施例を示す構成図、第２図
は第１図のデータ処理装置の試験手順を示す７門−チャ
ードである。
されたデータ処理装置の一実施例を示す構成図、第２図
は第１図のデータ処理装置の試験手順を示す７門−チャ
ードである。
１：中央処理装置
２：主記憶装置
８：チャネル制御装置
４：入出力装置
１０１：基本命令試験部
１０２：試験プログラム制御部
１０８：試験プログラム実行部
Claims (1)
- データ処理装置において、基本命令だけを用いて該基本
命令を逐次試験する基本命令試験部と、動作の保証され
た前記基本命令だけを用いて試験プログラムの実行を制
御する試験プログラム制御部と、前記試験プログラム制
御部により制御され、複数の試験ブロックからなる試験
プログラム実行部とを含むことを特徴とするデータ処理
装置の試験方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074825A JPS61233842A (ja) | 1985-04-09 | 1985-04-09 | デ−タ処理装置の試験方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60074825A JPS61233842A (ja) | 1985-04-09 | 1985-04-09 | デ−タ処理装置の試験方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61233842A true JPS61233842A (ja) | 1986-10-18 |
Family
ID=13558476
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60074825A Pending JPS61233842A (ja) | 1985-04-09 | 1985-04-09 | デ−タ処理装置の試験方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61233842A (ja) |
-
1985
- 1985-04-09 JP JP60074825A patent/JPS61233842A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS61233842A (ja) | デ−タ処理装置の試験方式 | |
| JPH05298204A (ja) | 入出力処理装置試験回路 | |
| JPS6045453B2 (ja) | 多重プロセツサ | |
| JP2624798B2 (ja) | 処理装置のデバッグ機構 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPS62145426A (ja) | マイクロプログラム処理装置 | |
| JPS63187341A (ja) | 仮想計算機システムの評価方式 | |
| JPS62226356A (ja) | 初期プログラムロ−ド方式 | |
| JPH05143395A (ja) | 診断プログラム実行方式およびそれに使用されるログ情報表示方式 | |
| JPS6370346A (ja) | テストプログラム制御方式 | |
| JPH02178864A (ja) | Ｉｐｌ処理方式 | |
| JPH0588878A (ja) | Ｌｉｓｐ命令実行方式 | |
| JPH01310450A (ja) | Ｉ／ｏエミュレータ | |
| JPH01161172A (ja) | Ｉｃ試験装置におけるインタプリタ処理方式 | |
| JPS62187942A (ja) | デバツグ制御処理方式 | |
| JPS62175838A (ja) | シフトアウト・デ−タの収集方式 | |
| JP2000148449A (ja) | 解析装置 | |
| JPH01156838A (ja) | 中央処理装置命令の試験方式 | |
| JPS62126443A (ja) | シミユレ−タによる試験実行方式 | |
| JPS60171546A (ja) | 入出力装置デバグ方式 | |
| JPS63211037A (ja) | プログラムデバツク方法 | |
| JPS63111547A (ja) | メモリ制御方式 | |
| JPS60252960A (ja) | プログラム解析制御方式 | |
| JPH02278356A (ja) | 主記憶装置の試験方式 |