JPH02178864A - Ipl処理方式 - Google Patents

Ipl処理方式

Info

Publication number
JPH02178864A
JPH02178864A JP33370088A JP33370088A JPH02178864A JP H02178864 A JPH02178864 A JP H02178864A JP 33370088 A JP33370088 A JP 33370088A JP 33370088 A JP33370088 A JP 33370088A JP H02178864 A JPH02178864 A JP H02178864A
Authority
JP
Japan
Prior art keywords
ipl
automatic
keyboard
function
command
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP33370088A
Other languages
English (en)
Other versions
JP2708835B2 (ja
Inventor
Hiroshi Ochiai
博 落合
Toshiyuki Kurisu
栗栖 利幸
Kazuo Sakamoto
阪本 一夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63333700A priority Critical patent/JP2708835B2/ja
Publication of JPH02178864A publication Critical patent/JPH02178864A/ja
Application granted granted Critical
Publication of JP2708835B2 publication Critical patent/JP2708835B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Stored Programmes (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 し産業上の利用分野] 本発明は、電子計算機システムのIPL処理方式に係り
、特に、その開始条件を広げて操作性の向上を則ったI
PL処理方式に関する。
[従来の技術] 従来技術によるIPL処理方式は、ハードウェアによる
自動IPL機構のスイッチがONの状態で、その機能が
有効であるときにのみIPLコマンドが自動的に開始で
きるもので、その他の場合には、手動によりIPLコマ
ンドを入力して実行させるものであった。
なお、この種IPL処理方式に関する従来技術として、
例えば、特開昭57−29122号公報等に記載された
技術が知られている。
[発明が解決しようとする課題] 前記従来技術は、ハードウェアによる自動I PL機構
の機能が有効な場合にのみIPLコマンドを自動的に開
始できるもので、ハードウェアによる自動IPL機構の
機能が使用不能の場合には、手動によりIPLコマンド
を入力して実行せざるを得ないという問題点を有してい
た。
すなわち、前記従来技術は、1rPL処理の開始条件が
、ハードウェア機構の機能にのみ依存するものであり、
通常の手動IPL処理(オペレータの応答によるIPL
方式)の処理の場合に行われている、オペレータのキー
ボード操作による割り込みによって、IPL操作を決定
するという点についての配慮がなされておらず、常に、
IPL処理の開始が、ハードウェアの自動IPL機構に
依存しているため、ハードウェアの自動IPL機構の機
能が使用不能の場合には、手動による処理を行わなけれ
ばならず、操作性が悪く、処理効率がよくないという問
題点を有している。
本発明の目的は、前記従来技術の問題点を解決し、自動
IPL機能の開始条件をハードウェアによる機能だけで
なく、ソフト的なオペレータのキーボード押下による割
り込みによっても、自動的にIPLコマンドの実行がで
きるようにしたIPL処理方式を提供することにある。
[課題を解決するための手段] 本発明によれば、前記目的は、自動的にIPLコマンド
を実行させる開始条件を、ハードウェアによる自動IP
L機構の機能だけに依存させず、オペレータのキーボー
ド操作による割り込み情報を分析9判別する手段にも依
存させ、この手段によって、自動的にIPLコマンドの
実行を開始させるようにし、IPLコマンドを実行させ
る開始条件を広げることにより達成される。
[作用] ハードウェアによる自動IPL機構の機能チエツクが行
われ、この機能が使用不能である場合、キーボード操作
による割り込み情報を分析2判別する手段は、オペレー
タがキーボードのどのキーを押下したかを、IPL制御
の入出力割り込み処理の延長上で分析9判別することに
より、オペレータが、自動的にIPLコマンドを実行さ
せるためにキーボードの操作を行ったことを判別し、こ
の判別結果に基づいて、IPLコマンドの処理を開始さ
せる。
[実施例] 以下、本発明によるIPL処理方式の実施例を図面によ
り詳細に説明する。
第1図は本発明の一実施例のシステム構成を示すブロッ
ク図、第2図はその動作を説明するフローチャートであ
る。第1図において、1はIPL制御部、2は自動IP
L機構、3はIPLコマンド群、4はキーボードである
第1図に示す本発明の一実施例のシステムは、キーボー
ドから与えられる手動によるIPLコマンドあるいは予
め設定されているIPLコマンド群を順次実行するIP
L制御部1と、IPL処理を自動的に実行させる指示を
IPL制御部1に対して行うスイッチを備えるハードウ
ェアによる自動IPL機構2と、IPLコマンド群3と
、キーボード4とを備えて構成されている。そして、前
記IPL制御部1は、キーボード4から与えられる入出
力割り込みが、ファンクションキー等の特定キーによる
自動IPL処理を行わせるものか否かを検出する割り込
み情報の分析2判別手段を備えている。
次に、前述のように構成される本発明の一実施例の動作
を第2図に示すフローチャートを参照し−で説明する。
(1)IPLが開始されると、ハードウェアのロード操
作終了後、IPL制御部1は、ハードウェアによる自動
IPL機構2に備えられているスイッチが、ONである
かOFFであるかを、診断命令を用いてチエツクする(
ステップ21)。
(2)ステップ21で、ハードウェアによる自動IPL
機構2のスイッチがONと判定された場合、IPL制御
部1は、予め登録しであるIPLコマンド群3をIPL
制御部1内に移し、このIPLコマンド群を自動的に実
行することにより、システムのロード操作及びシステム
の立上げ処理等のIPL操作を実行する(ステップ24
)。
(3)ステップ22で、自動IPL機構2のスイッチが
OFFと判定された場合、IPL制御部1内の割り込み
情報の分析2判別手段は、キーボード4より入力された
最初の入出力割り込みが、ファンクションキー等の特定
キーによるもので、自動IPL処理を指示しているが否
かをチエツクする(ステップ22)。
(4)ステップ22で、割り込み情報が、特定キーによ
るもので、自動IPL処理を指示している場合、IPL
制御機構1は、自動IPL機構2のスイッチがONのと
きの前述した場合と同様にしてIPL操作を行う(ステ
ップ24)。
(5)ステップ22で、割り込み情報が、特定キ−によ
るものでなく、自動IPL処理を指示していない場合、
IPL制御部1は、オペレータがキーボードから投入す
るIPLコマンドに基づいて、手動によるIPL操作を
実行する。この手動によるIPL操作は、従来技術の場
合と同様である(ステップ23)。
前述したように、本発明の一実施例によれば、ハードウ
ェアによる自動IPL機構2のスイッチがOFFの場合
にも、ソフトウェア処理だけで、自動的にIPL処理を
実行することができる。
第3図は本発明の他の実施例のシステム構成を示すブロ
ック図、第4図はその動作を説明するフローチャートで
ある。第3図において、5は仮想計算機コントロールプ
ログラム(以下、VMCPという)、6〜8は仮想計算
機(以下、VMという)であり、他の符号は第1図の場
合と同一である。
第3図に示す本発明の他の実施例は、本発明によるIP
L処理方式を仮想計算機システムに適用したものであり
、複数のVM6〜8と、これらのVM6−8を制御する
VMCP5と、該VMCPに対するIPLを開始させる
自動IPL機構2とを備えて構成されている。本発明に
よるIPL処理方式は、VMCPからVM6〜8の立上
げを行う場合に用いられ、第4図に示すフローに従って
動作しIPL操作を行っている。以下、この動作を第4
図を参照して説明する。
(1)まず、VMCP5は、ハードウェアによる自動I
PL機構2により、IPL処理を行ってVMCP5を立
上げる(ステップ41)。
(2)VMCP5は、自身が起動された後、各VM6〜
8を起動するため、各VM6〜8に対してシステムのロ
ード操作と、ファンクションキー押下によって発生する
と同様な入出力割り込みをシミュレーションする(ステ
ップ42)。
(3)ステップ42におけるシミュレーションにより、
各VM6〜8のO8は、前述した実施例の動作における
ステップ22と同様に、シミュレーションにより入力さ
れた割り込み信号が、自動■PL処理の指示か否かを判
定し、自動IPL処理の指示を受けたときに、前述の実
施例と同様にしてIPL操作を実行する(ステップ43
)。
前述の本発明の他の実施例は、VMの立上げのために本
発明を適用したものとして説明したが、この本発明の他
の実施例は、VMCPの立上げに対しても同様に本発明
のIPL処理方式を適用することができる。
前述した本発明の実施例によれば、従来自動工PL処理
による立上げを行うことができなかったVMに対しても
、自動IPL操作を行うことができ、システムのIPL
操作を効率的に行うことが可能となる。
[発明の効果] 以上説明したように本発明によれば、ハードウェアによ
る自動IPL機構を備えていないシステム、あるいは、
自動IPL機構を備えていても使用できない場合であっ
ても、ソフトウェアによりIPLコマンドを自動的に実
行できるので、IPL操作の操作性を向上させることが
できる。
【図面の簡単な説明】
第1図は本発明の一実施例のシステム構成を示すブロッ
ク図、第2図はその動作を説明するフローチャート、第
3図は本発明の他の実施例のシステム構成を示すブロッ
ク図、第4図はその動作を説明するフローチャートであ
る。 1・・・・IPL制御部、2・・ 自動IPL機構、3
・・・・・・IPLコマンド群、4・・・・・・キーボ
ード、5・・・・・・仮想計算機コントロールプログラ
ム(VMCP)、6〜8・・・・・仮想計算機(VM)
。 第 図 第 図 第 図 第 図

Claims (1)

    【特許請求の範囲】
  1. 1、IPLを実行するためのIPLコマンド群をソフト
    ウェア処理により実行して自動的にIPL操作を行うI
    PL処理方式において、入出力割り込み情報の分析、判
    別手段を備え、該手段の判別結果に基づいて、ソフトウ
    ェアのみによりIPL操作を自動的に実行することを特
    徴とするIPL処理方式。
JP63333700A 1988-12-29 1988-12-29 Ipl処理方式 Expired - Lifetime JP2708835B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63333700A JP2708835B2 (ja) 1988-12-29 1988-12-29 Ipl処理方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63333700A JP2708835B2 (ja) 1988-12-29 1988-12-29 Ipl処理方式

Publications (2)

Publication Number Publication Date
JPH02178864A true JPH02178864A (ja) 1990-07-11
JP2708835B2 JP2708835B2 (ja) 1998-02-04

Family

ID=18268987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63333700A Expired - Lifetime JP2708835B2 (ja) 1988-12-29 1988-12-29 Ipl処理方式

Country Status (1)

Country Link
JP (1) JP2708835B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6686220B2 (en) 1999-06-16 2004-02-03 Micron Technology, Inc. Retrograde well structure for a CMOS imager

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221850A (ja) * 1985-03-08 1986-10-02 Fujitsu Ltd 再初期プログラムロ−デイング方式
JPS61226821A (ja) * 1985-03-30 1986-10-08 Toshiba Corp キ−ボ−ド制御方式

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61221850A (ja) * 1985-03-08 1986-10-02 Fujitsu Ltd 再初期プログラムロ−デイング方式
JPS61226821A (ja) * 1985-03-30 1986-10-08 Toshiba Corp キ−ボ−ド制御方式

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6310366B1 (en) * 1999-06-16 2001-10-30 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6483129B2 (en) 1999-06-16 2002-11-19 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6686220B2 (en) 1999-06-16 2004-02-03 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6787819B2 (en) 1999-06-16 2004-09-07 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US6858460B2 (en) 1999-06-16 2005-02-22 Micron Technology, Inc. Retrograde well structure for a CMOS imager
US7619672B2 (en) 1999-06-16 2009-11-17 Aptina Imaging Corporation Retrograde well structure for a CMOS imager

Also Published As

Publication number Publication date
JP2708835B2 (ja) 1998-02-04

Similar Documents

Publication Publication Date Title
JPS60136833A (ja) オペレ−テイングシステムの切替え方式
JP2972640B2 (ja) ウィンドウシステムのオブジェクトプログラムプリロード方法およびその方法のためのプログラムを記録した記録媒体
JPH02178864A (ja) Ipl処理方式
JPH10293690A (ja) ウィンドウシステムのオブジェクトプログラムプリロー ド方法およびその方法のためのプログラムを記録した記 録媒体
JPH08185326A (ja) インタープリタ言語処理装置
JPH05158664A (ja) 情報処理装置
JP2899009B2 (ja) 情報処理装置
JP2570108B2 (ja) ソフトウェアデバッグ方法
JPH0332803B2 (ja)
JPH0588878A (ja) Lisp命令実行方式
JPH05108310A (ja) 計算機システムの自動活性テスト方法
JPH05233358A (ja) コンピュータ装置
JPS6031659A (ja) マイクロプログラム制御式デ−タ処理装置
JPS6275734A (ja) エミユレ−シヨン方式
JPS61211746A (ja) プログラム実行制御方式
JPH0383136A (ja) 電子計算機
JPH0713783A (ja) 仮想計算機システムの操作方法
JPH02287631A (ja) プログラム多重実行方式
JPH07129419A (ja) 仮想計算機システム
JP2000148449A (ja) 解析装置
JPS61233842A (ja) デ−タ処理装置の試験方式
JPH0773027A (ja) 汎用コンピュータのシステム修復方式
JPH06202779A (ja) 情報処理装置
JPH04256035A (ja) プログラムデバッグ方式
JPH04149741A (ja) 複数osの自動操作方法

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071017

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081017

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091017

Year of fee payment: 12