JPS62126443A - シミユレ−タによる試験実行方式 - Google Patents
シミユレ−タによる試験実行方式Info
- Publication number
- JPS62126443A JPS62126443A JP60266215A JP26621585A JPS62126443A JP S62126443 A JPS62126443 A JP S62126443A JP 60266215 A JP60266215 A JP 60266215A JP 26621585 A JP26621585 A JP 26621585A JP S62126443 A JPS62126443 A JP S62126443A
- Authority
- JP
- Japan
- Prior art keywords
- test
- simulator
- processing step
- storage device
- main storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は試験プログラムを用いて、シミュレータ上で
、開発中の７１−ドウエア（ＨＷ）を評価するシミュレ
ータによる試験実行方式に関するものである。
、開発中の７１−ドウエア（ＨＷ）を評価するシミュレ
ータによる試験実行方式に関するものである。
従来、この種のシミュレータによる評価はシミュレータ
の性能にもよるが、実ハードウェアを用いた評価実行に
比べて数十万倍以上の実行時間がかかるため、実行ステ
ップ数を極力おさえた上に、ＬＳＩ設計評価に効果的な
試験ケースに絞って専用の試験プログラムを用いていた
。
の性能にもよるが、実ハードウェアを用いた評価実行に
比べて数十万倍以上の実行時間がかかるため、実行ステ
ップ数を極力おさえた上に、ＬＳＩ設計評価に効果的な
試験ケースに絞って専用の試験プログラムを用いていた
。
上述した従来のシミュレータによる試験実行方式は試験
ケースを絞らざるを得ないので、実ノ・−ドウエア（Ｈ
Ｗ）で評価する試験プログラムによシ、実ハードウェア
（ＨＷ）を評価する段階になってハードウェアバグが発
見される可能性もあり、またファームウェア（ＦＷ）の
評価が手薄になるなどの問題があった。
ケースを絞らざるを得ないので、実ノ・−ドウエア（Ｈ
Ｗ）で評価する試験プログラムによシ、実ハードウェア
（ＨＷ）を評価する段階になってハードウェアバグが発
見される可能性もあり、またファームウェア（ＦＷ）の
評価が手薄になるなどの問題があった。
この発明に係るシミュレータによる試験実行方式は、主
記憶装置のモデル上に格納される試験プログラムを共通
処理ステップと試験処理ステップに分離し、この共通処
理ステップをシミュレータ上で実行し、試験処理ステッ
プの実行直前の時点で主記憶装置モデルと処理装置モデ
ルの状態を外部記憶装置に格納し、以後全ての試験実行
を行なうに際し、先の外部記憶装置に格納した内容を前
記主記憶装置モデルおよび処理装置モデルに書き込むよ
うにしたものである。
記憶装置のモデル上に格納される試験プログラムを共通
処理ステップと試験処理ステップに分離し、この共通処
理ステップをシミュレータ上で実行し、試験処理ステッ
プの実行直前の時点で主記憶装置モデルと処理装置モデ
ルの状態を外部記憶装置に格納し、以後全ての試験実行
を行なうに際し、先の外部記憶装置に格納した内容を前
記主記憶装置モデルおよび処理装置モデルに書き込むよ
うにしたものである。
この発明は試験処理ステップのみをシミュレータ上で実
行することができるので、短期間で評価することができ
る。
行することができるので、短期間で評価することができ
る。
第１図はこの発明に係るシミュレータの試験実行方式の
一実施例を示すブロック図である。同図において、１は
主記憶装置２および処理装置３を備えたシミュレータ、
４は装置モデルのある状態を検出する状態検出部５．検
出された時点の装置モデルの状態を読出す状態取出部６
および読出した装置モデルの内部状態を装置モデルに設
定する状態設定部７を備え、前記シミュレータ１を制御
するシミュレータ制御部、８はこのシミュレータ制御部
４に指示入力および試験実行中の操作員コマンド入力で
使用するＣＲＴ／ＫＢ、９は状態セーブ媒体１０および
試験プログラム格納媒体１１がマウントされた外部記憶
装置、１２は試験実行中の試験結果報告で使用される出
力装置でおる。
一実施例を示すブロック図である。同図において、１は
主記憶装置２および処理装置３を備えたシミュレータ、
４は装置モデルのある状態を検出する状態検出部５．検
出された時点の装置モデルの状態を読出す状態取出部６
および読出した装置モデルの内部状態を装置モデルに設
定する状態設定部７を備え、前記シミュレータ１を制御
するシミュレータ制御部、８はこのシミュレータ制御部
４に指示入力および試験実行中の操作員コマンド入力で
使用するＣＲＴ／ＫＢ、９は状態セーブ媒体１０および
試験プログラム格納媒体１１がマウントされた外部記憶
装置、１２は試験実行中の試験結果報告で使用される出
力装置でおる。
なお、前記試験プログラム格納媒体１１には試験プログ
ラムとそのモニタが格納されておシ、その試験実行フロ
ーを第２図に示す。
ラムとそのモニタが格納されておシ、その試験実行フロ
ーを第２図に示す。
次に、上記構成によるシミュレータの試験実行方式の動
作について第２図を参照して説明する。
作について第２図を参照して説明する。
まず、シミュレータ１で試験プログラムを実行するには
、実ハードウェア（ＨＷ）で行なうのと同様にして、シ
ミュレータ１に対するシステムイニシャライズ指示（図
示していない）により、試験プログラム格納媒体１１に
格納されているモニタがシミュレータ１の主記憶装置２
にロードされ、共通処理ステラ１Ｓ人の実行が開始され
る。そして、シミュレータ１上で実行開始されたモニタ
はイニシャリゼーション処理ステップＳ１につづいて、
操作員コマンド入力処理ステップＳ２を実行する０そし
て、操作員によｆｉ 、ＣＲＴ／ＫＢ ８から試験実行
コマンドが入力されると、終了コマンドか・Ｎステップ
８ｓ、試験実行要求コマンドか・Ｙステップ８４．要求
のあった試験は全て終了が・ＮステップＳＳを介して、
試験ロード処理ステップＳ６を実行する。このため、試
験プログラム格納媒体１１から試験実行要求のあった試
験プログラムは主記憶装置２にロードされ、試験共通状
態設定処理ステップＳ？から試験処理ステップＳＢを・
介して試験結果報告処理ステップ８１４までを実行し、
試験ロード処理ステップＳ６でロードした試験を終了す
る。同様にして、処理ルート１３を介して、試験実行要
求のあった全ての試験を終えるまで試験ロード処理ステ
ップＳ？から試験結果報告処理ステップ８１４までを繰
返す。そして、上述の試験プログラムを実行するに際し
、ＣＨ，Ｔ／ＫＢ８から状態設定部７に、試験共通状態
設定処理ステップＳ？の終了直後を検出するように検出
指示しておく。したがって、状態設定部７はこの試験共
通状態設定処理ステップＳ？の終了を検出することによ
り、シミュレータ１の動作が停止し、状態取出部６はこ
のときのシミュレータ１の状態を状態セーブ媒体１０に
格納して前準備を終了する。なお、以後、この試験実行
状態に影響が出る修正が行なわれるなどの特別な事情が
ないかぎ）前記格納を再び行なう必要がない。次に、状
態セーブ媒体１０を用いて、試験処理ステップＳＢを実
行するが、まず、試験共通状態設定処理ステップＳ？の
直後のシミュレータ１の状態を状態設定部７によシミュ
レータ１に設定し、実行する試験を試験プログラム格納
媒体１１から取出し、主記憶装置２の図示せぬ試験プロ
グラムロードエリアにロードし、シミュレータ１の動作
を開始させる。そして、このロードされている試験の試
験個別状態設定処理ステップＳ９から実行する。そして
、状態検出部５により、試験結果報告処理ステップ８１
４の実行開始直前の状態を検出し、シミュレータ１の動
作を止めることによシ、試験個別状態設定処理ステップ
Ｓ９から試験ステップ８１０゜正常か・ＮまたはＹステ
ップＳｌｌ 、試験結果ステップＳｌｓまたは８１ｇま
での試験処理ステップのみをシミュレータ１で実行する
。ここで、状態取出部６は試験結果ステップ８１ｍまた
はＳｌｓにより主記憶装置２に格納された試験結果（図
示せぬ）を取シ出し、その結果を出力装置１２に出力す
る。
、実ハードウェア（ＨＷ）で行なうのと同様にして、シ
ミュレータ１に対するシステムイニシャライズ指示（図
示していない）により、試験プログラム格納媒体１１に
格納されているモニタがシミュレータ１の主記憶装置２
にロードされ、共通処理ステラ１Ｓ人の実行が開始され
る。そして、シミュレータ１上で実行開始されたモニタ
はイニシャリゼーション処理ステップＳ１につづいて、
操作員コマンド入力処理ステップＳ２を実行する０そし
て、操作員によｆｉ 、ＣＲＴ／ＫＢ ８から試験実行
コマンドが入力されると、終了コマンドか・Ｎステップ
８ｓ、試験実行要求コマンドか・Ｙステップ８４．要求
のあった試験は全て終了が・ＮステップＳＳを介して、
試験ロード処理ステップＳ６を実行する。このため、試
験プログラム格納媒体１１から試験実行要求のあった試
験プログラムは主記憶装置２にロードされ、試験共通状
態設定処理ステップＳ？から試験処理ステップＳＢを・
介して試験結果報告処理ステップ８１４までを実行し、
試験ロード処理ステップＳ６でロードした試験を終了す
る。同様にして、処理ルート１３を介して、試験実行要
求のあった全ての試験を終えるまで試験ロード処理ステ
ップＳ？から試験結果報告処理ステップ８１４までを繰
返す。そして、上述の試験プログラムを実行するに際し
、ＣＨ，Ｔ／ＫＢ８から状態設定部７に、試験共通状態
設定処理ステップＳ？の終了直後を検出するように検出
指示しておく。したがって、状態設定部７はこの試験共
通状態設定処理ステップＳ？の終了を検出することによ
り、シミュレータ１の動作が停止し、状態取出部６はこ
のときのシミュレータ１の状態を状態セーブ媒体１０に
格納して前準備を終了する。なお、以後、この試験実行
状態に影響が出る修正が行なわれるなどの特別な事情が
ないかぎ）前記格納を再び行なう必要がない。次に、状
態セーブ媒体１０を用いて、試験処理ステップＳＢを実
行するが、まず、試験共通状態設定処理ステップＳ？の
直後のシミュレータ１の状態を状態設定部７によシミュ
レータ１に設定し、実行する試験を試験プログラム格納
媒体１１から取出し、主記憶装置２の図示せぬ試験プロ
グラムロードエリアにロードし、シミュレータ１の動作
を開始させる。そして、このロードされている試験の試
験個別状態設定処理ステップＳ９から実行する。そして
、状態検出部５により、試験結果報告処理ステップ８１
４の実行開始直前の状態を検出し、シミュレータ１の動
作を止めることによシ、試験個別状態設定処理ステップ
Ｓ９から試験ステップ８１０゜正常か・ＮまたはＹステ
ップＳｌｌ 、試験結果ステップＳｌｓまたは８１ｇま
での試験処理ステップのみをシミュレータ１で実行する
。ここで、状態取出部６は試験結果ステップ８１ｍまた
はＳｌｓにより主記憶装置２に格納された試験結果（図
示せぬ）を取シ出し、その結果を出力装置１２に出力す
る。
同様にして、実行すべき試験を順次行なうことによシミ
ュレータ１を用いて評価を行なうことができる。
ュレータ１を用いて評価を行なうことができる。
以上詳細に説明したように、この発明に係るシミュレー
タによる試験実行方式によれば、シミュレータ上で実ハ
ードウェア（ＨＷ）を評価する試験プログラムを用いて
評価するのに、一度試験個別部実行直前の状態をセーブ
したのちは試験個別部実行毎にその状態をリストアする
ことにより、試験個別部のみをシミュレータ上で実行さ
せることができるので、１台のシミュレータで実ハード
ウェア（ＨＷ）で評価するのと同等の評価が限られた期
間内に行なうことができるなどの効果がある。
タによる試験実行方式によれば、シミュレータ上で実ハ
ードウェア（ＨＷ）を評価する試験プログラムを用いて
評価するのに、一度試験個別部実行直前の状態をセーブ
したのちは試験個別部実行毎にその状態をリストアする
ことにより、試験個別部のみをシミュレータ上で実行さ
せることができるので、１台のシミュレータで実ハード
ウェア（ＨＷ）で評価するのと同等の評価が限られた期
間内に行なうことができるなどの効果がある。
第１図はこの発明に係るシミュレータによる試験実行方
式の一実施例を示すブロック図、第２図は第１図のシミ
ュレータを用いた試験実行の流れを示す図である。 １・・・・７ミユレータ、２・・・拳主記憶装置、３・
・・・処理装置、４＠・・・シミュレータ制御部、５・
・・・状態検出部、６・・・・状態取出部、７・・・・
状態設定部、８・拳・・ＣＲＴ／ＫＢ、９・φ・・外部
記憶部、１０・・・ｅ状態セーブ媒体、１１・・φ・試
験プログラム格納媒体、１２赤・・ψ出力装置、Ｓ１〜
Ｓ１４・・・・処理ステップ。
式の一実施例を示すブロック図、第２図は第１図のシミ
ュレータを用いた試験実行の流れを示す図である。 １・・・・７ミユレータ、２・・・拳主記憶装置、３・
・・・処理装置、４＠・・・シミュレータ制御部、５・
・・・状態検出部、６・・・・状態取出部、７・・・・
状態設定部、８・拳・・ＣＲＴ／ＫＢ、９・φ・・外部
記憶部、１０・・・ｅ状態セーブ媒体、１１・・φ・試
験プログラム格納媒体、１２赤・・ψ出力装置、Ｓ１〜
Ｓ１４・・・・処理ステップ。
Claims (1)
- 主記憶装置のモデルおよびこの主記憶装置に接続された
処理装置のモデムを備えたシミユレータにおいて、前記
主記憶装置のモデル上に格納される試験プログラムを共
通処理ステップと試験処理ステップとから構成し、この
共通処理ステップをシミユレータ上で実行し、試験処理
ステップの実行直前の状態をセーブしたのち、前記試験
処理ステップの実行毎にその状態をリストアすることを
特徴とするシミユレータによる試験実行方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266215A JPS62126443A (ja) | 1985-11-28 | 1985-11-28 | シミユレ−タによる試験実行方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60266215A JPS62126443A (ja) | 1985-11-28 | 1985-11-28 | シミユレ−タによる試験実行方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62126443A true JPS62126443A (ja) | 1987-06-08 |
Family
ID=17427857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60266215A Pending JPS62126443A (ja) | 1985-11-28 | 1985-11-28 | シミユレ−タによる試験実行方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62126443A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04110305U (ja) * | 1991-03-12 | 1992-09-24 | シヤープ株式会社 | 電気暖房器 |
-
1985
- 1985-11-28 JP JP60266215A patent/JPS62126443A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04110305U (ja) * | 1991-03-12 | 1992-09-24 | シヤープ株式会社 | 電気暖房器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04216174A (ja) | ハードウェア・アクセラレータを用いた論理シミユレーション方法および装置 | |
| JPH02294739A (ja) | 障害検出方式 | |
| JPS62126443A (ja) | シミユレ−タによる試験実行方式 | |
| JPH04352245A (ja) | シュミレ−ション方式 | |
| JP2796041B2 (ja) | 入出力装置の診断方法 | |
| JPS62139050A (ja) | 保守診断処理装置管理による命令試験方式 | |
| JPH01217650A (ja) | ソフトウェアシミュレータにおける試験実行方式 | |
| JPS62271151A (ja) | コンピユ−タ本体自動試験方式 | |
| JPH05143395A (ja) | 診断プログラム実行方式およびそれに使用されるログ情報表示方式 | |
| JPH02122335A (ja) | Ｒａｓ回路の試験方法 | |
| JPS62194549A (ja) | Ｃｐｕ―ｉｏ並列動作シミュレーション方法 | |
| JP2684966B2 (ja) | 入出力処理装置のデバッグ装置 | |
| JP2726998B2 (ja) | 電子計算機のテスト方法 | |
| JPH01163842A (ja) | 入出力装置障害試験方式 | |
| JPH0287247A (ja) | 入出力処理装置の保守診断方式 | |
| JPS63257839A (ja) | 試験プログラムのデバツグ方式 | |
| JPH07262235A (ja) | 論理シミュレーション試験装置 | |
| JPS62257542A (ja) | 計算機システムの診断方法 | |
| JPS6129948A (ja) | 複合処理装置のインタ−フエ−ス・テスト方式 | |
| JPS62256049A (ja) | 計算機システム試験方式 | |
| JPS6370346A (ja) | テストプログラム制御方式 | |
| JPS62229334A (ja) | 情報処理システムの試験プログラムによる試験方式 | |
| JPH07295860A (ja) | ソフトウエア試験方法およびそのための装置 | |
| JPS61233841A (ja) | 自己診断機能付パ−ソナルコンピユ−タ | |
| JPS61233842A (ja) | デ−タ処理装置の試験方式 |