JPH07262235A - 論理シミュレーション試験装置 - Google Patents

論理シミュレーション試験装置

Info

Publication number
JPH07262235A
JPH07262235A JP6047592A JP4759294A JPH07262235A JP H07262235 A JPH07262235 A JP H07262235A JP 6047592 A JP6047592 A JP 6047592A JP 4759294 A JP4759294 A JP 4759294A JP H07262235 A JPH07262235 A JP H07262235A
Authority
JP
Japan
Prior art keywords
simulator
software
instruction
buffer area
hardware logic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP6047592A
Other languages
English (en)
Inventor
Junichi Nagase
順一 長瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP6047592A priority Critical patent/JPH07262235A/ja
Publication of JPH07262235A publication Critical patent/JPH07262235A/ja
Withdrawn legal-status Critical Current

Links

Abstract

(57)【要約】 (修正有) 【目的】 障害の発生箇所を正確に特定でき、検証プロ
グラムの作成が容易で、試験を効率良く行う。 【構成】 ハードウェア論理シミュレータ10は、論理
検証用プログラムの命令実行でレジスタ内容が変更され
たときに、該レジスタ内容を所定のバッファ領域へ保存
する手段18を有し、ソフトウェアシミュレータ12
は、論理検証用プログラムの命令実行でレジスタ内容が
変更されたときに、該レジスタ内容を前記バッファ領域
の該当した内容と比較する手段24を有する。シミュレ
ータ制御部14は、前記バッファ領域の満杯がハードウ
ェア論理シミュレータ10から通知されたときに、ソフ
トウェアシミュレータ12を起動し、前記バッファ領域
が満杯となった位置まで手段22が命令を実行したとき
に、ソフトウェアシミュレータ12に代えてハードウェ
ア論理シミュレータ10を起動する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、電子計算機システムの
中央処理装置を論理検証する論理シミュレーション試験
装置に関するものである。
【0002】
【従来の技術】
第1の従来技術:ハードウェア論理シミュレータとソフ
トウェアシミュレータに検証プログラムをロードし、一
定数の命令を両シミュレータに実行させ、それらの実行
結果を比較する。
【0003】第2の従来技術:図2(A)のように、実
行結果の期待値をハードウェア論理シミュレータの検証
プログラム内に予め埋め込み、その検証プログラムが命
令の実行結果と期待値とを比較してエラーの発生有無を
セルフチェックする。
【0004】
【発明が解決しようとする課題】
第1の従来技術:ハードウェア論理シミュレータとソフ
トウェアシミュレータに一定数の命令を実行させてそれ
らの実行結果を比較するので、レジスタ干渉などを原因
とする設計障害の箇所を調査する作業に労力,時間が費
やされる(命令の実行範囲で障害が発生したことは判明
するが、いずれの命令ステップで発生したか正確な位置
は特定できない)。
【0005】第2の従来技術:期待値の作成作業に労
力,時間が費やされる(実機検証のランダム命令列試験
では、期待値を持つことが難しい)。
【0006】また、セルフチェックの処理を伴うため、
処理速度が低下する(実機検証のランダム命令列試験で
は、実行結果を比較するために、レジスタの内容を格納
するステップが必要となる)。
【0007】本発明は上記従来の事情に鑑みてなされた
ものであり、その目的は、障害の発生箇所を正確に特定
でき、検証プログラムの作成が容易となり、試験を効率
良く行なうことが可能となる装置を提供することにあ
る。
【0008】
【課題を解決するための手段】図1において本発明にか
かる装置は、ハードウェア論理シミュレータ10とソフ
トウェアシミュレータ12とシミュレータ制御部14と
を有し、ハードウェア論理シミュレータ10は、ロード
された論理検証用プログラムの各命令を逐次実行するハ
ードウェア側命令実行手段16と、ハードウェア側命令
実行手段16の命令実行でレジスタ内容が変更されたと
きに、該レジスタ内容を所定のバッファ領域へ保存する
レジスタ内容保存手段18と、前記バッファ領域が満杯
となったことを検知してシミュレータ制御部14に通知
するバッファフル通知手段20と、を含み、ソフトウェ
アシミュレータ12は、ロードされた論理検証用プログ
ラムの各命令を逐次実行するソフトウェア側命令実行手
段22と、ソフトウェア側命令実行手段22の命令実行
でレジスタ内容が変更されたときに、該レジスタ内容を
前記バッファ領域の該当した内容と比較するレジスタ内
容比較手段24と、レジスタ内容比較手段24で不一致
の比較結果が得られたときに、エラーの発生をシミュレ
ータ制御部14へ通知するエラー通知手段26と、を含
み、シミュレータ制御部14は、前記論理検証用プログ
ラムをハードウェア論理シミュレータ10及びソフトウ
ェアシミュレータ12にロードする検証プログラムロー
ド手段28と、前記バッファ領域の満杯がハードウェア
論理シミュレータ10から通知されたときに、ハードウ
ェア論理シミュレータ10に代えてソフトウェアシミュ
レータ12を起動するソフトシミュレータ起動手段30
と、前記バッファ領域が満杯となった位置までソフトウ
ェア側命令実行手段22が命令を実行したときに、ソフ
トウェアシミュレータ12に代えてハードウェア論理シ
ミュレータ10を起動するハードシミュレータ起動手段
32と、を含む。
【0009】
【作用】最初に、シミュレータ制御部14の検証プログ
ラムロード手段28が論理検証用プログラム(検証プロ
グラム)をハードウェア論理シミュレータ10及びソフ
トウェアシミュレータ12にロードする。
【0010】ハードウェア論理シミュレータ10のハー
ドウェア側命令実行手段16はロードされた論理検証用
プログラムの各命令を逐次実行し、その命令実行でレジ
スタ内容が変更されたときに、レジスタ内容保存手段1
8がこのレジスタ内容を所定のバッファ領域へ保存す
る。
【0011】このため本発明にかかる装置では、ハード
ウェア論理シミュレータ10のパイプライン処理が図3
(A)に示された従来のものから同図(B)のものへ変
更され、命令実行で変更されたレジスタ内容をバッファ
領域(スタック)へ保存するステートが追加される。
【0012】その後においてバッファ領域が満杯となる
と、バッファフル通知手段20がこれを検知してシミュ
レータ制御部14のソフトシミュレータ起動手段30に
通知し、ソフトシミュレータ起動手段30はハードウェ
ア論理シミュレータ10に代えてソフトウェアシミュレ
ータ12を起動する。
【0013】ソフトウェアシミュレータ12では、ロー
ドされた論理検証用プログラムの各命令をソフトウェア
側命令実行手段22が逐次実行し、その命令実行でレジ
スタ内容が変更されたときに、このレジスタ内容をレジ
スタ内容比較手段24がバッファ領域の該当した内容と
比較する。
【0014】ソフトウェアシミュレータ12のエラー通
知手段26はレジスタ内容比較手段24で不一致の比較
結果が得られたときに、エラーの発生をシミュレータ制
御部14へ通知する。
【0015】そして、シミュレータ制御部14のハード
シミュレータ起動手段32はバッファ領域が満杯となっ
た位置までソフトウェアシミュレータ12のソフトウェ
ア側命令実行手段22が命令を実行したときに、ソフト
ウェアシミュレータ12に代えてハードウェア論理シミ
ュレータ10を再び起動する。
【0016】以上のように、ハードウェア論理シミュレ
ータ10における命令実行で変更されたレジスタ内容と
ソフトウェアシミュレータ12における命令実行で変更
されたレジスタ内容とが比較されるので、障害の発生箇
所を正確に特定することが可能となる。
【0017】また、命令の実行結果とその期待値との比
較が行なわれないので、セルフチェックとともに期待値
も不要となり、このため、図2(B)のように期待値は
検証プログラムへ埋め込まれない。
【0018】なお、命令の実行で変更されたレジスタ内
容を保存するバッファ領域は固定化したものを用意して
も、動的に確保しても良い。
【0019】さらに、バッファ領域が満杯となったか否
かは、物理的に満杯となったことを検出して判断して
も、一定数の命令を実行したときに満杯になったものと
みなしても良い(この場合、満杯になったものとみなし
たときの領域位置を記録することで、処理をその次の位
置から継続できる)。
【0020】
【実施例】図4には実施例の構成が示されており、同図
の装置は、ハードウェア論理シミュレータ10とソフト
ウェアシミュレータ12とシミュレータ制御部14とを
有している。
【0021】図5では本実施例の作用がフローチャート
を用いて説明されており、最初に、シミュレータ制御部
14が検証プログラムをハードウェア論理シミュレータ
10とソフトウェアシミュレータ12にロードし(ステ
ップ500)、次に、ハードウェア論理シミュレータ1
0を起動する(ステップ502:図4)。
【0022】ハードウェア論理シミュレータ10はロー
ドされた検証用プログラムの1命令を実行し(ステップ
504)、その命令実行でレジスタ内容が変更された場
合、このレジスタ内容を固定領域のスタックバッファ
(図4参照)へ記録する(ステップ506)。
【0023】さらにハードウェア論理シミュレータ10
はスタックバッファが満杯となったか否かを判断し(ス
テップ508)、満杯でないことを確認すると(ステッ
プ508でNO)、次の1命令を実行する(ステップ5
04)。
【0024】このため、スタックバッファが満杯となる
まで、命令の逐次実行と命令実行で変更されたレジスタ
内容の記録とが繰り返される(ステップ504,50
6,508)。
【0025】その後においてスタックバッファが図6の
ようにして満杯となると(ステップ508でYES:図
6においては、レジスタGR1のスタックバッファ部分
が満杯となる)、ハードウェア論理シミュレータ10は
検証プログラムの実行ポインタを退避してからバッファ
フルをシミュレータ制御部14に通知する(ステップ5
10:図4)。
【0026】シミュレータ制御部14はスタックバッフ
ァの満杯が通知されたときに、ハードウェア論理シミュ
レータ10に代えてソフトウェアシミュレータ12を起
動する(ステップ512:ハードウェア論理シミュレー
タ10は制御をシミュレータ制御部14に引き渡して処
理を停止する)。
【0027】ソフトウェアシミュレータ12はロードさ
れた検証プログラムの1命令を実行し(ステップ51
4)、その命令の実行でレジスタ内容が変更されなかっ
たときには(ステップ516でNO)、次の1命令を実
行する(ステップ514)。
【0028】そして命令の実行でレジスタ内容が変更さ
れたことを確認した場合(ステップ516でYES)、
ソフトウェアシミュレータ12はこのときのレジスタ内
容をスタックバッファの該当した内容と比較する(ステ
ップ518)。
【0029】ソフトウェアシミュレータ12は両者の不
一致を示す比較結果が得られたときに(ステップ518
で≠)、エラーの発生をシミュレータ制御部14へ通知
する(ステップ519:その場合、このときの命令列に
設計障害があることを確認できる)。
【0030】また両者の一致を示す比較結果が得られた
ときには(ステップ518で=)、スタックバッファが
満杯となった位置まで命令を実行しているか否かを判断
し(ステップ520)、実行していない場合は(ステッ
プ520でNO)、次の1命令を実行する(ステップ5
14)。
【0031】スタックバッファが満杯となった位置まで
命令を実行した場合は(ステップ520でYES)、検
証プログラムが終了しているか否かをシミュレータ制御
部14が判断し(ステップ522)、終了していないと
きには(ステップ522でNO)、ソフトウェアシミュ
レータ12に代えてハードウェア論理シミュレータ10
を再び起動する(ステップ502:ハードウェア論理シ
ミュレータ10は停止した位置から命令の実行を再開す
る。その位置は退避した実行ポインタで示される)。
【0032】以上のように、ハードウェア論理シミュレ
ータ10の命令実行で変更されたレジスタ内容とソフト
ウェアシミュレータ12の命令実行で変更されたレジス
タ内容とが比較されるので、障害が発生した箇所(命令
列)を正確に特定することが可能となる。
【0033】また、命令の実行結果とその期待値との比
較が行なわれないので、期待値とセルフチェックが不要
となり、したがって、検証プログラムを簡素化してその
作成を容易化しながら、装置の処理速度を高めて試験を
より効率良く行なうことも可能となる。
【0034】なお、レジスタ内容を保存するバッファ領
域は図7のようにメモリ上の空きエリアを連結してより
広く動的に確保しても良い。
【0035】
【発明の効果】以上説明したように本発明によれば、命
令の実行によるレジスタ内容に着目して論理シミュレー
ションの試験が行なわれ、期待値及びセルフチェックが
不要となるので、障害発生箇所を正確に特定でき、検証
プログラムの作成が容易となり、効率良く試験を行なう
ことの可能となる。
【図面の簡単な説明】
【図1】発明の原理説明図である。
【図2】検証プログラムの説明図である。
【図3】パイプライン処理の説明図である。
【図4】実施例の構成説明図である。
【図5】実施例の作用を説明するフローチャートであ
る。
【図6】スタックバッファフルの通知作用説明図であ
る。
【図7】スタックバッファの領域拡大作用説明図であ
る。
【符号の説明】
10 ハードウェア論理シミュレータ 12 ソフトウェアシミュレータ 14 シミュレータ制御部

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 ハードウェア論理シミュレータ(10)
    とソフトウェアシミュレータ(12)とシミュレータ制
    御部(14)とを有し、 ハードウェア論理シミュレータ(10)は、 ロードされた論理検証用プログラムの各命令を逐次実行
    するハードウェア側命令実行手段(16)と、 ハードウェア側命令実行手段(16)の命令実行でレジ
    スタ内容が変更されたときに、該レジスタ内容を所定の
    バッファ領域へ保存するレジスタ内容保存手段(18)
    と、 前記バッファ領域が満杯となったことを検知してシミュ
    レータ制御部(14)に通知するバッファフル通知手段
    (20)と、 を含み、 ソフトウェアシミュレータ(12)は、 ロードされた論理検証用プログラムの各命令を逐次実行
    するソフトウェア側命令実行手段(22)と、 ソフトウェア側命令実行手段(22)の命令実行でレジ
    スタ内容が変更されたときに、該レジスタ内容を前記バ
    ッファ領域の該当した内容と比較するレジスタ内容比較
    手段(24)と、 レジスタ内容比較手段(24)で不一致の比較結果が得
    られたときに、エラーの発生をシミュレータ制御部(1
    4)へ通知するエラー通知手段(26)と、 を含み、 シミュレータ制御部(14)は、 前記論理検証用プログラムをハードウェア論理シミュレ
    ータ(10)及びソフトウェアシミュレータ(12)に
    ロードする検証プログラムロード手段(28)と、 前記バッファ領域の満杯がハードウェア論理シミュレー
    タ(10)から通知されたときに、ハードウェア論理シ
    ミュレータ(10)に代えてソフトウェアシミュレータ
    (12)を起動するソフトシミュレータ起動手段(3
    0)と、 前記バッファ領域が満杯となった位置までソフトウェア
    側命令実行手段(22)が命令を実行したときに、ソフ
    トウェアシミュレータ(12)に代えてハードウェア論
    理シミュレータ(10)を起動するハードシミュレータ
    起動手段(32)と、 を含む、 ことを特徴とした論理シミュレーション試験装置。
JP6047592A 1994-03-18 1994-03-18 論理シミュレーション試験装置 Withdrawn JPH07262235A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6047592A JPH07262235A (ja) 1994-03-18 1994-03-18 論理シミュレーション試験装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6047592A JPH07262235A (ja) 1994-03-18 1994-03-18 論理シミュレーション試験装置

Publications (1)

Publication Number Publication Date
JPH07262235A true JPH07262235A (ja) 1995-10-13

Family

ID=12779528

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6047592A Withdrawn JPH07262235A (ja) 1994-03-18 1994-03-18 論理シミュレーション試験装置

Country Status (1)

Country Link
JP (1) JPH07262235A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104169928A (zh) * 2012-01-18 2014-11-26 陶氏益农公司 稳定的配对e值

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104169928A (zh) * 2012-01-18 2014-11-26 陶氏益农公司 稳定的配对e值

Similar Documents

Publication Publication Date Title
US8006144B2 (en) Memory testing
JPH07262235A (ja) 論理シミュレーション試験装置
JPH02294739A (ja) 障害検出方式
JP2944321B2 (ja) 論理評価システム
JP2852156B2 (ja) Ic検査装置の自己診断方法
JPH06282599A (ja) 論理検証方法および装置
JP2808985B2 (ja) 情報処理装置及びデバッグ装置
JPS62203240A (ja) 情報処理装置の試験方式
JPH02244232A (ja) 情報処理装置
JPH07105045A (ja) 情報処理装置機能試験プログラムのデバッグ方式
JPS59183443A (ja) デバツグ装置
JPS62194549A (ja) Cpu―io並列動作シミュレーション方法
JPS6146535A (ja) 擬似エラ−設定制御方式
JPS62126443A (ja) シミユレ−タによる試験実行方式
JPS6139136A (ja) 情報処理装置の検査方式
JPS6167146A (ja) 擬似障害発生方式
JPH06222939A (ja) 複数パイプラインの試験方式
JPH0567164A (ja) 論理シミユレーシヨン方式
JPH03252769A (ja) 論理シミュレーション方式
JPS61101845A (ja) 情報処理装置の試験方式
JPS6250858B2 (ja)
JPS59124097A (ja) メモリ検定方法
JPS59229658A (ja) 情報処理装置
JPH04105135A (ja) データ処理装置
JPH02217935A (ja) デバッグ用割込み発生回路

Legal Events

Date Code Title Description
A300 Application deemed to be withdrawn because no request for examination was validly filed

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20010605