CN105093094B - 芯片上电可靠性自动检测装置和检测方法 - Google Patents

Abstract

本发明公开了一种芯片上电可靠性自动检测装置和检测方法，目的是解决现有技术存在的手动操作易造成失误、测量不准确、不适合做长时间、大强度上电检测等技术问题。本发明装置包括用于运行显控软件的PC机和用于芯片测试的测试板。PC机中安装有显控软件，测试板由串口芯片，FPGA，主控芯片，数控电源模块，A/D转换芯片，测试芯片插槽和与测试芯片匹配的插卡组成。进行芯片上电自动检测的方法是：PC机接收测试信息，显控软件将测试信息组装成数据帧并发送到串口芯片，测试板对被测芯片进行测试，由主控芯片的上电可靠性自动检测软件解析从FPGA传来的数据帧。采用本发明能提高测试结果的准确性，测试流程简单，操作简便。

Description

芯片上电可靠性自动检测装置和检测方法

技术领域

本发明涉及芯片自动检测技术领域，特指一种芯片上电可靠性检测装置和检测方法。

背景技术

芯片由外部I/O电路(以下简称I/O电路)和内核电路组成，内核电路是芯片内部的核心运算部分，它由运算单元、寄存器文件、高速缓存和常规存储单元组成，对从外界获取的数据进行高速的运算处理，并通过I/O电路输出到芯片外部。I/O电路是芯片内核与外部引脚连接的桥梁，它主要分布于芯片的外围，具有逻辑输入输出、电平转换、保护芯片等功能，典型的有ESD(Electro-Static Discharge，静电释放)保护电路、上电顺序控制保护电路等。芯片的I/O电路和内核电路采用两路单独供电，这是由于内核电路和I/O电路使用不同的供电电压，并且上电顺序有先后之分。I/O电路的工作电压要保证其具有较强的外部驱动能力，在板级设计时要考虑到与其它芯片的电压匹配，故具有较高的工作电压。在芯片高速运算过程中，为保证电平翻转速度和出于对高集成度电路功耗散热的考虑，内核电路供电电压要低于I/O电路电压，且随着集成电路技术不断发展，芯片的工作频率和集成度不断提高，内核电路电压也在不断降低。

芯片上电顺序有先后之分，主要目的是为了保护芯片。在上电过程中，如果内核电路先获得供电，I/O电路没有得到供电，这时并不会对芯片产生损坏，只是没有输入输出而已。但是如果I/O电路先得到供电，内核电路后得到供电，则有可能会导致芯片和外围引脚同时作为输出端，此时，如果双方输出的值是相反的，那么芯片输出端和外围引脚输出端就会因为反向驱动可能出现大电流，从而减少器件的寿命，甚至损坏器件。

在芯片使用过程中，板级开发时一般可以控制先内核电路再I/O电路的上电顺序，但为避免出现意外干扰，目前业界对芯片上电顺序保护主要采取在芯片的I/O电路中设置上电顺序控制保护电路。上电顺序控制保护电路是I/O电路的一个模块，是芯片本身的一部分，一般由若干晶体管搭接的反相器、电压选择器、交叉耦合电路等部分组成，其所具有的逻辑功能可以在外部上电顺序发生反向时，形成控制信号，该控制信号会控制下一级开关电路截断对I/O电路的供电，在内核电路上电成功后，该控制信号会被修改，开启对I/O电路的供电通路，从而保证了芯片内部正确的上电顺序。

目前尚无芯片上电可靠性自动检测装置，一般通过人工手动操作开关控制I/O电路和内核电路的上电和断电，但手动操作易造成失误，引入额外的干扰；每次手动操作开关控制I/O电路和内核电路的上电和断电，只能测试一次芯片上电运行结果，而且结果判定也是采用示波器和逻辑分析仪等测量方式，在大强度的手动操作中会造成测量不准确，不适合做长时间、大强度上电检测。

发明内容

本发明要解决的技术问题是：针对现有技术存在的手动操作易造成失误、测量不准确、不适合做长时间、高强度重复上电检测等技术问题，本发明提供一种操作简便、可靠性和稳定性高的芯片上电可靠性自动检测装置及检测方法。

为解决上述问题，本发明采取的技术方案为：

一种芯片上电可靠性自动检测装置，包括用于运行显控软件的PC机和用于芯片测试的测试板。所述PC机与测试板通过串口电缆相连并进行通信。

在PC机中安装有显控软件，显控软件接收测试人员输入的测试信息，测试信息包括芯片类型、测试强度(即反复上电的次数)、上电顺序(包括先内核供电后I/O供电和先I/O供电后内核供电两种)、上电电压值以及上电时间间隔(即内核和I/O上电所间隔的时间差)。为避免间隔过长对芯片造成损坏,该时间差应设置在0～1s之间)，显控软件将这些测试信息组装成数据帧通过串口电缆发送给测试板。测试板从PC机接收数据帧，按照数据帧执行相应的功能，采集上电后测试板实测的两路供电值(内核电路工作电压值和I/O电路工作电压值)，以及上电是否成功(上电是否成功是指待测芯片上电后是否正常工作)的结果信息，并将实测的两路供电值和上电是否成功的结果信息回传给PC机，PC机上的显控软件输出芯片上电测试结果：1、每一轮测试上电成功的次数，这是最重要的结果；2、每次上电后测试板实测的两路供电值，这是用于增强该装置可靠性的辅助措施。

PC机中显控软件流程为：

1.从键盘获取用户输入的测试信息(芯片类型、测试强度、上电顺序、上电电压、时间间隔)；

2.将该测试信息封装成数据帧发送至测试板；数据帧的封装格式为：第0个字节储存数据帧头0x68；第一个字节存储芯片类型；第二个和第三个字节存储测试次数；第四个字节存储上电顺序；第五个字节存储第一路上电电压；第六个字节存储第二路上电电压；第七个和第八个字节存储上电时间间隔。

3.显示当前测试信息；

4.等待接收来自于测试板的测试结果，包括两部分：上电成功次数，当前供电电压；

5.接收测试结果，并显示测试结果；

6.结束。

测试板由串口芯片，FPGA(Field-Programmable Gate Array，现场可编程门阵列)，主控芯片，数控电源模块，A/D转换芯片，测试芯片插槽和与测试芯片匹配的插卡组成。

串口芯片通过串口电缆与PC机和主控芯片相连。串口芯片是测试板与PC机的接口，采用标准的串口通信协议，实现测试板与PC机的通信。串口芯片从PC机接收数据帧，将数据帧传给主控芯片，并将从主控芯片获得的测试板的测试结果回传给PC机。

FPGA与主控芯片和测试芯片插槽相连。FPGA是可编程器件，其内部包括可配置逻辑模块，允许无限次的编程。本发明FPGA内的可配置逻辑模块完成以下逻辑功能：FPGA捕捉被测芯片通过测试芯片插槽输出的脉冲信号(被测芯片引脚输出的脉冲信号，通过插卡与插槽连接最后传至FPGA)，并定义一个只读型地址Addr_pulse，当FPGA检测上跳变和下跳变依次发生时，将Addr_pulse置1，Addr_pulse置1表明芯片上电成功，主控芯片通过访问Addr_pulse便可以得知FPGA对脉冲信号采集的结果。

主控芯片与FPGA、串口芯片、A/D转换芯片和数控电源模块相连，主控芯片是DSP(Digital Signal Processor，数字信号处理器)芯片，可以用来快速的实现各种数据处理。主控芯片中写有上电可靠性自动检测软件，上电可靠性自动检测软件从串口芯片接收数据帧并根据PC机中生成数据帧的方式反向解析出数据帧中的测试信息，根据测试信息控制数控电源模块为待测芯片提供电源；主控芯片访问FPGA中Addr_pulse的值，判断被测芯片是否上电成功；主控芯片从A/D转换芯片读取测试插卡的I/O和内核供电的两路电压。

主控芯片的上电可靠性自动检测软件流程为：

1)上电启动，主控芯片从串口芯片接收数据帧；

2)对接收到的数据帧进行解析，方法是根据PC机生成数据帧的方式反向解析，形成测试信息，测试信息包括芯片类型、测试强度(用户希望的测试次数)、上电顺序、上电电压值以及时间间隔；

3)设定记录测试次数的变量i并将i初始化为0；

4)判断i是否大于等于测试强度，如果是则转16)，否则转5)；

5)根据2)解析出的上电电压值确定I/O电路和内核电路两路供电电压；

6)根据2)解析出的上电顺序确定I/O电路和内核电路的上电时间顺序，将I/O电路和内核电路中先上电的电路命名为第一路，后上电的电路命名为第二路；

7)向数控电源模块发送第一路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第一路电源输出，实现对第一路供电；

8)根据2)解析出的时间间隔确定两次上电之间的时间间隔；

9)启动定时器延时；

10)当定时器的延时等于时间间隔时，向数控电源模块发送第二路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第二路电源输出，实现对第二路供电；

11)向A/D转换芯片发送转换启动命令，控制A/D转换芯片从测试芯片插槽采集两路供电的实测电压值；

12)主控芯片访问FPGA的Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，转13)，否则Addr_pulse的值为0，说明被测芯片上电失败，转14)；

13)向串口芯片回传“被测芯片上电成功”的信息，转15)；

14)向串口芯片回传“被测芯片上电不成功”的信息，转16)。

15)测试次数变量i加1，转4)；

16)结束。

数控电源模块是一个可以受数字信号控制是否输出电压和输出电压数值的电源模块。该电源模块为被测芯片供电，应有2路电源输出。若所有被测芯片各路电源的最大值为Vmax，所有被测芯片消耗的最大电流为Imax，则电源模块每路电源输出的电压范围应为0V～Vmax×1.5，输出的电流范围为0A～Imax×2。每路电源是否输出以及输出电压的电压值可通过设置电源模块的控制引脚实现。数控电源模块与主控芯片、测试芯片插槽相连，数控电源模块从主控芯片接收两路供电电压值，根据主控芯片发出的输出使能控制信号向测试芯片插槽输出I/O电路和内核电路两路供电电压，若上电顺序为先I/O电路后内核电路，则将先启动I/O电路供电，后启动内核电路供电；若上电顺序为先内核电路后I/O电路，则将先启动内核电路供电，后启动I/O电路供电。

测试芯片插槽是一个双排孔座。测试芯片插槽固定在测试板上，通过测试板内部走线与数控电源模块、A/D转换芯片、FPGA相连。测试时，将含有被测芯片的插卡插入测试芯片插槽。测试芯片插槽的一个引脚从数控电源模块接收I/O电路供电电压，测试芯片插槽的另一个引脚从数控电源模块接收内核电路供电电压，当被测芯片上电自举成功后被测芯片引脚向FPGA输出脉冲，测试芯片插槽的两个引脚向A/D转换芯片分别提供当前I/O和内核两路电压。

A/D转换芯片与测试芯片插槽和主控芯片相连。A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，并将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片。为了对时间和电压值较为精确的采样，A/D转换芯片要求转换速率高于10kps，分辨率不低于8bit。

插卡是被测芯片插入测试芯片插槽的载体，每一种被测芯片类型对应着一个插卡，不同被测芯片的数据线引脚连接到与之匹配插卡的插针上。插卡要求与被测芯片匹配。插卡通过插槽的两个引脚分别从数据电源模块接收I/O和内核两路电压，对被测芯片上电，当被测芯片上电自举成功后，将脉冲输出至测试芯片插槽，以便FPGA检测。

本发明提供一种采用上述装置进行芯片上电自动检测的检测方法，步骤为：

第一步，将带有被测芯片的插卡插入测试芯片插槽中；

第二步，用串口电缆连接测试板和PC机；

第三步，对测试板供电，除被测芯片所在的插卡，其他芯片都已经正常供电，插卡由数控电源模块根据从主控芯片收到的测试信息单独供电；

第四步，运行PC机上的显控软件；

第五步，PC机接收测试人员输入的测试信息：芯片类型、测试强度、上电顺序、上电电压值以及时间间隔参数；

第六步，显控软件将测试信息组装成数据帧发送到测试板中的串口芯片；

第七步，测试板对被测芯片进行测试，测试过程包括以下步骤：

7.1串口芯片将从PC机接收到的数据帧提供给主控芯片；

7.2主控芯片的上电可靠性自动检测软件解析从串口芯片传来的数据帧，方法是根据PC机生成数据帧的方式反向解析数据帧形成测试信息，测试信息包括芯片类型、测试强度、上电顺序、上电电压值以及时间间隔，设定记录测试次数的变量i并初始化为0，上电成功次数和上电失败次数都初始化为0；

7.3主控芯片的上电可靠性自动检测软件判断当前测试次数i是否到达测试强度，如果未到则转7.4；否则，转第八步；

7.4主控芯片根据上电顺序、上电电压值以及时间间隔，向数控电源模块发送供电电压值和输出使能信号。

7.5数控电源模块根据从主控芯片接收到供电电压值，确定I/O电路和内核电路的两路供电电压，然后按照输出使能信号的控制，向测试芯片插槽输出I/O电路和内核电路依次供电；

7.6被测芯片插槽的两个引脚分别从数控电源模块接收I/O和内核两路电压，将电压提供给被测芯片，当被测芯片上电自举成功后通过数据线引脚向FPGA输出脉冲，FPGA采集该脉冲后将地址Addr_pulse置1，向A/D转换芯片提供当前I/O电路和内核电路两路电压；

7.7 A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片；

7.8主控芯片访问FPGA的地址Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，则记录上电成功次数加一，转7.9；否则Addr_pulse的值为0，说明被测芯片上电失败，则记录上电失败次数加一,转7.9；

7.9主控芯片将上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值通过串口芯片回传给PC机。PC机上的测试软件记录并显示上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值；7.10主控芯片测试程序中测试次数变量i加1，转7.3。

第八步，结束。

与现有上电测试装置相比，本发明具有以下优点：

1、本发明的测试条件和测试结果通过PC机上的测试软件进行输入、输出，芯片上电测试过程不再依赖人工手动操作，PC机测试软件支持多型号芯片的检测，增强了芯片上电测试软件的可重用性，提高了芯片上电测试的灵活性和效率，而且芯片上电测试结果通过测试软件直接输出，避免采用示波器和逻辑分析仪等测量方式进行结果判定，提高了测试结果的准确性，而且测试软件输出信息中包含每次上电后测试板实测的两路供电值，通过该实测值与输入时的两路电压值进行校验，进一步增强该装置的可靠性；

2、自动化程度高，在测试软件中设置好测试条件及芯片测试强度、上电顺序、上电电压、上电时间间隔，本发明的芯片上电测试装置即可以长时间、大强度做自动测试，无需人工干预，简化了测试流程，操作简便；

3、结果可靠，芯片上电成功后由FPGA捕捉自举后的脉冲信号后并由主控芯片通过访问FPGA来判断是否上电成功，避免人为操作测量引入的其他干扰；

4、本发明中为每一种测试芯片类型设计与之相匹配的测试插卡，不同类型的芯片通过插卡可以复用插槽，进而该上电测试装置可以对各种类型的被测芯片进行上电测试，上电测试装置不再依赖于被测芯片类型，允许重用上电测试装置，增强了上电测试装置的可重用性，提高了芯片上电测试的灵活性和效率。

与现有上电测试方法相比，本发明方法具有以下优点：

1.通过设置不同的上电时间间隔、不同的测试强度、以及在允许范围内的电压变动，可以更加全面的测试芯片在不同系统环境下的上电结果；

2.采用采集到的脉冲作为上电成功的判定依据，更有可信度，因为该脉冲是由被测芯片上电成功后，运行实际程序所产生；

附图说明：

图1是本发明上电可靠性自动检测装置逻辑结构图。

图2是本发明上电可靠性自动检测装置中PC机测试软件流程图。

图3是本发明上电可靠性自动检测装置中主控芯片的上电可靠性自动检测软件流程图。

图4是采用本发明上电可靠性自动检测装置进行芯片上电自动检测的方法流程图。

具体实施方式：

以下将结合说明书附图和具体实施例对本发明做进一步详细说明。

如图1所示，本发明提供一种芯片上电可靠性自动检测装置，包括用于运行测试软件的PC机和用于芯片测试的测试板。所述PC机与测试板通过串口电缆相连并进行通信。

PC机中安装有测试软件，测试软件接收测试人员输入的芯片类型、测试强度(即反复上电的次数)、上电顺序(先内核供电后I/O供电，还是反之)、上电电压值以及时间间隔(即内核和I/O上电所间隔的时间差，为避免间隔过长对芯片造成损坏，由软件判定将该时间差限定在1s之内)的控制信息，测试软件将这些控制信息组装成数据帧提交给测试板。测试板从PC机接收数据帧，按照数据帧执行相应的功能，从被测插卡上采集当前上电电压和启动是否成功的结果信息，并将当前上电电压和启动是否成功的结果信息回传给PC机，PC机上的测试软件输出芯片上电测试结果：1、每一轮测试上电成功的次数，这是最重要的结果；2、每次上电后测试板实测的两路供电值，这是用于增强该装置可靠性的辅助措施。

结合图2，PC机中显控软件流程为：

1.从键盘获取用户输入的测试信息(芯片类型、测试强度、上电顺序、上电电压、时间间隔)；

2.将该测试信息组装成数据帧发送至测试板；数据帧的封装格式为：第0个字节储存数据帧头0x68；第一个字节存储芯片类型；第二个和第三个字节存储测试次数；第四个字节存储上电顺序；第五个字节存储第一路上电电压；第六个字节存储第二路上电电压；第七个和第八个字节存储上电时间间隔。

3.显示当前测试信息；

4.等待接收来自于测试板的测试结果，包括两部分：上电成功次数，当前供电电压；

5.接收测试结果，并显示测试结果；

6.结束。

如图1所示，测试板由串口芯片，FPGA，主控芯片，数控电源模块，A/D转换芯片，芯片测试插槽和与测试芯片匹配的插卡组成。

串口芯片与PC机和主控芯片相连。串口芯片是测试板与串口电缆的接口，采用标准的串口通信协议，实现测试板与PC机的通信。串口芯片通过串口电缆从PC机接收数据帧，并将测试板的测试结果通过串口电缆回传给PC机。

FPGA与主控芯片、测试芯片插槽相连。FPGA内的可配置逻辑模块包含以下逻辑功能：FPGA捕捉被测芯片通过测试芯片插槽输出的脉冲信号(被测芯片引脚输出的脉冲信号，通过插卡与插槽连接最后传至FPGA)，并定义一个只读型地址Addr_pulse，当FPGA检测上跳变和下跳变依次发生时，将Addr_pulse置1，Addr_pulse置1表明芯片上电成功，主控芯片通过访问Addr_pulse便可以得知FPGA对脉冲信号采集的结果。

主控芯片与FPGA、串口芯片、A/D转换芯片和数控电源模块相连，主控芯片是DSP芯片，主控芯片中写有上电可靠性自动检测软件，上电可靠性自动检测软件从串口芯片接收数据帧并根据PC机中生成数据帧的方式反向解析出数据帧中的测试信息，根据测试信息控制数控电源模块为待测芯片提供电源；主控芯片访问FPGA中Addr_pulse的值，判断被测芯片是否上电成功；主控芯片从A/D转换芯片读取测试插卡的I/O和内核供电的两路电压。

结合图3，主控芯片的上电可靠性自动检测软件流程为：

3.1上电启动，主控芯片从串口芯片接收数据帧；

3.2对接收到的数据帧进行解析，方法是根据PC机生成数据帧的方式反向解析，形成测试信息，测试信息包括芯片类型、测试强度(用户希望的测试次数)、上电顺序、上电电压值以及时间间隔；

3.3设定记录测试次数的变量i并将i初始化为0；

3.4判断i是否大于等于测试强度，如果是则转3.16，否则转3.5；

3.5根据4.2解析出的上电电压值确定I/O电路和内核电路两路供电电压；

3.6根据4.2解析出的上电顺序确定I/O电路和内核电路的上电时间顺序，将I/O电路和内核电路中先上电的电路命名为第一路，后上电的电路命名为第二路；

3.7向数控电源模块发送第一路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第一路电源输出，实现对第一路供电；

3.8根据3.2解析出的时间间隔确定两次上电之间的时间间隔；

3.9启动定时器延时；

3.10当定时器的延时等于时间间隔时，向数控电源模块发送第二路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第二路电源输出，实现对第二路供电；

3.11向A/D转换芯片发送转换启动命令，控制A/D转换芯片从测试芯片插槽采集两路供电的实测电压值；

3.12主控芯片访问FPGA的Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，转3.13，否则Addr_pulse的值为0，说明被测芯片上电失败，转3.14；

3.13向串口芯片回传“被测芯片上电成功”的信息，转3.15；

3.14向串口芯片回传“被测芯片上电不成功”的信息，转3.16。

3.15测试次数变量i加1，转3.4；

3.16结束。

数控电源模块是一个可以受数字信号控制是否输出电压和输出电压数值的电源模块。该电源模块为被测芯片供电，有2路电源输出。若所有被测芯片各路电源的最大值为Vmax，消耗的最大电流为Imax，则电源模块每路电源输出的电压范围应为0V～Vmax×1.5，输出的电流范围为0A～Imax×2。每路电源是否输出以及输出电压的电压值通过设置电源模块的控制引脚实现。数控电源模块与主控芯片、测试芯片插槽相连，数控电源模块从主控芯片接收两路供电电压值，根据主控芯片发出的输出使能控制信号向测试芯片插槽输出I/O电路和内核电路两路供电电压，若上电顺序为先I/O电路后内核电路，则将先启动I/O电路供电，后启动内核电路供电；若上电顺序为先内核电路后I/O电路，则将先启动内核电路供电，后启动I/O电路供电

A/D转换芯片与测试芯片插槽和主控芯片相连。A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，并将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片。

测试芯片插槽采用双排孔座实现。测试芯片插槽固定在测试板上，通过测试板内部走线与数控电源模块、A/D转换芯片、FPGA相连。测试时，将含有被测芯片的插卡插入测试芯片插槽。测试芯片插槽的一个引脚从数控电源模块接收I/O电路供电电压，测试芯片插槽的另一个引脚从数控电源模块接收内核电路供电电压，当被测芯片上电自举成功后被测芯片引脚向FPGA输出脉冲，测试芯片插槽的两个引脚向A/D转换芯片分别提供当前I/O和内核两路电压。

插卡是被测芯片插入测试芯片插槽的载体，每一种被测芯片类型对应着一个插卡，不同被测芯片的数据线引脚连接到与之匹配插卡的插针上。插卡要求与被测芯片匹配。插卡通过插槽的两个引脚分别从数据电源模块接收I/O和内核两路电压，对被测芯片上电，当被测芯片上电自举成功后，将脉冲输出至测试芯片插槽，以便FPGA检测。

图4是采用上述装置进行芯片上电自动检测的检测方法流程图，步骤为：

第一步，将带有被测芯片的插卡插入测试芯片插槽中；

第二步，用串口电缆连接测试板和PC机；

第三步，对测试板供电，除被测芯片所在的插卡，其他芯片都已经正常供电，插卡由数控电源模块根据从主控芯片收到的测试信息单独供电；

第四步，运行PC机上的显控软件；

第五步，测试人员向PC机输入测试信息：芯片类型、测试强度、上电顺序、上电电压值以及时间间隔参数；

第六步，显控软件将测试信息组装成数据帧发送到测试板中的串口芯片；

第七步，测试板对被测芯片进行测试，测试过程包括以下步骤：

7.1串口芯片将从PC机接收到的数据帧提供给主控芯片；

7.2主控芯片的上电可靠性自动检测软件解析从串口芯片传来的数据帧，方法是根据PC机生成数据帧的方式反向解析数据帧形成测试信息，测试信息包括芯片类型、测试强度、上电顺序、上电电压值以及时间间隔，设定记录测试次数的变量i并初始化为0，上电成功次数和上电失败次数都初始化为0；

7.3主控芯片的上电可靠性自动检测软件判断当前测试次数i是否到达测试强度，如果未到则转7.4；否则，转第八步；

7.4主控芯片根据上电顺序、上电电压值以及时间间隔，向数控电源模块发送供电电压值和输出使能信号。

7.5数控电源模块根据从主控芯片接收到供电电压值，确定I/O电路和内核电路的两路供电电压，然后按照输出使能信号的控制，向测试芯片插槽输出I/O电路和内核电路依次供电；

7.6被测芯片插槽的两个引脚分别从数控电源模块接收I/O和内核两路电压，将电压提供给被测芯片，当被测芯片上电自举成功后通过数据线引脚向FPGA输出脉冲，FPGA采集该脉冲后将地址Addr_pulse置1，向A/D转换芯片提供当前I/O电路和内核电路两路电压；

7.7 A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片；

7.8主控芯片访问FPGA的地址Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，则记录上电成功次数加一，转7.9；否则Addr_pulse的值为0，说明被测芯片上电失败，则记录上电失败次数加一,转7.9；

7.9主控芯片将上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值通过串口芯片回传给PC机。PC机上的测试软件记录并显示上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值；

7.10主控芯片测试程序中测试次数变量i加1，转7.3。

第八步，结束。

Claims (8)

1.一种芯片上电可靠性自动检测装置，其特征在于芯片上电可靠性自动检测装置包括用于运行显控软件的PC机和用于芯片测试的测试板，PC机与测试板通过串口电缆相连并进行通信；

PC机中安装有显控软件，显控软件接收测试人员输入的测试信息，测试信息包括芯片类型、测试强度即反复上电的次数、上电顺序即先内核供电后I/O供电还是先I/O供电后内核供电、上电电压值以及上电时间间隔即内核和I/O上电所间隔的时间差；显控软件将测试信息组装成数据帧通过串口电缆发送给测试板；测试板从PC机接收数据帧，按照数据帧执行相应的功能，采集上电后测试板实测的两路供电值即内核电路工作电压值和I/O电路工作电压值，以及上电是否成功的结果信息，并将实测的两路供电值和上电是否成功的结果信息回传给PC机，PC机上的显控软件输出芯片上电测试结果，测试结果包括每一轮测试上电成功的次数，每次上电后测试板实测的两路供电值；

测试板由串口芯片，现场可编程门阵列FPGA，主控芯片，数控电源模块，A/D转换芯片，测试芯片插槽和与测试芯片匹配的插卡组成；

串口芯片通过串口电缆与PC机和主控芯片相连，串口芯片是测试板与PC机的接口，采用标准的串口通信协议，实现测试板与PC机的通信，串口芯片从PC机接收数据帧，将数据帧传给主控芯片，并将从主控芯片获得的测试板的测试结果回传给PC机；

FPGA与主控芯片和测试芯片插槽相连，FPGA内的可配置逻辑模块完成以下逻辑功能：FPGA捕捉被测芯片通过测试芯片插槽输出的脉冲信号，并定义一个只读型地址Addr_pulse，当FPGA检测上跳变和下跳变依次发生时，将Addr_pulse置1，Addr_pulse置1表明芯片上电成功，主控芯片通过访问Addr_pulse便可以得知FPGA对脉冲信号采集的结果；

主控芯片与FPGA、串口芯片、A/D转换芯片和数控电源模块相连，主控芯片是数字信号处理器DSP芯片，主控芯片中写有上电可靠性自动检测软件，上电可靠性自动检测软件从串口芯片接收数据帧并根据PC机中生成数据帧的方式反向解析出数据帧中的测试信息，根据测试信息控制数控电源模块为被测芯片提供电源；主控芯片访问FPGA中Addr_pulse的值，判断被测芯片是否上电成功；主控芯片从A/D转换芯片读取测试插卡的I/O和内核供电的两路电压；

数控电源模块是一个可以受数字信号控制是否输出电压和输出电压数值的电源模块，该电源模块为被测芯片供电，有2路电源输出；每路电源是否输出以及输出电压的电压值通过设置电源模块的控制引脚实现；数控电源模块与主控芯片、测试芯片插槽相连，数控电源模块从主控芯片接收两路供电电压值，根据主控芯片发出的输出使能控制信号向测试芯片插槽输出I/O电路和内核电路两路供电电压，若上电顺序为先I/O电路后内核电路，则将先启动I/O电路供电，后启动内核电路供电；若上电顺序为先内核电路后I/O电路，则将先启动内核电路供电，后启动I/O电路供电；

测试芯片插槽是双排孔座，测试芯片插槽固定在测试板上，通过测试板内部走线与数控电源模块、A/D转换芯片、FPGA相连；含有被测芯片的插卡插入测试芯片插槽，测试芯片插槽的一个引脚从数控电源模块接收I/O电路供电电压，测试芯片插槽的另一个引脚从数控电源模块接收内核电路供电电压，当被测芯片上电自举成功后被测芯片引脚向FPGA输出脉冲，测试芯片插槽的两个引脚向A/D转换芯片分别提供当前I/O和内核两路电压；

A/D转换芯片与测试芯片插槽和主控芯片相连，A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，并将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片；

插卡是被测芯片插入测试芯片插槽的载体，每一种被测芯片类型对应着一个插卡，不同被测芯片的数据线引脚连接到与之匹配插卡的插针上；插卡要求与被测芯片匹配；插卡通过插槽的两个引脚分别从数据电源模块接收I/O和内核两路电压，对被测芯片上电，当被测芯片上电自举成功后，将脉冲输出至测试芯片插槽。

2.如权利要求1所述的芯片上电可靠性自动检测装置，其特征在于PC机中显控软件流程为：

2.1从键盘获取用户输入的测试信息，测试信息包括芯片类型、测试强度、上电顺序、上电电压、时间间隔；

2.2将该测试信息封装成数据帧发送至测试板；

2.3显示当前测试信息；

2.4等待接收来自于测试板的测试结果，包括两部分：上电成功次数，当前供电电压；

2.5接收测试结果，并显示测试结果；

2.6结束。

3.如权利要求2所述的芯片上电可靠性自动检测装置，其特征在所述数据帧的封装格式为：第0个字节储存数据帧头0x68；第一个字节存储芯片类型；第二个和第三个字节存储测试次数；第四个字节存储上电顺序；第五个字节存储第一路上电电压；第六个字节存储第二路上电电压；第七个和第八个字节存储上电时间间隔。

4.如权利要求1所述的芯片上电可靠性自动检测装置，其特征在于主控芯片的上电可靠性自动检测软件流程为：

4.1上电启动，主控芯片从串口芯片接收数据帧；

4.2对接收到的数据帧进行解析，方法是根据PC机生成数据帧的方式反向解析，形成测试信息，测试信息包括芯片类型、测试强度、上电顺序、上电电压值以及时间间隔；

4.3设定记录测试次数的变量i并将i初始化为0；

4.4判断i是否大于等于测试强度，如果是则转4.16，否则转4.5；

4.5根据4.2解析出的上电电压值确定I/O电路和内核电路两路供电电压；

4.6根据4.2解析出的上电顺序确定I/O电路和内核电路的上电时间顺序，将I/O电路和内核电路中先上电的电路命名为第一路，后上电的电路命名为第二路；

4.7向数控电源模块发送第一路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第一路电源输出，实现对第一路供电；

4.8根据4.2解析出的时间间隔确定两次上电之间的时间间隔；

4.9启动定时器延时；

4.10当定时器的延时等于时间间隔时，向数控电源模块发送第二路供电电压值，并向数控电源模块发送输出使能控制信号，以使能第二路电源输出，实现对第二路供电；

4.11向A/D转换芯片发送转换启动命令，控制A/D转换芯片从测试芯片插槽采集两路供电的实测电压值；

4.12主控芯片访问FPGA的Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，转4.13，否则Addr_pulse的值为0，说明被测芯片上电失败，转4.14；

4.13向串口芯片回传“被测芯片上电成功”的信息，转4.15；

4.14向串口芯片回传“被测芯片上电不成功”的信息，转4.16；

4.15测试次数变量i加1，转4.4；

4.16结束。

5.如权利要求1所述的芯片上电可靠性自动检测装置，其特征在于上电时间间隔设置在0～1s之间。

6.如权利要求1所述的芯片上电可靠性自动检测装置，其特征在于电源模块每路电源输出的电压范围为0V～Vmax×1.5，输出的电流范围为0A～Imax×2，Vmax为所有被测芯片各路电源的最大值，Imax为被测芯片消耗的最大电流。

7.如权利要求1所述的芯片上电可靠性自动检测装置，其特征在于A/D转换芯片要求转换速率高于10kps，分辨率不低于8bit。

8.一种采用如权利要求1所述芯片上电可靠性自动检测装置进行芯片上电自动检测的检测方法，步骤为：

第一步，将带有被测芯片的插卡插入测试芯片插槽中；

第二步，用串口电缆连接测试板和PC机；

第三步，对测试板供电，除被测芯片所在的插卡，其他芯片都已经正常供电，插卡由数控电源模块根据从主控芯片收到的测试信息单独供电；

第四步，运行PC机上的显控软件；

第五步，PC机接收测试人员输入的测试信息：芯片类型、测试强度、上电顺序、上电电压值以及时间间隔参数；

第六步，显控软件将测试信息组装成数据帧发送到测试板中的串口芯片；

第七步，测试板对被测芯片进行测试，测试过程包括以下步骤：

7.1串口芯片将从PC机接收到的数据帧提供给主控芯片；

7.2主控芯片的上电可靠性自动检测软件解析从串口芯片传来的数据帧，方法是根据PC机生成数据帧的方式反向解析数据帧形成测试信息，测试信息包括芯片类型、测试强度、上电顺序、上电电压值以及时间间隔，设定记录测试次数的变量i并初始化为0，上电成功次数和上电失败次数都初始化为0；

7.3主控芯片的上电可靠性自动检测软件判断当前测试次数i是否到达测试强度，如果未到则转7.4；否则，转第八步；

7.4主控芯片根据上电顺序、上电电压值以及时间间隔，向数控电源模块发送供电电压值和输出使能信号；

7.5数控电源模块根据从主控芯片接收到供电电压值，确定I/O电路和内核电路的两路供电电压，然后按照输出使能信号的控制，向测试芯片插槽输出I/O电路和内核电路依次供电；

7.6被测芯片插槽的两个引脚分别从数控电源模块接收I/O和内核两路电压，将电压提供给被测芯片，当被测芯片上电自举成功后通过数据线引脚向FPGA输出脉冲，FPGA采集该脉冲后将地址Addr_pulse置1，向A/D转换芯片提供当前I/O电路和内核电路两路电压；

7.7A/D转换芯片从测试芯片插槽接收当前I/O电路和内核电路的两路供电电压，将两路供电电压模拟信号转换成数字信号，将电压数字信号提交给主控芯片；

7.8主控芯片访问FPGA的地址Addr_pulse，如果Addr_pulse的值为1，说明被测芯片上电成功，则记录上电成功次数加一，转7.9；否则Addr_pulse的值为0，说明被测芯片上电失败，则记录上电失败次数加一,转7.9；

7.9主控芯片将上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值通过串口芯片回传给PC机，PC机上的测试软件记录并显示上电成功次数、上电失败次数以及当前I/O电路和内核电路两路电压值；

7.10主控芯片测试程序中测试次数变量i加1，转7.3；

第八步，结束。