CN112987616A - 一种基于磁变量信号的超高速电子包采集系统与方法 - Google Patents

Abstract

本发明提供一种基于磁变量信号的超高速电子包采集系统与方法，涉及管道检测技术领域。本系统包括电池、供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块、ARM处理模块、数据存储模块、数据上传模块、上位机模块；基于FPGA及ARM实现了多通道传感器差分数据的高速采集、存储及上传功能，并通过ARM和上位机管理软件通信对数据实现文件管理功能，该系统还通过并行存储实现磁场数据的备份。系统的磁数据采集速度最高达到300Mbps，数据上传速度最高达到900Mbps，设备工作温度范围为‑40‑85℃，系统还具有实时显示传感器数据、电池余量检测、电池短路保护、传感器短路保护、上位机授时等功能。

Description

一种基于磁变量信号的超高速电子包采集系统与方法

技术领域

本发明涉及管道检测技术领域，尤其涉及一种基于磁变量信号的超高速电子包采集系统与方法。

背景技术

电子包系统是管道检测装置中磁场数据采集的核心部分，负责对各类管道漏磁及涡流传感器返回的数据进行采集、存储、上传，通过数据解析管道中的问题，精准定位缺陷位置及类型，进而对管道进行优化。

衡量电子包性能的参数包括磁场数据采集速度、磁场数据存储速度、数据上传速度以及数据存储空间等，其中磁场数据采集速度决定了同一长度管道的采集时间，数据上传速度决定了装置采集数据后，从电子包上传至电脑端的速度。

当前市场电子包性能存在以下不足：

1.磁场数据采集速度最大为40Mbps，造成数据采集时间长，降低系统稳定性；

2.数据上传速度最大为100Mbps，上传需要几十或者上百小时，极大的消耗了人力物力；

3.存储数据没有备份，上传过程中一旦出现问题无法修复，系统可靠性低；

4.针对磁场数据的特殊性，数据没有使用压缩算法，冗余度大，不能有效利用存储空间；

5.系统使用电池供电，缺乏对电池的电量监控，不能准确评估系统剩余使用时间；

6.系统鲁棒性差，某一模块损坏造成整机数据采集无效，系统效率低。

发明内容

针对现有技术存在的不足，本发明提供一种基于磁变量信号的超高速电子包采集系统与方法。

本发明的技术方案：

一种基于磁变量信号的超高速电子包采集系统，包括电池、供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块、ARM处理模块、数据存储模块、数据上传模块、上位机模块；

所述电池余量检测模块连接所述电池的输出端，检测电池的电压电流信息；

所述供电模块的输入端连接所述电池余量检测模块的输出端，为系统提供工作电压；

所述短路保护模块的输入端连接电池的输出端，所述短路保护模块的输出端连接供电模块输出端及待测管道传感器电源；

所述高速差分采集模块采用低压差分信号技术LVDS，多通道并行采集待测管道中传感器上传的数据，并将传感器上传数据传输至FPGA处理模块；

所述FPGA处理模块采集高速差分模块采集模块的传感器数据，使用动态压缩算法进行数据压缩，通过PCIe上传给ARM处理模块；

所述ARM处理模块通过PCIe接收压缩后的传感器数据，，将数据传输至所述数据存储模块；所述数据存储模块为TF卡阵列或者 SATA阵列；

所述数据上传模块为USB3.0接口，用于将数据存储模块中的数据上传至上位机模块；

所述上位机模块包括计算机以及存储路径切换器，用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程；

所述供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块焊接于同一电路板中，所述数据存储模块、数据上传模块、ARM处理模块焊接于另一电路板中，两层电路板通过排针排母硬性相连。

另一方面，一种基于磁变量信号的超高速电子包采集方法，基于前述一种基于磁变量信号的超高速电子包采集系统实现，包括以下步骤：

步骤1：将超高速电子包采集系统安装于管道检测装置中，上电系统工作，电池余量检测模块输出电池余量参数给ARM处理模块，传输电池余量参数至上位机进行显示；

步骤2：将管道检测装置布置在实际待测管道中，管道检测装置的里程轮运动后触发超高速电子包采集系统开始采集传感器数据；

步骤3：高速差分采集模块对传感器数字信号采集处理，将差分信号转换为单端信号；

步骤4：FPGA处理模块并行采集高速差分采集模块输出的单端信号，使用动态压缩算法进行数据压缩，并通过PCIe与ARM处理模块进行通信，传输数据；

步骤4.1：FPGA处理模块并行采集传感器的漏磁数据，测径数据，应力数据，采用的是SPI总线的协议，其中由FPGA提供CS信号，传感器汇线盒接收到CS信号后，向FPGA反馈CLK时钟及DATA数据信号， FPGA对里程传感器反馈的里程脉冲进行采集，进行记录，同时对管道中温度传感器反馈信息进行采集，所有采集到的通道信息，全部存放在FPGA内部的FIFO中；

步骤4.2：对管道检测装置中里程传感器数据的解析，判断当前设备是否进入检测模式；当进入检测模式，通过FPGA内部的分频器，产生触发信号，启动管道中的漏磁传感器、应力传感器、测径传感器采集数据。

步骤4.3：每完成一次数据采集，FPGA需要将一次采集的数据从FIFO中读取出来进行整合，将所有传感器的数据整合成一个完整的数据帧，使用动态压缩算法存储在FPGA的DDR中；所述动态压缩算法为，当DDR中存满100个点后，对于漏磁信号执行下述操作：

步骤S1：分别计算100个点的轴向数据x_i与径向数据y_i差值，形成xy_i；以及轴向数据x_i与周向数据z_i的差值，形成xz_i，其中i=1,2，…，100；

步骤S2：分别计算xy_i，xz_i的均值求得mean（xy_i）,mean（xz_i）；

步骤S3：分别计算xy_i-mean（xy_i）和xz_i-mean（xz_i），形成新的序列xye_i，xze_i；

步骤S4：若xye_i的最大值max（xye_i）<5且最小值min（xye_i）>-5,则径向数据不记录，并令是否记录径向数据的标志位iFlagy=0,否则iFlagy=1；

步骤S5：若xze_i的最大值max（xze_i）<5且最小值min（xze_i）>-5,则周向数据不记录，并令是否记录周向数据的标志位iFlagz=0,否则iFlagz=1；

步骤S6：计算100个点的轴向数据x_i与径向数据y_i的均值Xm，将100个点的轴向数据x_i与径向数据y_i累加除以200，得到均值Xm；

步骤S7：计算每个点x_i与Xm的误差e_i，并计算max(e_i)-min(e_i)；

步骤S8：若max(e_i)-min(e_i)<5,令单双字节标志位iFlag=0,不记录x_i具体数值；

若5≤max(e_i)-min(e_i) ≤256, x_i记录为单字节，并令单双字节标志位iFlag=1；

若max(e_i)-min(e_i)>256，x_i记录为双字节，并令单双字节标志位iFlag=2；

步骤S9：将Xm数值记录为一个双字节整型，iFlagy，iFlagz，iFlag分别记录为单字节整型。

对于应力及测径数据执行下述操作：

步骤D1：对1 到100个采集的数据分别乘以1000，取整数；

步骤D2：每种数据单独计算100个点的均值Dm， Dm=(d₁+d₂+…+d₁₀₀)/100， 其中d₁，d₂，...，d₁₀₀分别为前述100个点的均值；

步骤D3：计算每个点d_i与Dm的误差f_i，并计算max(f_i)-min(f_i)；

步骤D4：若max(f_i)-min(f_i)<2,令单双字节标志位iFlag=0,不记录d_i具体数值；

若2≤max(f_i)-min(f_i) ≤256, d_i记录为单字节，并令单双字节标志位iFlag=1；

若max(f_i)-min(f_i)>256, d_i记录为双字节，并令单双字节标志位iFlag=2；

步骤D5：将Dm数值记录为一个双字节整型，iFlag记录为单字节整型。

步骤4.4：将100个点数据存储到缓存中，FPGA与ARM之间通过PCIe进行通信，在FPGA端读取DDR中的数据，将数据分解成不同的TLP包，通过PCIe将数据传输到ARM处理模块。

步骤5：ARM处理模块将数据通过USB3.0接口写入到存储阵列中，完成磁数据采集功能；

步骤6：管道检测装置完成数据采集后，利用USB3.0接口和串口与上位机连接；

步骤7：上位机下发数据上传指令，通过串口与ARM处理模块通信，ARM更改存储阵列读取模式；存储阵列通过存储路径切换器分成两路单独的USB3.0通道，两通道不能同时工作，通过存储路径切换器在ARM处理模块和上位机端进行通道切换：

步骤7.1：系统进入采集状态，ARM处理模块发送使能信号至存储路径切换器， 存储路径切换器控制ARM处理模块的芯片状态引脚为低电平，存储路径切换器切换器与ARM处理模块联通；

步骤7.2：采集数据过程中，ARM主控单元从FPGA控制器读取传感器数据并以文件形式保存在存储阵列中；

步骤7.3：系统进入上传状态，计算机通过串口通信下发给ARM处理模块上传数据命令；

步骤7.4：ARM处理器接收到上传命令后，发送使能信号至存储路径切换器，存储路径切换器切换ARM处理模块的芯片状态引脚为高电平，存储路径切换器与计算机联通；

步骤7.5：上传数据过程中，上位机以盘符的形式识别每个存储单元，实现存储单元内文件的拷贝粘贴；

步骤7.6：存储阵列通过USB3.0接口将数据以文件形式上传至计算机；用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程。

本发明的有益效果：

为应对管道检测装置中电子包磁场数据采集速度低、数据无备份、数据上传速度低、系统鲁棒性差等问题，本发明提出一种基于磁变量信号的超高速电子包采集系统及方法，具备以下优势：

1.磁场数据采集速度提高至300Mbps，可以缩短管道检测时间；

2.磁场数据存储模块采用并行存储模式，对采集数据进行备份，可以提高系统可靠性；

3.数据上传速度提高至900Mbps，可以缩短数据上传时间，提高管道检测数据分析效率；

4.使用动态压缩算法进行数据压缩，降低数据冗余度，提存储效率；

5.具备电池容量检测功能，实时显示剩余可用里程数，易于判断系统使用时间；

6.具备电池及传感器短路保护，某一传感器损坏不影响系统使用，系统鲁棒性好；

7.具备上位机实时显示通道数据状态及授时功能，利于增加数据辨识性。

附图说明

图1为本发明超高速电子包采集系统结构示意图；

图2为本发明实施例中高速差分采集模块的电路图；

图3为本发明实施例中短路保护模块电路图；

图4为本发明实施例中电池余量检测模块电路图；

图5为本发明实施例中FPGA处理模块结构示意图；

图6为本发明实施例中ARM处理模块结构示意图；

图7为本发明实施例中串口接口电路图；

图8为本发明实施例中USB3.0接口电路图；

图9为本发明实施例中存储阵列控制结构示意图；

图10为本发明实施例中供电模块电路图；

图11为本发明实施例中软件控制逻辑图。

具体实现方式

下面结合附图对本发明的一种实现方式作详细说明。

下面结合附图对本发明的一种实现方式作详细说明。

一种基于磁变量信号的超高速电子包采集系统，包括电池、供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块、ARM处理模块、数据存储模块、数据上传模块、上位机模块；

本实施例中如图1所示为本发明一种超高速电子包采集系统结构示意图，该系统基于FPGA+ARM架构设计，FPGA完成数据采集及传输，ARM实现自定义文件系统，存储阵列控制以及与上位机通信完成数据上传功能。FPGA与ARM之间使用PCIe通讯，数据传输速度最大可以到5Gbps；系统可以搭载TF卡或者SATA，TF卡阵列的写入速度可以达到720Mbps，SATA阵列的写入速度可以到3Gbps；数据上传选择USB3.0模式，上传速度最大可以到5Gbps；同时系统还具有传感器短路保护、电池保护、电池电量检测、上位机授时等功能。

所述电池余量检测模块连接所述电池的输出端，检测电池的电压电流信息；根据设备使用时间，计算出耗电量，再用电池标称容量做差值计算电池剩余可用容量；

如图4所示为本实施例中电池余量检测模块电路图，使用高精度、低温飘的电阻进行电压检测；电流检测使用高性能的ZXCT1009检测芯片，通过电阻转换为电压参数，可检测范围为0-2.5V，检测精度为1%，功耗低，工作电流仅为4uA。将电池电压电流参数反馈给ARM处理模块，通过数据分析后，结合系统使用记录中的参数，计算出电池的电量剩余，反馈给上位机进行显示和预警。

所述供电模块的输入端连接所述电池余量检测模块的输出端，为电子包采集系统提供5V和3.3V的工作电压，为传感器及汇线盒部分提供10.8-12V工作电压；

所述短路保护模块的输入端连接电池的输出端，所述短路保护模块的输出端连接供电模块输出端及待测管道传感器电源，保护两部分，一部分是保护电池输出，一部分是保护传感器及汇线盒电源输入，某一路传感器故障不会影响系统整体采集；

如图3所示为本实施例短路保护模块电路图，该电路采用了德州仪器半导体的TPS259631电流控制芯片，该芯片具备高集成度的电源管理和保护功能，具备可配置的电流保护阈值，区间范围为0.125-2A，监测精度为5.5%，通过上述的外围阻容元件即可配置短路保护、电流过载、脉冲电流等电路保护功能，这样即使某一组传感器出现了故障，整个电子包系统依然能够正常采集数据，不受影响。

所述高速差分采集模块采用低压差分信号技术LVDS，多通道并行采集待测管道中传感器上传的数据，并将传感器上传数据传输至FPGA处理模块；

本实施例中如图2所示为本发明的高速差分采集模块的电路图，该电路采用了安森美半导体的FIN1048高速差分采集芯片，该芯片利用低压差分信号技术实现数据接收功能，可以实现400Mbps采集速度，传输延迟最高为0.4ns，3.3V低电压供电，芯片功耗低，采集工作电流为15mA，而且一个芯片包含四组差分信号接收模块，集成度高，同时具备开路及短路保护功能，可靠性高。

所述FPGA处理模块采集高速差分模块采集模块的传感器数据，使用动态压缩算法进行数据压缩，通过PCIe上传给ARM处理模块；

所述ARM处理模块通过PCIe接收压缩后的传感器数据，将数据传输至所述数据存储模块；所述数据存储模块为TF卡阵列或者 SATA阵列；

如图6所示为本实施例ARM处理模块结构示意图，ARM处理器选用恩智浦公司的LS2028A处理器，搭载两个64位Cortex-A72内核，具有2个PCIe 3.0接口，2个USB 3.0接口。ARM主控模块与FPGA控制器之间通过I/O控制线和PCIe相连。I/O控制线用于控制FPGA的工作状态，PCIe用于传感器数据传输。ARM通过千兆以太网或USB3.0接口与客户系统相连，客户可以通过ssh登陆主控模块的linux系统进行控制管理。用户可以通过FTP服务器读取数据存储模块内的文件，在数据采集过程中，可通过网卡发送udp消息的方式将当前传感器数据上报给客户系统；

所述数据上传模块为USB3.0接口，用于将数据存储模块中的数据上传至上位机模块；

所述上位机模块包括计算机以及存储路径切换器，用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程；

所述供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块焊接于同一电路板中，所述数据存储模块、数据上传模块、ARM处理模块焊接于另一电路板中，两层电路板通过排针排母硬性相连。

管道检测装置置于管道中采集磁场数据时，高速差分采集模块将传感器的数字差分信号转变为单端信号，FPGA处理模块采集此单端信号，通过PCIe传输给ARM处理模块，ARM处理模块将传感器数据存储在TF卡阵列或者 SATA阵列中，完成数据采集功能；管道检测装置采集完数据后，上位机下发指令通过串口与ARM处理模块进行通信，从电子包获取数据，ARM处理模块接收指令后从数据存储模块读取数据，通过USB3.0接口上传至计算机，完成数据上传功能。

如图5所示为实施例中FPGA处理模块结构示意图，FPGA芯片选用的Xilinx系列的ARTIX-7 XC7A100T，支持PCIe x2。FPGA程序主要的功能是完成漏磁，测径，应力，里程，温度等数据的采集，将所有通道的信息进行整合后，通过PCIe将数据传输到ARM中。其主要功能分为以下三个部分：

通道数据采集处理部分：漏磁，测径以及应力通道采用的是SPI总线的协议，其中由FPGA提供CS信号，传感器汇线盒接收到CS信号后，会向FPGA反馈CLK时钟及DATA数据信号。FPGA支持采集高到50MHz的类SPI串行数据，FPGA对采集里程传感器反馈的里程脉冲进行采集，同时进行记录，同时对温度传感器反馈信息进行采集，所有采集到的通道信息，全部存放在FPGA内部的FIFO中。

核心控制处理部分：核心控制模块主要通过对里程传感器数据的解析，判断当前设备是否进入检测模式。当进入检测模式，通过FPGA内部的分频器，产生稳定的200us的触发信号，启动外部传感器设备对数据的采集。

数据整合处理部分：完成一次数据采集，FPGA需要将一次采集的数据从FIFO中读取出来进行整合，将所有传感器的数据整合成一个完整的数据帧，使用动态压缩算法存储在FPGA的DDR中；

如图7、图8所示分别为本实施例串接口以及USB3.0接口电路图，其中串口使用CH340E芯片进行ARM串口到USB通用接口的转换，CH340E是一个USB总线的转接芯片；USB3.0使用FT601Q 芯片，该芯片实现USB3.0与16/32bit并行IO接口之间的数据传输，兼容支持USB3.0（5Gbps）,向下兼容USB2.0（480Mbps）传输，支持2种FIFO传输协议，最大传输可达400MB/s，芯片内部有16K字节的缓冲区，可以进行数据的大吞吐量操作，芯片支持多种IO电压，可以与多种控制模块连接使用。

如图9所示为本实施例数据存储模块的存储阵列控制示意图，固态存储模块可采用大容量TF卡或固态硬盘。存储模块通过转换模块转为统一的USB3.0接口与USB3.0 hub连接，采用此种方式，易于存储模块的灵活配置。对于功耗限制严格的系统，可采用多个TF/SD卡组成存储模块组，对于追求最高速度应用的系统可以采用级联多个高速固态硬盘或U盘组成存储模块组。

如图10所示为本实施例供电模块电路图，供电模块分为三个部分，一部分输出给传感器模块进行供电；一部分用于转换为FPGA处理模块使用的5V电源，一部分用于转换为其他模块使用的3.3V电源，这两处电源使用的电源管理芯片均为德州仪器的LM2670系列，该芯片具有高达94%的电源效率，具有3A的功率输出能力，集成度高，外围分立元件少，内阻小，内部集成了260Khz的PWM控制模块，具有热管理功能及电路保护功能。

另一方面，一种基于磁变量信号的超高速电子包采集方法，基于前述一种基于磁变量信号的超高速电子包采集系统实现，包括以下步骤：

步骤1：将超高速电子包采集系统安装于管道检测装置中，上电系统工作，电池余量检测模块输出电池余量参数给ARM处理模块，传输电池余量参数至上位机进行显示；

步骤2：将管道检测装置布置在实际待测管道中，管道检测装置的里程轮运动后触发超高速电子包采集系统开始采集传感器数据；

步骤3：高速差分采集模块对传感器数字信号采集处理，将差分信号转换为单端信号；

步骤4：FPGA处理模块并行采集高速差分采集模块输出的单端信号，使用动态压缩算法进行数据压缩，并通过PCIe与ARM处理模块进行通信，传输数据；

步骤4.1：FPGA处理模块并行采集漏磁传感器数据、应力传感器数据及测径传感器数据，采用的是SPI总线的协议，其中由FPGA提供CS信号，传感器汇线盒接收到CS信号后，向FPGA反馈CLK时钟及DATA数据信号，FPGA支持采集50MHz的SPI串行数据，FPGA对里程传感器反馈的里程脉冲进行采集，进行记录，同时对管道中温度传感器反馈信息进行采集，所有采集到的通道信息，全部存放在FPGA内部的FIFO中；

步骤4.2：对管道检测装置中里程传感器数据的解析，判断当前设备是否进入检测模式；当进入检测模式，通过FPGA内部的分频器，产生200us的触发信号，启动管道中的漏磁传感器、应力传感器、测径传感器采集数据。

步骤4.3：每完成一次数据采集，FPGA需要将一次采集的数据从FIFO中读取出来进行整合，将所有传感器的数据整合成一个完整的数据帧，使用动态压缩算法存储在FPGA的DDR中；所述动态压缩算法为，当DDR中存满100个点后，对于漏磁信号执行下述操作：

步骤S1：分别计算100个点的轴向数据x_i与径向数据y_i差值，形成xy_i；以及轴向数据x_i与周向数据z_i的差值，形成xz_i，其中i=1，2，…，100；

步骤S2：分别计算xy_i，xz_i的均值求得mean（xy_i）,mean（xz_i）；

步骤S3：分别计算xy_i-mean（xy_i）和xz_i-mean（xz_i），形成新的序列xye_i，xze_i；

步骤S4：若xye_i的最大值max（xye_i）<5且最小值min（xye_i）>-5,则径向数据不记录，并令是否记录径向数据的标志位iFlagy=0,否则iFlagy=1；

步骤S5：若xze_i的最大值max（xze_i）<5且最小值min（xze_i）>-5,则周向数据不记录，并令是否记录周向数据的标志位iFlagz=0,否则iFlagz=1；

步骤S6：计算100个点的轴向数据x_i与径向数据y_i的均值Xm，将100个点的轴向数据x_i与径向数据y_i累加除以200，得到均值Xm；

步骤S7：计算每个点x_i与Xm的误差e_i，并计算max(e_i)-min(e_i)；

步骤S8：若max(e_i)-min(e_i)<5, 令单双字节标志位iFlag=0,不记录x_i具体数值；

若5≤max(e_i)-min(e_i) ≤256, x_i记录为单字节，并令单双字节标志位iFlag=1；

若max(e_i)-min(e_i)>256，x_i记录为双字节，并令单双字节标志位iFlag=2；

步骤S9：将Xm数值记录为一个双字节整型，iFlagy，iFlagz，iFlag分别记录为单字节整型。

对于应力及测径数据执行下述操作：

步骤D1：对1 到100个采集的数据分别乘以1000，取整数；

步骤D2：每种数据单独计算100个点的均值Dm， Dm=(d₁+d₂+…+d₁₀₀)/100， 其中d₁，d₂，...，d₁₀₀分别为前述100个点的均值；

步骤D3：计算每个点d_i与Dm的误差f_i，并计算max(f_i)-min(f_i)；

步骤D4：若max(f_i)-min(f_i)<2,令单双字节标志位iFlag=0,不记录d_i具体数值；

若2≤max(f_i)-min(f_i) ≤256, d_i记录为单字节，并令单双字节标志位iFlag=1；

若max(f_i)-min(f_i)>256，d_i记录为双字节，并令单双字节标志位iFlag=2；

步骤D5：将Dm数值记录为一个双字节整型，iFlag记录为单字节整型。

步骤4.4：将100个点数据存储到缓存中，FPGA与ARM之间通过PCIe进行通信，在FPGA端读取DDR中的数据，将数据分解成不同的TLP包，通过PCIe将数据传输到ARM处理模块。

步骤5：ARM处理模块将数据通过USB3.0接口写入到存储阵列中，完成磁数据采集功能；

步骤6：管道检测装置完成数据采集后，利用USB3.0接口和串口与上位机连接；

步骤7：上位机下发数据上传指令，通过串口与ARM处理模块通信，ARM更改存储阵列读取模式；存储阵列通过存储路径切换器分成两路单独的USB3.0通道，两通道不能同时工作，通过存储路径切换器在ARM处理模块和上位机端进行通道切换，如图11所示为本实施例软件控制逻辑图：

步骤7.1：管道检测装置的里程轮动作触发，系统进入采集状态，ARM处理模块发送使能信号至存储路径切换器，存储路径切换器控制ARM处理模块的芯片TUSB542状态引脚为低电平，存储路径切换器与ARM处理模块联通；

步骤7.2：采集数据过程中，ARM主控单元通过IO信号读取FPGA控制端的缓存状态，从FPGA控制器读取传感器数据并以文件形式保存在存储阵列中；

步骤7.3：缓存状态完成后，ARM处理模块通过PCIe采集FPGA的缓存数据，系统进入上传状态，计算机通过串口通信下发给ARM处理模块数据上传指令；

步骤7.4：判断存储空间容量是否充足，如果不充足需要切换存储器，所有存储器都写满需要退出，如充足需要新建文件夹进行数据存储；

ARM处理器接收到数据上传指令后，发送使能信号至存储路径切换器，存储路径切换器切换ARM处理模块的芯片状态引脚为高电平，路径存储切换器与计算机联通；

步骤7.5：上传数据过程中，上位机以盘符的形式识别每个存储单元，实现存储单元内文件的拷贝粘贴，达到单个文件最大值后关闭文件，重新回到步骤2，继续采集数据；

步骤7.6：存储阵列通过USB3.0接口将数据以文件形式上传至计算机；用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程；

上位机通过串口下发数据上传指令，通过存储路径切换器硬件电路切换存储通道，存储模块组同ARM主控模块完全断开并与客户端PC机相连，PC机以盘符的形式识别每个存储模块。

虽然以上描述了本发明的具体实现方式，但是本领域内的熟练的技术人员应当理解，这些仅是举例说明，可以对这些实现方式做出多种变更或修改，而不背离本发明的原理和实质。本发明的范围仅由所附权利要求书限定。

Claims (5)

1.一种基于磁变量信号的超高速电子包采集系统，其特征在于，包括电池、供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块、ARM处理模块、数据存储模块、数据上传模块、上位机模块；

所述电池余量检测模块连接所述电池的输出端，检测电池的电压电流信息；

所述供电模块的输入端连接所述电池余量检测模块的输出端，为系统提供工作电压；

所述短路保护模块的输入端连接电池的输出端，所述短路保护模块的输出端连接供电模块输出端及待测管道传感器电源；

所述高速差分采集模块采用低压差分信号技术LVDS，多通道并行采集待测管道中传感器上传的数据，并将传感器上传数据传输至FPGA处理模块；

所述FPGA处理模块采集高速差分采集模块采集的传感器数据，使用动态压缩算法进行数据压缩，通过PCIe上传给ARM处理模块；

所述ARM处理模块通过PCIe接收压缩后的传感器数据，将数据传输至所述数据存储模块；所述数据存储模块为TF卡阵列或者 SATA阵列；

所述数据上传模块为USB3.0接口，用于将数据存储模块中的数据上传至上位机模块；

所述上位机模块包括计算机以及存储路径切换器，用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程。

2.根据权利要求1所述的一种基于磁变量信号的超高速电子包采集系统，其特征在于，所述供电模块、电池余量检测模块、短路保护模块、高速差分采集模块、FPGA处理模块焊接于同一电路板中，所述数据存储模块、数据上传模块、ARM处理模块焊接于另一电路板中，两层电路板通过排针排母硬性相连。

3.一种基于磁变量信号的超高速电子包采集方法，基于前述一种基于磁变量信号的超高速电子包采集系统实现，其特征在于，包括以下步骤：

步骤1：将超高速电子包采集系统安装于管道检测装置中，上电系统工作，电池余量检测模块输出电池余量参数给ARM处理模块，传输电池余量参数至上位机进行显示；

步骤2：将管道检测装置布置在实际待测管道中，管道检测装置的里程轮运动后触发超高速电子包采集系统开始采集传感器数据；

步骤3：高速差分采集模块对传感器数字信号采集处理，将差分信号转换为单端信号；

步骤4：FPGA处理模块并行采集高速差分采集模块输出的单端信号，使用动态压缩算法进行数据压缩，并通过PCIe与ARM处理模块进行通信，传输数据；

步骤4.1：FPGA处理模块并行采集传感器的漏磁数据，测径数据，应力数据，采用的是SPI总线的协议，其中由FPGA提供CS信号，传感器汇线盒接收到CS信号后，向FPGA反馈CLK时钟及DATA数据信号， FPGA对里程传感器反馈的里程脉冲进行采集，进行记录，同时对管道中温度传感器反馈信息进行采集，所有采集到的通道信息，全部存放在FPGA内部的FIFO中；

步骤4.2：对管道检测装置中里程传感器数据的解析，判断当前设备是否进入检测模式；当进入检测模式，通过FPGA内部的分频器，产生触发信号，启动管道中的漏磁传感器、应力传感器、测径传感器采集数据；

步骤4.3：每完成一次数据采集，FPGA需要将一次采集的数据从FIFO中读取出来进行整合，将所有传感器的数据整合成一个完整的数据帧，使用动态压缩算法存储在FPGA的DDR中；

步骤4.4：将100个点数据存储到缓存中，FPGA与ARM之间通过PCIe进行通信，在FPGA端读取DDR中的数据，将数据分解成不同的TLP包，通过PCIe将数据传输到ARM处理模块；

步骤5：ARM处理模块将数据通过USB3.0接口写入到存储阵列中，完成磁数据采集功能；

步骤6：管道检测装置完成数据采集后，利用USB3.0接口和串口与上位机连接；

步骤7：上位机下发数据上传指令，通过串口与ARM处理模块通信，ARM更改存储阵列读取模式；存储阵列通过存储路径切换器分成两路单独的USB3.0通道，两通道不能同时工作，通过存储路径切换器在ARM处理模块和上位机端进行通道切换。

4.根据权利要求3所述的一种基于磁变量信号的超高速电子包采集方法，其特征在于，步骤4中所述动态压缩算法为，当DDR中存满100个点后，对于漏磁信号执行下述操作：

步骤S1：分别计算100个点的轴向数据x_i与径向数据y_i差值，形成xy_i；以及轴向数据x_i与周向数据z_i的差值，形成xz_i，其中i=1,2，…，100；

步骤S2：分别计算xy_i，xz_i的均值求得mean（xy_i）,mean（xz_i）；

步骤S3：分别计算xy_i-mean（xy_i）和xz_i-mean（xz_i），形成新的序列xye_i，xze_i；

步骤S4：若xye_i的最大值max（xye_i）<5且最小值min（xye_i）>-5,则径向数据不记录，并令是否记录径向数据的标志位iFlagy=0,否则iFlagy=1；

步骤S5：若xze_i的最大值max（xze_i）<5且最小值min（xze_i）>-5,则周向数据不记录，并令是否记录周向数据的标志位iFlagz=0,否则iFlagz=1；

步骤S6：计算100个点的轴向数据x_i与径向数据y_i的均值Xm，将100个点的轴向数据x_i与径向数据y_i累加除以200，得到均值Xm；

步骤S7：计算每个点x_i与Xm的误差e_i，并计算max(e_i)-min(e_i)；

步骤S8：若max(e_i)-min(e_i)<5,令单双字节标志位iFlag=0,不记录x_i具体数值；

若5≤max(e_i)-min(e_i) ≤256, x_i记录为单字节，并令单双字节标志位iFlag=1；

若max(e_i)-min(e_i)>256，x_i记录为双字节，并令单双字节标志位iFlag=2；

步骤S9：将Xm数值记录为一个双字节整型，iFlagy，iFlagz，iFlag分别记录为单字节整型；

对于应力及测径数据执行下述操作：

步骤D1：对1 到100个采集的数据分别乘以1000，取整数；

步骤D2：每种数据单独计算100个点的均值Dm， Dm=(d₁+d₂+…+d₁₀₀)/100， 其中d₁，d₂，...，d₁₀₀分别为前述100个点的均值；

步骤D3：计算每个点d_i与Dm的误差f_i，并计算max(f_i)-min(f_i)；

步骤D4：若max(f_i)-min(f_i)<2,令单双字节标志位iFlag=0,不记录di具体数值；

若2≤max(f_i)-min(f_i) ≤256, di记录为单字节，并令单双字节标志位iFlag=1；

若max(f_i)-min(f_i)>256, di记录为双字节，并令单双字节标志位iFlag=2；

步骤D5：将Dm数值记录为一个双字节整型，iFlag记录为单字节整型。

5.根据权利要求3所述的一种基于磁变量信号的超高速电子包采集方法，其特征在于，所述步骤7具体包括：

步骤7.1：系统进入采集状态，ARM处理模块发送使能信号至存储路径切换器，存储路径切换器控制ARM处理模块的芯片状态引脚为低电平，存储路径切换器与ARM处理模块联通；

步骤7.2：采集数据过程中，ARM主控单元从FPGA控制器读取传感器数据并以文件形式保存在存储阵列中；

步骤7.3：系统进入上传状态，计算机通过串口通信下发给ARM处理模块数据上传指令；

步骤7.4：ARM处理器接收到数据上传指令后，发送使能信号至存储路径切换器，存储路径切换器切换ARM处理模块的芯片状态引脚为高电平，存储路径切换器与计算机联通；

步骤7.5：上传数据过程中，上位机以盘符的形式识别每个存储单元，实现存储单元内文件的拷贝粘贴；

步骤7.6：存储阵列通过USB3.0接口将数据以文件形式上传至计算机；用于实时显示传感器终端数据，并对电子包上传数据过程进行控制，包括设备连接、数据采集、数据上传、数据清除过程。

Images