CN110857959A - 一种芯片复位测试板及测试方法 - Google Patents

一种芯片复位测试板及测试方法 Download PDF

Info

Publication number
CN110857959A
CN110857959A CN201810973270.9A CN201810973270A CN110857959A CN 110857959 A CN110857959 A CN 110857959A CN 201810973270 A CN201810973270 A CN 201810973270A CN 110857959 A CN110857959 A CN 110857959A
Authority
CN
China
Prior art keywords
chip
tested
microcontroller
resistor
test
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201810973270.9A
Other languages
English (en)
Inventor
焦继业
高红兵
徐超
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xi'an Endi Integrated Circuit Co ltd
Original Assignee
Xi'an Endi Integrated Circuit Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xi'an Endi Integrated Circuit Co ltd filed Critical Xi'an Endi Integrated Circuit Co ltd
Priority to CN201810973270.9A priority Critical patent/CN110857959A/zh
Publication of CN110857959A publication Critical patent/CN110857959A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2879—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to electrical aspects, e.g. to voltage or current supply or stimuli or to electrical loads
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2832—Specific tests of electronic circuits not provided for elsewhere
    • G01R31/2834—Automated test systems [ATE]; using microprocessors or computers

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明涉及一种芯片复位测试板，包括：微控制器(1)、数字模拟转换器(2)、运算放大电路(3)、电平转换电路(4)、低压差稳压器(5)、显示屏(6)和待测芯片(7)。本发明提供的芯片复位测试板，通过将模拟信号输入至运算放大电路，对功率和电压放大后作为待测芯片电源使用，通过参数配置，可以涵盖更多的电源脉冲波形，可以比较全面的测出芯片复位异常的情况，使得芯片测试更加精确，且易于实现自动测试以及批量测试。

Description

一种芯片复位测试板及测试方法
技术领域
本发明属于电子电路技术领域，具体涉及一种芯片复位测试板及测试方法。
背景技术
近年来，随着电子科技技术的进步，个人计算机、多媒体、工作站、网络、通信相关设备等电子产品需求量的激增，整个世界半导体产业蓬勃发展。各种功能的集成电路芯片成为电子产品硬件电路的核心，随着集成电路制造工艺的发展，芯片的集成度不断提高，每颗芯片所实现的功能越来越复杂，单颗芯片的制造成本在不断降低，然而，形成鲜明对比的是，芯片测试所占的成本比重却越来越高。
目前，在芯片设计制造后需要进行芯片测试工作。芯片复位是指在芯片遇到电源掉电再上电或者电源低压负脉冲的情况下，需要进行复位(Power-On Reset，简称：POR)操作。但在一些如电压不够低或者电源下降上升缓慢等情况下，有时芯片会存在异常运行或者无法复位的问题。所以此类芯片在量产前需要进行复位测试，以保证工作的稳定可靠性。传统测试复位比较简单，通常为手动测试，即手动对芯片进行反复上电，掉电，根据芯片输入/输出(Input/Output，简称：IO)输出高低电平或者串口输出的数据人工判断芯片是否正常工作。另外，在测试芯片耐压值的时候，往往使用的方式是缓慢增加电源电压，直到芯片工作异常，缺少加减电压速度时间的控制，也缺少周期控制。
然而，手动测试不能够涵盖所有电源脉冲波形，测试方法不能覆盖到所有情况，不易确保数据的可靠性和准确性，耗费人工，而且不易实现自动测试，批量测试。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种芯片复位测试板及测试方法。本发明要解决的技术问题通过以下技术方案实现：
本发明实施例提供了一种芯片复位测试板，包括：微控制器、数字模拟转换器、运算放大电路、电平转换电路、低压差稳压器、显示屏和待测芯片；其中，
所述电平转换电路连接在所述微控制器和所述待测芯片之间，用于对所述微控制器和所述待测芯片之间的电压进行转换隔离；
所述微控制器连接所述数字模拟转换器，用于输出数字信号至所述数字模拟转换器；
所述数字模拟转换器连接所述运算放大电路，用于将所述数字信号转换成第一模拟信号，并将所述第一模拟信号输出至所述运算放大电路；
所述运算放大电路连接所述待测芯片，用于接收所述第一模拟信号并进行放大，形成第二模拟信号，并将所述第二模拟信号输出至所述待测芯片；
所述低压差稳压器连接所述微控制器和所述运算放大电路，用于为所述微控制器和所述运算放大电路提供电源；
所述显示屏连接所述微控制器，用于显示所述待测芯片的测试结果；
所述微控制器设置有接口，用于接收所述微控制器的配置参数。
在本发明的一个实施例中，所述运算放大电路包括：运放芯片、电阻R10、电阻R11、电阻R12、和电容C10；其中，
所述电阻R10、所述电阻R11依次串接于所述运放芯片引脚1与接地端之间；所述电阻R12串接于所述数字模拟转换器输出端与所述运放芯片引脚3之间；
所述电容C10依次串接于所述运放芯片引脚8与所述接地端之间；
所述低压差稳压器连接至所述运放芯片引脚8与所述电容C10串接形成的节点处之间；
所述待测芯片连接至所述电阻R10和所述运放芯片引脚1串接形成的节点处之间；
所述运放芯片引脚2连接至所述电阻R10和所述电阻R11串接形成的节点处之间；
所述运放芯片引脚4连接至所述电阻R11和所述接地端串接形成的节点处之间。
在本发明的一个实施例中，所述电平转换电路包括：第一转换电路和第二转换电路；其中，
所述第一转换电路输入端连接所述微控制器输出端；
所述第一转换电路输出端连接所述待测芯片输入端；
所述第二转换电路输入端连接所述待测芯片输出端；
所述第二转换电路输出端连接所述微控制器输入端。
在本发明的一个实施例中，所述第一转换电路包括：第一转换芯片、电阻R20、电阻R21、电阻R22、电阻R23、电容C20、电容C21和二极管D20；其中，
所述第一转换芯片引脚1连接至所述微控制器的电源端；所述第一转换芯片引脚2连接至接地端；所述第一转换芯片引脚4连接至所述待测芯片的输入端；
所述电阻R20串接于所述第一转换芯片引脚5与所述微控制器的电源端之间；所述电阻R21串接于所述微控制器输出端与所述第一转换芯片引脚3之间；所述电阻R22串接于所述待测芯片的电源端与所述第一转换芯片引脚6之间；所述电阻R23串接于所述第一转换芯片引脚4与所述接地端之间；
所述电容C20串接于所述第一转换芯片引脚1和所述接地端之间；所述电容C21串接于所述第一转换芯片引脚6和所述接地端之间；
所述二极管D20的正电极连接至所述电阻R23和所述接地端串接形成的节点处；所述二极管D20的负电极连接至所述待测芯片的输入端。
在本发明的一个实施例中，所述第二转换电路包括：第二转换芯片、电阻R24、电阻R25、电阻R26、电阻R27、C22、电容C23和二极管D21；其中，
所述第二转换芯片引脚1连接至所述微控制器提供的电源端；所述第二转换芯片引脚2连接至接地端；所述第二转换芯片引脚4连接至所述待测芯片的输入端；
所述电阻R24串接于所述第一转换芯片引脚5与接地端之间；所述电阻R25串接于所述微控制器输入端与所述第二转换芯片引脚3之间；所述电阻R26串接于所述待测芯片的电源端与所述第二转换芯片引脚6之间；所述电阻R27串接于所述第二转换芯片引脚4与所述接地端之间；
所述电容C22串接于所述第二转换芯片引脚1和所述接地端之间；所述电容C23串接于所述第二转换芯片引脚6和所述接地端之间；
所述二极管D21的正电极连接至所述电阻R27和所述接地端串接形成的节点处；所述二极管D21的负电极连接至所述待测芯片的输出端。
本发明的另一个实施例提供了一种芯片复位测试方法，应用于一种芯片复位测试板，以对待测芯片进行复位测试，包括：
通过微控制器为待测芯片提供测试电源；
通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果。
在本发明的一个实施例中，
在通过微控制器为待测芯片提供测试电源之前，还包括：
向所述微控制器写入第一控制命令；其中，所述第一控制命令用于控制所述测试电源，以及控制所述微控制器与所述待测芯片进行通讯；
向所述待测芯片写入第二控制命令；其中，所述第二控制命令用于控制所述待测芯片与所述微控制器进行通讯。
在本发明的一个实施例中，通过微控制器为待测芯片提供测试电源，包括：
通过微控制器和数字模拟转换器输出模拟信号；
通过所述模拟信号和所述运算放大电路提供所述测试电源。
在本发明的一个实施例中，通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果，包括：
通过所述微控制器对所述待测芯片施加所述测试电源；
通过所述微控制器和所述待测芯片进行通讯并获取通讯结果；
根据所述通讯结果获取所述测试结果。
在本发明的一个实施例中，通过所述微控制器和所述待测芯片进行通讯并获取通讯结果，包括：
所述微控制器通过电平转换电路发送通讯信号至所述待测芯片；
所述微控制器通过所述电平转换电路接收所述待测芯片的反馈信号；
根据所述通讯信号和所述反馈信号获取所述通讯结果。
与现有技术相比，本发明的有益效果：
(1)本发明通过将模拟信号输入至运算放大电路，将模拟信号的功率和电压放大后作为待测芯片电源使用，通过参数配置，可以涵盖更多的电源脉冲波形，数据准确，且易于实现自动测试以及批量测试；
(2)本发明通过模拟各种电源的异常脉冲信号，可以容易测量出被测芯片在复位时可能出现的异常，实现成本低，实现方法较容易。
附图说明
图1为本发明提供的一种芯片复位测试板的结构示意图；
图2为本发明提供的一种芯片复位测试板的运算放大电路原理示意图；
图3为本发明提供的一种芯片复位测试板的电平转换电路原理示意图；
图4为本发明提供的一种芯片复位测试方法的流程示意图；
图5为本发明提供的待测芯片成功复位的示波器波形图；
图6为本发明提供的待测芯片成功复位的示波器波形图；
图7位本发明提供的一种芯片耐压测试方法流程示意图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
实施例一
请参见图1、图2和图3，图1为本发明提供的一种芯片复位测试板的结构示意图；图2为本发明提供的一种芯片复位测试板的运算放大电路原理示意图；图3为本发明提供的一种芯片复位测试板的电平转换电路原理示意图。如图1所示，一种芯片复位测试板，包括：微控制器(Microcontroller Unit，简称：MCU)1、数字模拟转换器(Digital to AnalogConverter，简称：DAC)2、运算放大电路3、电平转换电路4、低压差稳压器(low dropoutregulator，简称：LDO)5和待测芯片7；其中，电平转换电路4连接在微控制器1和待测芯片7之间，用于对微控制器1和待测芯片7之间的电压进行转换隔离；微控制器1连接数字模拟转换器2，用于输出数字信号至数字模拟转换器2；数字模拟转换器2连接运算放大电路3，用于将数字信号转换成第一模拟信号，并将第一模拟信号输出至运算放大电路3；运算放大电路3连接待测芯片7，用于接收第一模拟信号并进行放大形成第二模拟信号，并将第二模拟信号输出至待测芯片7；低压差稳压器5连接微控制器1和运算放大电路3，用于为微控制器1和运算放大电路3提供电源；显示屏6连接微控制器1，用于显示待测芯片7的测试结果；微控制器1设置有接口，用于接收微控制器1的配置参数。
优选地，电平转换电路4第一输入端连接微控制器1第一输出端，电平转换电路4第一输出端连接待测芯片7输入端，电平转换电路4第二输入端连接待测芯片7输出端，电平转换电路4第二输出端连接微控制器2输入端。微控制器1第二输出端连接数字模拟转换器2输入端。数字模拟转换器2输出端连接运算放大电路3。
优选地，本实施例提供的测试板对待测芯片进行反复测试，即在1秒内对待测芯片进行几百次的反复测试，显示屏6用于显示该待测芯片的测试结果，即显示该待测芯片复位成功或者失败的次数。
优选地，本实施例提供测试板的待测芯片7通过芯片夹具连接该测试板。
优选地，所述微控制器1、所述数字模拟转换器2、所述运算放大电路3、所述电平转换电路4、所述低压差稳压器5、所述显示屏6和所述待测芯片7均是设置在主板上；其中，所述主板为PCB板。
优选地，该测试板的外接电源连接低压差稳压器5，并通过低压差稳压器5降压后为微控制器1和运算放大电路3提供电源。
优选地，微控制器1输出数字信号，输出的数字信号经过外置的数字模拟转换器2后，转换为模拟信号。其中，微控制器可以选取XAD3001芯片，其采用32位内核，包含DAC外设，可以直接输出模拟信号；微控制器也可以选取其他能够输出模拟信号的微控制器。
优选地，所述微控制器1设置有接口，所述接口为串口，所述微控制器1通过所述串口连接上位机，用于配置微控制器1输出的模拟信号参数，即配置测试信号的参数。
优选地，微控制器1输出的模拟信号可以通过上位机进行配置，其中，上位机通过微控制器的串口接口连接微控制器1，然后与微控制器1进行通讯，进行配置参数，即配置微处理器1输出的模拟信号。配置参数主要用于确定微控制器1输出模拟信号的输出最大值，负脉冲的上升下降时间，负脉冲最低持续时间，负脉冲个数，测试次数等，而且该配置参数还可以设置为随机配置参数。
优选地，数字模拟转换器2输出的模拟信号经过运算放大电路后，对该模拟信号的功率和电压放大后作为待测芯片的电源使用，即测试电压。
优选地，如图2所示，所述运算放大电路3包括：运放芯片U1、电阻R10、电阻R11、电阻R12、和电容C10；其中，所述电阻R10、所述电阻R11依次串接于所述运放芯片U1引脚1与接地端GND之间；所述电阻R12串接于所述数字模拟转换器2与所述运放芯片U1引脚3之间；所述电容C10依次串接于所述运放芯片U1引脚8与所述接地端GND之间；所述低压差稳压器5连接至所述运放芯片U1引脚8与所述电容C10串接形成的节点处之间；所述待测芯片7连接至所述电阻R10和所述运放芯片U1引脚1串接形成的节点处之间；所述运放芯片U1引脚2连接至所述电阻R10和所述电阻R11串接形成的节点处之间；所述运放芯片U1引脚4连接至所述电阻R11和所述接地端GND串接形成的节点处之间。
优选地，运放芯片U1型号为MC33202，运放芯片U1通过引脚8连接低压差稳压器5，已给运放芯片U1提供电源，数字模拟转换器2输出的模拟信号经过电阻R12后，通过运放芯片的引脚3进入运放芯片U1，运放芯片U1对该模拟信号进行功率放大，或者电压放大，或者功率和电压放大，然后通过运放芯片引脚1输出给待测芯片，以供待测芯片测试使用。
优选地，由于微控制器1和待测芯片的工作电压不一致，所以需要电平转换电路4对二者的电压进行转换隔离，即将微控制器1和待测芯片通讯的信号电压进行转换，以便两者之间通讯。
优选地，所述电平转换电路4包括：第一转换电路9和第二转换电路10；其中，所述第一转换电路9输入端为所述电平转换电路4第一输入端，连接所述微控制器1输出端；所述第一转换电路9输出端为所述电平转换电路4第一输出端，连接所述待测芯片7输入端；所述第二转换电路10输入端为电平转换电路4第二输入端，连接所述待测芯片7输出端；所述第二转换电路10输出端为电平转换电路4第二输出端，连接所述微控制器1输入端。
优选地，所述第一转换电路包括：第一转换芯片U2、电阻R20、电阻R21、电阻R22、电阻R23、电容C20、电容C21和二极管D20；其中，所述第一转换芯片U2引脚1连接至所述微控制器1提供的电源端MCU VCC；所述第一转换芯片U2引脚2连接至接地端GND；所述第一转换芯片U2引脚4连接至所述待测芯片7的输入端CHIP RX；所述电阻R20串接于所述第一转换芯片U2引脚5与所述微控制器1提供的电源端MCU VCC之间；所述电阻R21串接于所述微控制器1输出端MCU TX与所述第一转换芯片U2引脚3之间；所述电阻R22串接于所述待测芯片7的电源端CHIP VCC与所述第一转换芯片U2引脚6之间；所述电阻R23串接于所述第一转换芯片U2引脚4与所述接地端GND之间；所述电容C20串接于所述第一转换芯片U2引脚1和所述接地端GND之间；所述电容C21串接于所述第一转换芯片U2引脚6和所述接地端GND之间；所述二极管D20的正电极连接至所述电阻R23和所述接地端GND串接形成的节点处；所述二极管D20的负电极连接至所述待测芯片7的输入端CHIP RX。
优选地，所述第二转换电路包括：第二转换芯片U3、电阻R24、电阻R25、电阻R26、电阻R27、C22、电容C23和二极管D21；其中，所述第二转换芯片U3引脚1连接至所述微控制器1提供的电源端MCU VCC；所述第二转换芯片U3引脚2连接至接地端GND；所述第二转换芯片U3引脚4连接至所述待测芯片7的输入端CHIP RX；所述电阻R24串接于所述第一转换芯片U2引脚5与接地端GND之间；所述电阻R25串接于所述微控制器1输入端MCU RX与所述第二转换芯片U3引脚3之间；所述电阻R26串接于所述待测芯片7的电源端CHIP VCC与所述第二转换芯片U3引脚6之间；所述电阻R27串接于所述第二转换芯片U3引脚4与所述接地端GND之间；所述电容C22串接于所述第二转换芯片U3引脚1和所述接地端GND之间；所述电容C23串接于所述第二转换芯片U3引脚6和所述接地端GND之间；所述二极管D21的正电极连接至所述电阻R27和所述接地端GND串接形成的节点处；所述二极管D21的负电极连接至所述待测芯片7的输出端CHIP TX。
优选地，第一转换芯片U2和第二转换芯片U3均为SN74LVC1T45，待测芯片的额定电压为5伏，R10电阻为10千欧，R11电阻为15千欧，R12电阻为1千欧，R20电阻为4.7千欧，R21电阻为330欧，R22电阻为100欧，R23电阻为4.7千欧，R24电阻为4.7千欧，R25电阻为330欧，R26电阻为100欧，R27电阻为4.7千欧，电容C10为1微法，电容C20、电容C21、电容C22和电容C23均为100皮法。
本发明提供的芯片复位测试板，通过将模拟信号输入至运算放大电路，对功率和电压放大后作为待测芯片电源使用，通过参数配置，可以涵盖更多的电源脉冲波形，且易于实现自动测试以及批量测试。
实施例二
请参见图4、5和图6，图4为本发明提供的一种芯片复位测试方法的流程示意图；图5为本发明提供的待测芯片成功复位的示波器波形图；图6为本发明提供的待测芯片成功复位的示波器波形图。本实施例在上述实施例的基础上，通过一种芯片复位测试板对待测芯片进行测试，来具体描述一种芯片复位测试方法，其中，所述待测芯片为XAD1605。如图4所示。一种芯片复位测试方法，用于实施例一提供的的芯片复位测试板，包括：通过微控制器为待测芯片提供测试电源；通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果。
优选地，在通过微控制器为待测芯片提供测试电源之前，还包括：为所述微控制器写入第一控制命令；其中，所述第一控制命令用于控制所述测试电源，以及控制所述微控制器与所述待测芯片进行通讯；为所述待测芯片写入第二控制命令；其中，所述第二控制命令用于控制所述待测芯片与所述微控制器进行通讯。
优选地，在待测芯片测试之前，需要给微控制器写入运行代码，即第一控制命令。该运行代码用于控制微控制器输出，用于控制DAC输出，用于微控制器和待测芯片进行通讯，用于微控制器和上位机进行通讯，以及用于微控制器控制主板的显示屏显示。
优选地，在待测芯片测试之前，还需要给待测芯片写入响应代码，即第二控制命令。该响应代码作用是，通过待测芯片的预设IO接口检测高电平或低电平的状态来控制自身另一个IO接口输出高电平或者低电平。也可通过串口等接口，使MCU和待测芯片可以进行通讯。
优选地，通过低压差稳压器连接外部电源，用于给该测试板提供电源，将待测芯片放入该测试板的芯片夹具中，并调整好位置，确保待测芯片接触良好。
优选地，该测试板上电之后，通过微控制器上的串口连接上位机，通过上位机对该测试板进行配置，确定配置参数，配置主要用于确定微控制器输出信号的最大值，输出负脉冲的上升、下降时间，输出负脉冲最低持续时间，负脉冲个数和测试次数等，而且该配置参数还可以配置为随机数。
优选地，通过微控制器为待测芯片提供测试电源，包括：通过微控制器和数字模拟转换器输出模拟信号；通过所述模拟信号和所述运算放大电路提供所述测试电源。
优选地，所述微控制器输出数字信号，该数字信号输入至数字模拟转换器然后转换为模拟信号输出，该模拟信号再输入至运算放大电路，对功率和电压放大后输出测试电源，其中，测试电源作为待测芯片的测试电源使用。
优选地，所述微控制器还可以选取输出模拟信号的微控制器，在这种情况下，可以给输出模拟信号的微控制器直接输出模拟信号至运算放大电路。
优选地，对待测芯片进行复位测试时，微控制器与待测芯片之间需要进行通讯，由于微控制器和被测芯片的工作电压不一致，需要在微控制器与待测芯片之间，增加电平转换电路，以此来对二者的电压进行转换隔离，进行通讯。
优选地，通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果，包括：通过所述微控制器对所述待测芯片施加所述测试电源；通过所述微控制器和所述待测芯片进行通讯并获取通讯结果；根据所述通讯结果获取所述测试结果。
优选地，通过所述微控制器和所述待测芯片进行通讯并获取通讯结果，包括：所述微控制器通过电平转换电路发送通讯信号至所述待测芯片；所述微控制器通过所述电平转换电路接收所述待测芯片的反馈信号；根据所述通讯信号和所述反馈信号获取所述通讯结果。
优选地，在对待测芯片进行复位测试，首先，对待测芯片进行正常工作电源测试，即通过微处理器输出稳定测试信号，该测试信号经过运算放大电路放大后输出稳定测试电源，且该测试电源为待测芯片的正常工作电源，。然后，通过微处理器与待测芯片进行通讯，即微处理器第一输出端通过电平转换电路向待测芯片发送通讯信号，并通过微控制器的输入端接收待测芯片的反馈信号，其中，待测芯片的反馈信号通过电平转换电路发送至微控制器。通过反馈信号来确定待测该芯片在正常工作电源下能否正常工作。若待测芯片在正常工作电源下能够正常工作，则对待测芯片进行复位测试，否则判断该待测芯片工作异常。在本实施例中，待测芯片的正常工作电压为5V，即第一测试电源的电压为5V。
优选地，根据所述通讯信号和所述反馈信号获取所述通讯结果，包括：对待测芯片输入高电平通讯信号，若待测芯片输出高电平反馈信号，则判断该待测芯片正常工作；否则，该待测芯片运行异常。
优选地，如果待测芯片在正常工作电源下工作正常，则对待测芯片施加第二测试电源，其中，第二测试电源为待测芯片的掉电脉冲电源，该掉电脉冲电源用来模拟不同电源掉电产生的正负脉冲。在对待测芯片施加第二测试电源之后，对待测芯片施加第一测试电源，然后微控制器第一输出端通过电平转换电路向待测芯发送通讯信号，并通过微控制器的输入端接收待测芯片的反馈信号，以此来判断待测芯片是否复位正常。若反馈信号与通讯信号相对应，即若通讯信号为高电平时，反馈信号也为高电平；通讯信号为低电平时，反馈信号也为低电平，则可判断该待测芯片复位正常；若反馈信号与通讯信号不对应，即若通讯信号为高电平时，反馈信号不是高电平；通讯信号为低电平时，反馈信号不是低电平，则可判断该待测芯片复位异常；
优选地，通过该测试板对待测芯片进行测试，其中，测试板在1秒内对待测芯片进行几百次的反复测试，显示屏用于显示该待测芯片的测试结果，即显示该芯片复位成功或者失败的次数。
优选地，将示波器的第一测试探针连接运算放大电路的输出端，即连接所述测试夹具的电源输入端。将示波器的第二测试探针连接所述电平转换电路的输出端，即连接测试夹具的输入端。将示波器的第三测试探针连接所述电平转换电路的第二输入端，即连接测试夹具的输出端。即可显示待测芯片的具体复位情况。
优选地，如图5所示，波形A为待测芯片的电源波形，波形B为待测芯片与微处理器通讯时输入的信号波形，波形C为待测芯片与微处理器通讯时输出的信号波形。
优选地，如图5所示，该波形图波形分为4部分，其中，a部分为开始测试时对待测芯片进行彻底掉电操作；b部分为测试前，微处理器1和待测芯片通讯，确认待测芯片是否工作正常，即通过判断待测芯片输出的波形是否跟随待测芯片输入的波形，来判断芯片是否正常工作。如果待测芯片工作正常，波形C应基本和波形B一致，同时相对波形B稍微有些延迟；c部分为对待测芯片进行掉电的操作，这部分的波形是微控制器可以控制的，以便掌握待测芯片复位测试情况；d部分体现了待测芯片复位后的结果，从图中可见波形C仍然可以跟波形B，说明待测芯片复位正常。如果待测芯片复位后出现异常，则波形C会无法跟随波形B的变化，则可以判断待测芯片复位异常。
优选地，如图6所示，波形A为待测芯片的电源波形，波形B为待测芯片与微处理器通讯时输入的信号波形，波形C为待测芯片与微处理器通讯时输出的信号波形。
优选地，如图6所示，该波形图仍分为4部分，a部分为开始测试时对待测芯片进行彻底掉电操作。b部分为测试前，微处理器和待测芯片通讯，确认待测芯片是否工作正常，即通过判断待测芯片输出的波形是否跟随待测芯片输入的波形，来判断芯片是否正常工作。c部分为对待测芯片进行掉电的操作；d部分为待测芯片复位异常的波形。通过d部分可以看到，波形B变高电平后，即微控制器发送了高电平，波形C即待测芯片输出并没有跟随变为高电平，则可判断芯片复位失败。待测芯片复位失败后，待测芯片不能正常工作，所表现出的现象就是对外界输入电平无响应。此时本实施例提供的测试板对异常复位进行记录，并报警提示。
本发明提供的芯片复位测试板，能够提供更多的测试脉冲波形，可以比较全面的测出芯片复位异常的情况，使得芯片测试更加精确，且易于实现自动测试以及批量测试。
实施例三
请参见图7，图7位本发明提供的一种芯片耐压测试方法流程示意图。本实施例在上述实施例的基础上，通过一种芯片复位测试板对芯片耐压值进行测试，具体的描述一种芯片耐压测试方法。如图7所示，该方法具体的包括以下步骤：
步骤1、测试待测芯片在正常工作电源的情况下的工作情况。
一种芯片耐压值测试方法，首先，对待测芯片进行正常工作电源测试，即通过微处理器输出稳定测试信号，该测试信号经过运算放大电路放大后输出稳定测试电源，且该测试电源为待测芯片的正常工作电源。然后，通过微处理器与待测芯片进行通讯，即微处理器第一输出端通过电平转换电路向待测芯片发送通讯信号，并通过微控制器的输入端接收待测芯片的反馈信号，其中，待测芯片的反馈信号通过电平转换电路发送至微控制器。通过反馈信号来确定待测该芯片在正常工作电源下能否正常工作。若待测芯片在正常工作电源下能够正常工作，则对待测芯片进行复位测试，否则判断该待测芯片工作异常。在本实施例中，待测芯片的正常工作电压为5V，即第一测试电源的电压为5V。
步骤2、对待测芯片施加耐压电源，进行耐压测试。
如果待测芯片在正常工作电源下工作正常，则对待测芯片施加耐压电源，即第二测试电源，其中，该耐压电源用来模拟不同电源产生的正电压。然后微控制器第一输出端通过电平转换电路向待测芯发送通讯信号，并通过微控制器的输入端接收待测芯片的反馈信号，以此来判断待测芯片是否工作正常。若反馈信号与通讯信号相对应，即若通讯信号为高电平时，反馈信号也为高电平；通讯信号为低电平时，反馈信号也为低电平，则可判断该待测芯片工作正常，即可判断该耐压电源的电压为该芯片的工作电压；若反馈信号与通讯信号不对应，即若通讯信号为高电平时，反馈信号不是高电平；通讯信号为低电平时，反馈信号不是低电平，则可判断该待测芯片工作异常，即可判断该耐压电源的电压不是该芯片的工作电压。
步骤3、通过耐压测试，获取待测芯片耐压值。
优选地，逐步增加耐压电源的电压，并重步骤2，获取多个耐压电源，选取耐压电源中电压最高的耐压电源，则该电压最高的耐压电源值为该待测芯片的耐压值，其中，该耐压电源电压增加量可通过上位机设置。
本发明提供的芯片耐压测试方法通过将模拟信号输入至运算放大电路后，对功率和电压放大后作为待测芯片电源使用，并逐步增加信号电压，用于测试芯片耐压值，操作简单，且易于实现自动测试以及批量测试。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (10)

1.一种芯片复位测试板，其特征在于，包括：微控制器(1)、数字模拟转换器(2)、运算放大电路(3)、电平转换电路(4)、低压差稳压器(5)、显示屏(6)和待测芯片(7)；其中，
所述电平转换电路(4)连接在所述微控制器(1)和所述待测芯片(7)之间，用于对所述微控制器(1)和所述待测芯片(7)之间的电压进行转换隔离；
所述微控制器(1)连接所述数字模拟转换器(2)，用于输出数字信号至所述数字模拟转换器(2)；
所述数字模拟转换器(2)连接所述运算放大电路(3)，用于将所述数字信号转换成第一模拟信号，并将所述第一模拟信号输出至所述运算放大电路(3)；
所述运算放大电路(3)连接所述待测芯片(7)，用于接收所述第一模拟信号并进行放大，形成第二模拟信号，并将所述第二模拟信号输出至所述待测芯片(7)；
所述低压差稳压器(5)连接所述微控制器(1)和所述运算放大电路(3)，用于为所述微控制器(1)和所述运算放大电路(3)提供电源；
所述显示屏(6)连接所述微控制器(1)，用于显示所述待测芯片(7)的测试结果；
所述微控制器(1)设置有接口，用于接收所述微控制器(1)的配置参数。
2.根据权利要求1所述的测试板，其特征在于，所述运算放大电路(3)包括：运放芯片(U1)、电阻R10、电阻R11、电阻R12、和电容C10；其中，
所述电阻R10、所述电阻R11依次串接于所述运放芯片(U1)引脚1与接地端(GND)之间；所述电阻R12串接于所述数字模拟转换器(2)输出端与所述运放芯片(U1)引脚3之间；
所述电容C10依次串接于所述运放芯片(U1)引脚8与所述接地端(GND)之间；
所述低压差稳压器(5)连接至所述运放芯片(U1)引脚8与所述电容C10串接形成的节点处之间；
所述待测芯片(7)连接至所述电阻R10和所述运放芯片(U1)引脚1串接形成的节点处之间；
所述运放芯片(U1)引脚2连接至所述电阻R10和所述电阻R11串接形成的节点处之间；
所述运放芯片(U1)引脚4连接至所述电阻R11和所述接地端(GND)串接形成的节点处之间。
3.根据权利要求1所述的测试板，其特征在于，所述电平转换电路(4)包括：第一转换电路(9)和第二转换电路(10)；其中，
所述第一转换电路(9)输入端连接所述微控制器(1)输出端；
所述第一转换电路(9)输出端连接所述待测芯片(7)输入端；
所述第二转换电路(10)输入端接所述待测芯片(7)输出端；
所述第二转换电路(10)输出端连接所述微控制器(1)输入端。
4.根据权利要求3所述的芯片复位测试板，其特征在于，所述第一转换电路包括：第一转换芯片(U2)、电阻R20、电阻R21、电阻R22、电阻R23、电容C20、电容C21和二极管D20；其中，
所述第一转换芯片(U2)引脚1连接至所述微控制器(1)的电源端(MCU VCC)；所述第一转换芯片(U2)引脚2连接至接地端(GND)；所述第一转换芯片(U2)引脚4连接至所述待测芯片(7)的输入端(CHIP RX)；
所述电阻R20串接于所述第一转换芯片(U2)引脚5与所述微控制器(1)的电源端(MCUVCC)之间；所述电阻R21串接于所述微控制器(1)输出端(MCU TX)与所述第一转换芯片(U2)引脚3之间；所述电阻R22串接于所述待测芯片(7)的电源端(CHIP VCC)与所述第一转换芯片(U2)引脚6之间；所述电阻R23串接于所述第一转换芯片(U2)引脚4与所述接地端(GND)之间；
所述电容C20串接于所述第一转换芯片(U2)引脚1和所述接地端(GND)之间；所述电容C21串接于所述第一转换芯片(U2)引脚6和所述接地端(GND)之间；
所述二极管D20的正电极连接至所述电阻R23和所述接地端(GND)串接形成的节点处；所述二极管D20的负电极连接至所述待测芯片(7)的输入端(CHIP RX)。
5.根据权利要求3所述的芯片复位测试板，其特征在于，所述第二转换电路包括：第二转换芯片(U3)、电阻R24、电阻R25、电阻R26、电阻R27、C22、电容C23和二极管D21；其中，
所述第二转换芯片(U3)引脚1连接至所述微控制器(1)提供的电源端(MCU VCC)；所述第二转换芯片(U3)引脚2连接至接地端(GND)；所述第二转换芯片(U3)引脚4连接至所述待测芯片(7)的输入端(CHIP RX)；
所述电阻R24串接于所述第一转换芯片(U2)引脚5与接地端(GND)之间；所述电阻R25串接于所述微控制器(1)输入端(MCU RX)与所述第二转换芯片(U3)引脚3之间；所述电阻R26串接于所述待测芯片(7)的电源端(CHIP VCC)与所述第二转换芯片(U3)引脚6之间；所述电阻R27串接于所述第二转换芯片(U3)引脚4与所述接地端(GND)之间；
所述电容C22串接于所述第二转换芯片(U3)引脚1和所述接地端(GND)之间；所述电容C23串接于所述第二转换芯片(U3)引脚6和所述接地端(GND)之间；
所述二极管D21的正电极连接至所述电阻R27和所述接地端(GND)串接形成的节点处；所述二极管D21的负电极连接至所述待测芯片(7)的输出端(CHIP TX)。
6.一种芯片复位测试方法，用于如权利要求1所述的芯片复位测试板，其特征在于，包括：
通过微控制器为待测芯片提供测试电源；
通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果。
7.根据权利要求6所述的测试方法，其特征在于，在通过微控制器为待测芯片提供测试电源之前，还包括：
向所述微控制器写入第一控制命令；其中，所述第一控制命令用于控制所述测试电源，以及控制所述微控制器与所述待测芯片进行通讯；
向所述待测芯片写入第二控制命令；其中，所述第二控制命令用于控制所述待测芯片与所述微控制器进行通讯。
8.根据权利要求6所述的测试方法，其特征在于，通过微控制器为待测芯片提供测试电源，包括：
通过微控制器和数字模拟转换器输出模拟信号；
通过所述模拟信号和所述运算放大电路提供所述测试电源。
9.根据权利要求6所述的测试方法，其特征在于，通过所述微控制器和所述测试电源对所述待测芯片进行复位测试，并获取测试结果，包括：
通过所述微控制器对所述待测芯片施加所述测试电源；
通过所述微控制器和所述待测芯片进行通讯并获取通讯结果；
根据所述通讯结果获取所述测试结果。
10.根据权利要求9所述的测试方法，其特征在于，通过所述微控制器和所述待测芯片进行通讯并获取通讯结果，包括：
所述微控制器通过电平转换电路发送通讯信号至所述待测芯片；
所述微控制器通过所述电平转换电路接收所述待测芯片的反馈信号；
根据所述通讯信号和所述反馈信号获取所述通讯结果。
CN201810973270.9A 2018-08-24 2018-08-24 一种芯片复位测试板及测试方法 Pending CN110857959A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201810973270.9A CN110857959A (zh) 2018-08-24 2018-08-24 一种芯片复位测试板及测试方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201810973270.9A CN110857959A (zh) 2018-08-24 2018-08-24 一种芯片复位测试板及测试方法

Publications (1)

Publication Number Publication Date
CN110857959A true CN110857959A (zh) 2020-03-03

Family

ID=69635428

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810973270.9A Pending CN110857959A (zh) 2018-08-24 2018-08-24 一种芯片复位测试板及测试方法

Country Status (1)

Country Link
CN (1) CN110857959A (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112986800A (zh) * 2021-02-19 2021-06-18 合肥宏晶微电子科技股份有限公司 Por电路测试方法及装置
CN113419160A (zh) * 2021-06-18 2021-09-21 珠海美佳音科技有限公司 芯片检测接口电路
CN113437990A (zh) * 2021-06-18 2021-09-24 珠海美佳音科技有限公司 芯片检测仪
CN113589148A (zh) * 2021-08-18 2021-11-02 深钛智能科技(苏州)有限公司 一种用于芯片测试领域的多通道电源板
CN114200289A (zh) * 2021-12-21 2022-03-18 上海季丰电子股份有限公司 用于芯片老化测试的驱动电平调节电路及系统

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007155445A (ja) * 2005-12-02 2007-06-21 Denso Corp リセット検出装置
CN201804080U (zh) * 2010-08-27 2011-04-20 深圳安博电子有限公司 一种精准测量单元及测试系统
CN102591734A (zh) * 2011-12-31 2012-07-18 中兴通讯股份有限公司 检测系统复位类型的方法及装置
CN104198917A (zh) * 2014-08-07 2014-12-10 兆讯恒达微电子技术(北京)有限公司 一种磁卡解码芯片的自动化测试系统及方法
CN204405799U (zh) * 2015-02-07 2015-06-17 长沙学院 一种电路测试装置
CN105093094A (zh) * 2015-09-16 2015-11-25 中国人民解放军国防科学技术大学 芯片上电可靠性自动检测装置和检测方法
CN105511994A (zh) * 2015-12-28 2016-04-20 天津浩丞恒通科技有限公司 一种计算机主板开关机和复位测试卡
CN106707143A (zh) * 2017-01-05 2017-05-24 北京航天自动控制研究所 一种芯片内部逻辑验证系统和方法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007155445A (ja) * 2005-12-02 2007-06-21 Denso Corp リセット検出装置
CN201804080U (zh) * 2010-08-27 2011-04-20 深圳安博电子有限公司 一种精准测量单元及测试系统
CN102591734A (zh) * 2011-12-31 2012-07-18 中兴通讯股份有限公司 检测系统复位类型的方法及装置
CN104198917A (zh) * 2014-08-07 2014-12-10 兆讯恒达微电子技术(北京)有限公司 一种磁卡解码芯片的自动化测试系统及方法
CN204405799U (zh) * 2015-02-07 2015-06-17 长沙学院 一种电路测试装置
CN105093094A (zh) * 2015-09-16 2015-11-25 中国人民解放军国防科学技术大学 芯片上电可靠性自动检测装置和检测方法
CN105511994A (zh) * 2015-12-28 2016-04-20 天津浩丞恒通科技有限公司 一种计算机主板开关机和复位测试卡
CN106707143A (zh) * 2017-01-05 2017-05-24 北京航天自动控制研究所 一种芯片内部逻辑验证系统和方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112986800A (zh) * 2021-02-19 2021-06-18 合肥宏晶微电子科技股份有限公司 Por电路测试方法及装置
CN112986800B (zh) * 2021-02-19 2024-04-09 宏晶微电子科技股份有限公司 Por电路测试方法及装置
CN113419160A (zh) * 2021-06-18 2021-09-21 珠海美佳音科技有限公司 芯片检测接口电路
CN113437990A (zh) * 2021-06-18 2021-09-24 珠海美佳音科技有限公司 芯片检测仪
CN113419160B (zh) * 2021-06-18 2023-09-29 珠海美佳音科技有限公司 芯片检测接口电路
CN113589148A (zh) * 2021-08-18 2021-11-02 深钛智能科技(苏州)有限公司 一种用于芯片测试领域的多通道电源板
CN113589148B (zh) * 2021-08-18 2023-09-01 深钛智能科技(苏州)有限公司 一种用于芯片测试领域的多通道电源板
CN114200289A (zh) * 2021-12-21 2022-03-18 上海季丰电子股份有限公司 用于芯片老化测试的驱动电平调节电路及系统
CN114200289B (zh) * 2021-12-21 2022-11-29 上海季丰电子股份有限公司 用于芯片老化测试的驱动电平调节电路及系统

Similar Documents

Publication Publication Date Title
CN110857959A (zh) 一种芯片复位测试板及测试方法
US5097213A (en) Apparatus for automatic testing of electrical and electronic connectors
CN110763981B (zh) 集成电路芯片的检测系统和方法
US8456172B2 (en) Measurement circuit for capacitor
US8204733B2 (en) Power testing apparatus for universal serial bus interface
CN103837824A (zh) 数字集成电路自动测试系统
US8258807B2 (en) Computer system on and off test apparatus
CN104133137A (zh) 一种便携式电缆测试设备及测试方法
CN201716591U (zh) 基于pxi体系的用于测试ecu的自动测试系统
CN103048530A (zh) 数字电源电流校准装置
US9488674B2 (en) Testing device and a circuit arrangement
CN109901089B (zh) 一种数字单元测试仪的校准系统
CN113960443B (zh) 一种io静态参数测试方法及系统
CN110579701A (zh) 一种集成芯片的引脚连通性的检测方法
US20120274341A1 (en) Resistance measurement circuit and measuring method employing the same
TWI418964B (zh) 用於測試積體電路之產品測試系統
CN110658439B (zh) 一种保护电路的测试方法及系统
CN105929209B (zh) 一种汽车点火瞬间电压模拟方法及电路
KR100920820B1 (ko) 자동 검사기
JP4748181B2 (ja) 半導体装置の試験装置および試験方法
CN111458592A (zh) 车灯驱动模块自动化检测系统
TWM458558U (zh) 用於檢測系統的控制介面
CN216287519U (zh) 一种驱动芯片测试电路及系统
US20150293828A1 (en) Testing apparatus, testing system and testing method thereof
CN113608938A (zh) 一种i2c总线调试装置、系统及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20200303