CN114200289B - 用于芯片老化测试的驱动电平调节电路及系统 - Google Patents

用于芯片老化测试的驱动电平调节电路及系统 Download PDF

Info

Publication number
CN114200289B
CN114200289B CN202111574533.7A CN202111574533A CN114200289B CN 114200289 B CN114200289 B CN 114200289B CN 202111574533 A CN202111574533 A CN 202111574533A CN 114200289 B CN114200289 B CN 114200289B
Authority
CN
China
Prior art keywords
resistor
driving
capacitor
test
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111574533.7A
Other languages
English (en)
Other versions
CN114200289A (zh
Inventor
陈吉锋
谈昳晔
倪卫华
郑朝晖
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Giga Force Electronics Co ltd
Original Assignee
Giga Force Electronics Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Giga Force Electronics Co ltd filed Critical Giga Force Electronics Co ltd
Priority to CN202111574533.7A priority Critical patent/CN114200289B/zh
Publication of CN114200289A publication Critical patent/CN114200289A/zh
Application granted granted Critical
Publication of CN114200289B publication Critical patent/CN114200289B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Tests Of Electronic Circuits (AREA)

Abstract

本发明提供了一种用于芯片老化测试的驱动电平调节电路及系统，涉及芯片测试技术领域，该驱动电平调节电路包括：驱动输入端、数字信号处理器、数字模拟转换器、比较器、驱动输出端、第一场效应管、第一电阻、第一电容和第二电容。该驱动电平调节电路可通过加载预设的逻辑输入并通过占空比来调节输出电压的电平，通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号；该调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。

Description

用于芯片老化测试的驱动电平调节电路及系统
技术领域
本发明涉及芯片测试技术领域，尤其是涉及一种用于芯片老化测试的驱动电平调节电路及系统。
背景技术
在芯片老化测试中，需要对芯片进行电平的驱动测试，一般在芯片老化中的驱动测试通常需要摆动速率为10M以下的低速老化测试。老化的芯片在测试过程中，需要考虑数字信号、模拟信号以及差分信号等多种信号，对测试电路的兼容性有较高要求。目前的实现方法主要通过使用io电平转化相关方式，但该方式实现过程中需要使用DAC参考电平电路、io转换芯片、限流限压电路等相关电路及器件，电路结构较为复杂；而且由于使用了电平转换芯片，会对原有的io输出特性造成影响。
可见，现有芯片老化测试中对于驱动电平的调节过程还存在电路结构复杂、测试资源消耗高的问题。
发明内容
有鉴于此，本发明的目的在于提供一种用于芯片老化测试的驱动电平调节电路及系统，该驱动电平调节电路可通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号，该调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。
第一方面，本发明实施例提供了一种用于芯片老化测试的驱动电平调节电路，该驱动电平调节电路包括：驱动输入端、数字信号处理器、数字模拟转换器、比较器、驱动输出端、第一场效应管、第一电阻、第一电容和第二电容；
驱动输入端与数字信号处理器的驱动电平输入端相连接，数字信号处理器通过数字模拟转换器与比较器的第一输入端相连接；比较器的输出端与数字信号处理器的比较结果输入端相连接；数字信号处理器的输出端经过第一场效应管和第一电阻后与驱动输出端相连接；
其中，第一场效应管的源极与数字信号处理器的输出端相连接，第一场效应管的源极还与第二电容相连接后接地；第一场效应管的漏极与直流电源相连接；第一电阻的一端与数字信号处理器的输出端相连接；第一电阻的另一端与第一电容连接后接地；第一电阻的另一端还与比较器的第二输入端相连接。
在一些实施方式中，驱动电平调节电路还包括与第一场效应管相连接的第二场效应管；
其中，第二场效应管的漏极与第一场效应管的源极相连接；第二场效应管的源极接地。
在一些实施方式中，驱动电平调节电路还包括与第一电阻并联的第二电阻；
其中，第二电阻的一端与数字信号处理器的输出端相连接；第二电阻的另一端与驱动输出端相连接。
在一些实施方式中，第一电阻的阻值为3-10欧姆；第二电阻的阻值为3-10欧姆。
在一些实施方式中，驱动电平调节电路还包括与第二电阻相连接的第三电容；
其中，第三电容的一端与驱动输出端相连接；第三电容的另一端接地。
在一些实施方式中，第一电容为1-10uF；第二电容为1-10uF；第三电容为1-10uF。
在一些实施方式中，驱动电平调节电路还包括第一开关以及第二开关；
其中，第一开关的一端与数字信号处理器的输出端相连接；第一开关的另一端与第一电阻相连接；
第二开关的一端与数字信号处理器的输出端相连接；第二开关的另一端与第二电阻相连接。
在一些实施方式中，驱动电平调节电路还包括第三开关以及第四开关；
其中，第三开关的一端与第一电阻相连接；第三开关的另一端与驱动输出端相连接；
第四开关的一端与第二电阻相连接；第四开关的另一端与驱动输出端相连接。
在一些实施方式中，比较器的型号为LM393。
第二方面，本发明实施例提供了一种用于芯片老化测试的驱动电平调节系统，该系统包括：驱动器和驱动电平调节电路；
其中，驱动电平调节电路为第一方面提到的用于芯片老化测试的驱动电平调节电路；
驱动电平调节电路用于对驱动器输出的驱动电平进行调节。
本发明实施例带来了以下有益效果：
本发明提供了一种用于芯片老化测试的驱动电平调节电路及系统，该驱动电平调节电路包括：驱动输入端、数字信号处理器、数字模拟转换器、比较器、驱动输出端、第一场效应管、第一电阻、第一电容和第二电容；驱动输入端与数字信号处理器的驱动电平输入端相连接，数字信号处理器通过数字模拟转换器与比较器的第一输入端相连接；比较器的输出端与数字信号处理器的比较结果输入端相连接；数字信号处理器的输出端经过第一场效应管和第一电阻后与驱动输出端相连接；其中，第一场效应管的源极与数字信号处理器的输出端相连接，第一场效应管的源极还与第二电容相连接后接地；第一场效应管的漏极与直流电源相连接；第一电阻的一端与数字信号处理器的输出端相连接；第一电阻的另一端与第一电容连接后接地；第一电阻的另一端还与比较器的第二输入端相连接。该驱动电平调节电路可通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号，该驱动电平调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。
本发明的其他特征和优点将在随后的说明书中阐述，或者，部分特征和优点可以从说明书推知或毫无疑义地确定，或者通过实施本发明的上述技术即可得知。
为使本发明的上述目的、特征和优点能更明显易懂，下文特举较佳实施方式，并配合所附附图，作详细说明如下。
附图说明
为了更清楚地说明本发明具体实施方式或现有技术中的技术方案，下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施方式，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的一种用于芯片老化测试的驱动电平调节电路的结构示意图；
图2为本发明实施例提供的另一种用于芯片老化测试的驱动电平调节电路的结构示意图；
图3为本发明实施例提供的一种用于芯片老化测试的驱动电平调节系统的结构示意图。
图标：
10-驱动输入端；20-数字信号处理器；21-驱动电平输入端；22-比较结果输入端；23-数字信号处理器的输出端；30-数字模拟转换器；40-比较器；41-比较器的第一输入端；42-比较器的第二输入端；43-比较器的输出端；50-驱动输出端；61-第一场效应管；62-第二场效应管；71-第一电阻；72-第二电阻；81-第一电容；82-第二电容；83-第三电容；90-直流电源；91-第一开关；92-第二开关；93-第三开关；94-第四开关；310-驱动器；320-驱动电平调节电路。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
在芯片老化测试中，需要对芯片进行电平的pattern驱动测试，pattern测试的本质一种测试向量的相关测试，其本质是对待测设备加激励，然后捕捉输出结果，再将输出结果与期望值进行比较，进而得到最终的测试结果。
一般在芯片老化中的驱动测试通常需要摆动速率为10M以下的低速老化测试，老化的芯片在测试过程中，需要考虑数字信号、模拟信号以及差分信号等多种信号，对测试电路的兼容性有较高要求。通俗的说，芯片老化后会产生各种与期望信号不一致的信号，因此需要测试电路具有更高的兼容性。目前的实现方法主要通过使用io电平转化相关方式，但该方式实现过程中需要使用DAC参考电平电路、io转换芯片、限流限压电路等相关电路及器件，电路结构较为复杂；而且由于使用了电平转换芯片，会对原有的io输出特性造成影响。
可见，现有芯片老化测试中对于驱动电平的调节过程还存在电路结构复杂、测试资源消耗高的问题。
基于此，本发明实施例提供了一种用于芯片老化测试的驱动电平调节电路及系统，该驱动电平调节电路可通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号，该调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。
为便于对本实施例进行理解，首先对本发明实施例所公开的一种用于芯片老化测试的驱动电平调节电路进行详细介绍。
参见图1所示的一种用于芯片老化测试的驱动电平调节电路的结构示意图，该驱动电平调节电路包括：驱动输入端10、数字信号处理器20、数字模拟转换器30、比较器40、驱动输出端50、第一场效应管61、第一电阻71、第一电容81以及第二电容82；驱动输入端10与数字信号处理器20的驱动电平输入端21相连接，数字信号处理器20通过数字模拟转换器30与比较器40的第一输入端41相连接；比较器40的输出端43与数字信号处理器20的比较结果输入端22连接；数字信号处理器20的输出端23经过第一场效应管61和第一电阻71后与驱动输出端50相连接。
其中，第一场效应管61的源极与数字信号处理器20的输出端23相连接,第一场效应管61的源极还与第二电容82相连接后接地；第一场效应管61的漏极与直流电源90相连接；第一电阻71的一端与数字信号处理器20的输出端23相连接；第一电阻71的另一端与第一电容81连接后接地；第一电阻71的另一端还与比较器40的第二输入端42相连接。
具体的说，驱动输入端10作为逻辑输入的数据输入端，用于加载测试pattern的电平和逻辑产生的相应逻辑输入文件。驱动输入端的电平和逻辑数据通过数字信号处理器20来对电平进行相应的逻辑处理，生成的相关结果通过数字模拟转换器30进行处理后，输入至比较器40的第一输入端41。而比较器40的第二输入端42输入的数据是即将从驱动输出端50输出的数据，通过将二者进行比较，得到的比较结果通过比较器40的输出端43传输至数字信号处理器20的比较结果输入端22。在一些实施方式中，比较器的型号为LM393。具体的说，数字信号处理器20检测所有的负载，并基于负载确定占空比。值得说明的是，检测过程是满负载时进行的负载测试。
从数字信号处理器20输出的电平首先经过第一场效应管61，并以此通过第一电阻71以及第一电容81后从驱动输出端50处输出；同时，在从驱动输出端50输出之前，还将该结果输入至比较器40的第二输入端42。第一电阻71可设置为可变电阻，第一电容81、第二电容82可设置为可变电容，其电阻值以及电容值的大小与负载相关，用于适应老化场景的相关参数。
上述驱动电平调节电路的工作原理是通过逻辑输入的占空比来调节输出电压的电平，一般场景中的驱动器摆动速率为800M左右，而最后输出的速率为10M，则可通过驱动电平调节电路在驱动器输出的电压摆幅上设置80个电平台阶，这样通过PWM(Pulse widthmodulation，脉冲宽度调制)的机制对IO的电平进行控制。
由此可见，该驱动电平调节电路中并未使用现有技术中常见的电平转换芯片，避免了使用该芯片导致的测试资源消耗高的问题。同时，该驱动电平调节电路可通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号，该调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。
参见图2所示的另一种用于芯片老化测试的驱动电平调节电路的结构示意图，在一些实施方式中，驱动电平调节电路还包括与第一场效应管61相连接的第二场效应管62；其中，第二场效应管62的漏极与第一场效应管61的源极相连接；第二场效应管62的源极接地。值得一提的是，与图1中所示的驱动电平调节电路不同，图2中的驱动电平调节电路将图1中的第二电容82替换为第二场效应管62。
驱动电平调节电路还包括与第一电阻71并联的第二电阻72；其中，第二电阻72的一端与数字信号处理器20的输出端23相连接；第二电阻72的另一端与驱动输出端50相连接。第一电阻的阻值为3-10欧姆；第二电阻的阻值为3-10欧姆。
驱动电平调节电路还包括与第二电阻72相连接的第三电容83；其中，第三电容83的一端与驱动输出端50相连接；第三电容83的另一端接地。
第一电容为1-10uF；第二电容为1-10uF；第三电容为1-10uF。
驱动电平调节电路还包括第一开关91以及第二开关92；其中，第一开关91的一端与数字信号处理器20的输出端23相连接；第一开关91的另一端与第一电阻71相连接；第二开关92的一端与数字信号处理器20的输出端23相连接；第二开关92的另一端与第二电阻72相连接。在一些实施方式中，驱动电平调节电路还包括第三开关93以及第四开关94；其中，第三开关93的一端与第一电阻71相连接；第三开关93的另一端与驱动输出端50相连接；第四开关94的一端与第二电阻72相连接；第四开关94的另一端与驱动输出端50相连接。
芯片老化测试过程中一般是一个电路驱动多个芯片，因此对电路的兼容性要求较高，实际场景中会按照需求使用多个场效应管、电阻、电容等元件。还可通过设置相应的开关来对负载进行调节，具体如图2中所示，在此不再赘述。
通过上述实施例中提供的用于芯片老化测试的驱动电平调节电路可知，该驱动电平调节电路可通过调节内置的电容及电阻实现对提高测试电路的兼容性，同时实现了利用数字信号产生低速模拟信号，该调节电路结构简单，解决了现有技术中芯片老化测试电路存在的兼容差的问题，并节省了测试资源。
本发明实施例还提供了一种用于芯片老化测试的驱动电平调节系统，如图3所示，该系统包括：驱动器310和驱动电平调节电路320；其中，驱动电平调节电路320为上述实施例中提到的用于芯片老化测试的驱动电平调节电路；
驱动电平调节电路320用于对驱动器310输出的驱动电平进行调节。
实际场景中，首先根据测试向量中的电平和逻辑生成相应的逻辑输入的相关文件；然后控制驱动器通过加载该文件得到逻辑输入，并产生相应的电平输出。
本发明实施例提供的驱动电平调节电路，与上述实施例提供的用于芯片老化测试的驱动电平调节电路具有相同的技术特征，所以也能解决相同的技术问题，达到相同的技术效果。为简要描述，实施例部分未提及之处，可参考前述实施例中相应内容。
在本申请所提供的几个实施例中，应该理解到，所揭露的系统、设备和方法，可以通过其它的方式实现。以上所描述的装置实施例仅仅是示意性的，例如，所述单元的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，又例如，多个单元或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些通信接口，设备或单元的间接耦合或通信连接，可以是电性，机械或其它的形式。
所述作为分离部件说明的单元可以是或者也可以不是物理上分开的，作为单元显示的部件可以是或者也可以不是物理单元，即可以位于一个地方，或者也可以分布到多个网络单元上。可以根据实际的需要选择其中的部分或者全部单元来实现本实施例方案的目的。
另外，在本发明各个实施例中的各功能单元可以集成在一个处理单元中，也可以是各个单元单独物理存在，也可以两个或两个以上单元集成在一个单元中。
所述功能如果以软件功能单元的形式实现并作为独立的产品销售或使用时，可以存储在一个处理器可执行的非易失的计算机可读取存储介质中。基于这样的理解，本发明的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的部分可以用软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，包括若干指令用以使得一台计算机设备(可以是个人计算机，服务器，或者网络设备等)执行本发明各个实施例所述方法的全部或部分步骤。而前述的存储介质包括：U盘、移动硬盘、只读存储器(ROM，Read-Only Memory)、随机存取存储器(RAM，Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上所述实施例，仅为本发明的具体实施方式，用以说明本发明的技术方案，而非对其限制，本发明的保护范围并不局限于此，尽管参照前述实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，其依然可以对前述实施例所记载的技术方案进行修改或可轻易想到变化，或者对其中部分技术特征进行等同替换；而这些修改、变化或者替换，并不使相应技术方案的本质脱离本发明实施例技术方案的精神和范围，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应所述以权利要求的保护范围为准。

Claims (10)

1.一种用于芯片老化测试的驱动电平调节电路，其特征在于，所述电路包括：驱动输入端、数字信号处理器、数字模拟转换器、比较器、驱动输出端、第一场效应管、第一电阻、第一电容和第二电容；其中，所述第一电阻为可调节电阻；所述第一电容和所述第二电容为可调节电容；
所述驱动输入端与所述数字信号处理器的驱动电平输入端相连接，所述数字信号处理器通过所述数字模拟转换器与所述比较器的第一输入端相连接；所述比较器的输出端与所述数字信号处理器的比较结果输入端相连接；所述数字信号处理器的输出端经过所述第一场效应管和所述第一电阻后与所述驱动输出端相连接；
其中，所述第一场效应管的源极与所述数字信号处理器的输出端相连接，所述第一场效应管的源极还与所述第二电容相连接后接地；所述第一场效应管的漏极与直流电源相连接；所述第一电阻的一端与所述数字信号处理器的输出端相连接；所述第一电阻的另一端与所述第一电容连接后接地；所述第一电阻的另一端还与所述比较器的第二输入端相连接。
2.根据权利要求1所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述驱动电平调节电路还包括与所述第一场效应管相连接的第二场效应管；
其中，所述第二场效应管的漏极与所述第一场效应管的源极相连接；所述第二场效应管的源极接地。
3.根据权利要求1所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述驱动电平调节电路还包括与所述第一电阻并联的第二电阻；
其中，所述第二电阻的一端与所述数字信号处理器的输出端相连接；所述第二电阻的另一端与所述驱动输出端相连接。
4.根据权利要求3所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述第一电阻的阻值为3-10欧姆；所述第二电阻的阻值为3-10欧姆。
5.根据权利要求3所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述驱动电平调节电路还包括与所述第二电阻相连接的第三电容；
其中，所述第三电容的一端与所述驱动输出端相连接；所述第三电容的另一端接地。
6.根据权利要求5所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述第一电容为1-10uF；所述第二电容为1-10uF；所述第三电容为1-10uF。
7.根据权利要求3所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述驱动电平调节电路还包括第一开关以及第二开关；
其中，所述第一开关的一端与所述数字信号处理器的输出端相连接；所述第一开关的另一端与所述第一电阻相连接；
所述第二开关的一端与所述数字信号处理器的输出端相连接；所述第二开关的另一端与所述第二电阻相连接。
8.根据权利要求7所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述驱动电平调节电路还包括第三开关以及第四开关；
其中，所述第三开关的一端与第一电阻相连接；所述第三开关的另一端与所述驱动输出端相连接；
所述第四开关的一端与第二电阻相连接；所述第四开关的另一端与所述驱动输出端相连接。
9.根据权利要求1所述的用于芯片老化测试的驱动电平调节电路，其特征在于，所述比较器的型号为LM393。
10.一种用于芯片老化测试的驱动电平调节系统，其特征在于，所述系统包括：驱动器和驱动电平调节电路；
其中，所述驱动电平调节电路为上述权利要求1至9任一项所述的用于芯片老化测试的驱动电平调节电路；
所述驱动电平调节电路用于对所述驱动器输出的驱动电平进行调节。
CN202111574533.7A 2021-12-21 2021-12-21 用于芯片老化测试的驱动电平调节电路及系统 Active CN114200289B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111574533.7A CN114200289B (zh) 2021-12-21 2021-12-21 用于芯片老化测试的驱动电平调节电路及系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111574533.7A CN114200289B (zh) 2021-12-21 2021-12-21 用于芯片老化测试的驱动电平调节电路及系统

Publications (2)

Publication Number Publication Date
CN114200289A CN114200289A (zh) 2022-03-18
CN114200289B true CN114200289B (zh) 2022-11-29

Family

ID=80655808

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111574533.7A Active CN114200289B (zh) 2021-12-21 2021-12-21 用于芯片老化测试的驱动电平调节电路及系统

Country Status (1)

Country Link
CN (1) CN114200289B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453995A (en) * 1991-11-11 1995-09-26 Hewlett-Packard Company Apparatus for generating test signals
CN101223452A (zh) * 2005-07-19 2008-07-16 泰拉丁公司 三元搜索过程
CN110857959A (zh) * 2018-08-24 2020-03-03 西安恩狄集成电路有限公司 一种芯片复位测试板及测试方法
CN113728292A (zh) * 2019-04-25 2021-11-30 泰瑞达公司 电压驱动器电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8081096B2 (en) * 2009-12-08 2011-12-20 Advantest Corporation Signal generating apparatus and test apparatus

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5453995A (en) * 1991-11-11 1995-09-26 Hewlett-Packard Company Apparatus for generating test signals
CN101223452A (zh) * 2005-07-19 2008-07-16 泰拉丁公司 三元搜索过程
CN110857959A (zh) * 2018-08-24 2020-03-03 西安恩狄集成电路有限公司 一种芯片复位测试板及测试方法
CN113728292A (zh) * 2019-04-25 2021-11-30 泰瑞达公司 电压驱动器电路

Also Published As

Publication number Publication date
CN114200289A (zh) 2022-03-18

Similar Documents

Publication Publication Date Title
US20130182511A1 (en) Digital memory system that dynamically adjusts reference voltage as a function of traffic intensity
JP5319986B2 (ja) パルス生成装置
WO1997045793A1 (en) Method for setting a current source in a bus output driver
KR20090115742A (ko) 드라이버 회로
CN114200289B (zh) 用于芯片老化测试的驱动电平调节电路及系统
US7990196B2 (en) Signal driver with first pulse boost
CN100442396C (zh) 用于测试半导体存储器件的装置和方法
CN111863048A (zh) 存储器参考电压的确定电路、方法、存储器和电子设备
US6882593B2 (en) Adjustable clock driver circuit
US8622711B2 (en) Fan control circuit
CN214041597U (zh) 上下电测试系统
US11474789B2 (en) Power supplier circuit and operation method
CN112485696B (zh) 一种电源测试装置、方法及服务器
US20040189368A1 (en) Adaptive delay of timing control signals
JPS63181196A (ja) 半導体集積回路装置
CN114416446A (zh) 内存参数适配方法、装置、终端设备及存储介质
CN1780144A (zh) 占空因数校正电路
CN114443391B (zh) 一种接地弹跳的测试方法及系统
TWI813254B (zh) 控制器、記憶體裝置以及控制方法
US11855616B2 (en) Integrated circuit, control method, and system
CN215867834U (zh) M.2 b key接口、计算机主板以及计算机设备
JPS63268487A (ja) モ−タ−制御回路
US3893190A (en) Power-up master clear control flip-flop
CN100507794C (zh) 适应性功率管理装置及方法
KR100279251B1 (ko) 반도체메모리디바이스의테스트장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
CB02 Change of applicant information

Address after: 200100 Room 101, building 2, No. 258-288, Youdong Road, Minhang District, Shanghai

Applicant after: GIGA FORCE ELECTRONICS CO.,LTD.

Address before: 201203 No. 55, Lane 1505, Zuchongzhi Road, Pudong New Area, Shanghai

Applicant before: GIGA FORCE ELECTRONICS CO.,LTD.

CB02 Change of applicant information
GR01 Patent grant
GR01 Patent grant