JPS63268487A - モ−タ−制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、エンコーダを持つ直流モーターの周期制御に
よる定速度制御回路に閃する。

（従来の技術〕 従来の直流モーターに対する周期制御回路は、エンコー
ダパルス幅について１つの値を規定し、この値に対して
入力されたエンコーダパルス幅が長ければ、モーターは
規定の回転数より遅いと判断され、単位時間あたりのデ
ユーティ−が高くなる様な、すなわちある程度長い時間
の通電がモーター駆動回路に対して行なわれる様に動作
する。

一方入力されたエンコーダパルス幅が規定値より短かけ
れば、モーターの回転数が規定を上まわっていると判断
し、モーター駆動回路には短時間の通電しか行なわれず
単位時間あたりにモーターに通電される電流のデユーテ
ィ−を下げる様に動作する。

第４図に示す回路は上述の方式の周期制御回路の一例で
ある。また第５図は第４図６信号線の波形である。周期
制御回路は、モーターからのエンコーダパルスが入力さ
れないと動作しないため、初期杖態においてはモーター
駆動回路に一時的な強制通電を行う。信号１ｉ！２３は
このための入力であり、負論理入力である。信号線２４
はブレーキ入力であり、正論理とし、通１ＳはＬレベル
にしてお（。信号線２５は正論理入力で、モーターを停
、止さ珍る時にはこれをＩ！レベルとする。また信号線
２６はＨレベルの時モーター正回転、Ｌレベルの時モー
ター逆回転となる。２７はモーターである。

信号！ｉ！２２はモーターのエンコーダーからの信号が
入力される。これを、第５図３４の波形とする。モータ
ーの定速度時のエンコーダパルス幅を１ｍ５ｅｃとし、
この速度を一定に維持しようとした系では、モノステー
ブル・マルチバイブレータ−２７の、出力パルス４Ｂ号
９２Ｂ上のパルス幅が、１ｍ５ｅｃとなる様にＲ１、Ｃ
１の時定数を決定する。　信号１ｉ１２８の波形を第５
図３５に示す。この信号の立ち上りエツジでエンコーダ
パルスをラッチすると信号、ｔ２２０上には波形３Ｇが
、また信号１２３０上には波形３８が現れる。　つまり
、信号線２９はエンコーダパルス幅が規定値より長い時
、１−！レベルであり、信号線３０はこの逆である。こ
の２つの信号とエンコーダパルスの１！レベルの期間の
ＡＮＤにより得られる波形はそれぞれ第５図３７と３９
である。　モーターのエンコーダパルス幅が長い場合、
すなわちモーターの回転数が低い場合は、モーター駆動
回路への通電時間を長クシ、モーター回転数が上り、エ
ンコーダパルス幅が、規定値より短かくなった場合は、
モーター駆動回路への、通電時間を短くする方式が、い
わゆる周期制御である。第４図の従来例では、モノステ
ーブル・マルチバイブレーク−３１の出力パルス幅を１
．７ｍ５ｅｃとし、同３２の出力パルス幅を０．５ｍ５
ｅｃとしている。第５図３７と３９の波形の立ち上りエ
ツジが、３１．３２に入力されると、信号線３３に、モ
ーター通電パルス波形が現れる。　これを第５図４０に
示ず・ 〔発明が解決しようとする問題点３ 以上の様な従来例では、モーステーブル・マルチバイブ
レークー３１がモーター回転数が近い場合の通電パルス
幅を規定し、３２が回転数の早い場合の通電パルス幅を
規定するが、これらの値は固定されている。また、遅い
早いの検出も１つの基準値に対する比較のみであり、ど
の程度早いのか、あるいは遅いのほの判断ができないと
いう欠点があった。実際に様々な負荷条件に対し安定に
制御するためには、どの程度遅い時にはどの程度通電時
間を長くするのか、というデータが不可欠である。

本発明は、直流モーターの周期制御回路上で、エンコー
ダパルス幅の検出を多段階に行い、従来の方式よりさら
に安定な制御を可能とすることを目的とした。また、系
に適した制御通電パルスの発生をメモリー上のデータの
書き換えにより容易に実現することを目的とした。

〔問題点を解決するための手段〕

本発明のモーター制御回路は、入力されたエンコーダパ
ルスのパルス幅をＮビットの分解能で検出し、この値に
基づきメモリ上から、あらかじめ設定されたモーターに
対する通電パルス幅のデータを取り出し、このデータに
よりワンショットパルス発生器のパルス幅を決定し、こ
れによりモーター駆動回路の通電−非通電の制御を行う
ことを特徴とする。

（作用〕 直流モーターの制御系では、速度００時点からモーター
を起動し、希望する一定の速度に達するまでの過程、お
よび減速し再び停止するまでの過程の中で、その系にと
って制御可能な最低速度が存在する。本発明では制御し
ようとするモーターのエンコーダパルス幅を、Ｎビット
の分解能で量子化データとして取り込むために、最低速
度の際のエンコーダパルス周波数の２Ｎ倍の周波数の発
振器の出力パルスを用いる。すなわち、最低速度の際の
エンコーダパルス周波数が、５００１１Ｚとすれば、こ
れを８ビツトの分解能でサンプリングするために、１２
８ＫＩ−１ｚの発振器の出力パルスを用いる。次にＮビ
ットの量子化データとしてエンコーダパルス幅の値を取
り込むために、本発明はＮビットのパイリーリーカウン
ター、あるいはこれと等価な作用をする１チフプＣＩ’
　Ｕ上のカウンターを用いる。この様にして取り込んだ
Ｎビットのデータによって、ＲＯＭあるいはＲＡ　Ｍの
アドレスラインを駆動すれば、１ケ定されたアドレス上
に１つのデータを得ることができ、この値はＲＯＭある
いはＲＡＭのデータバス上に現れる。　また、ｌチップ
ＣＰＵ上のバイナリ−カウンタによりエンコーダパルス
幅のＮビット量子化データを得た場合は、プログラムに
よりＣＩ）　Ｕ上の指定されたデータ領域から、取得し
たエンコーダパルス幅データに対応する出力データを取
り出すことができる。これらの手段により得られたデー
タは、１つのエンコーダパルス幅に対応した、モーター
駆動回路に対する通電時間データであり、あらかじめ駆
動系全体に対し最適化さるべく設定されていたものであ
る。このデータはＲＯＭあるいはＲＡＭのデータライン
から直接ワンシロットパルス発生ＩＣの時定数決定の抵
抗を駆動しても、あるいは１チフブＣＰＵの並列出力ポ
ートを通してワンシＵフトバルス発生ＩＣの時定数の変
更を行なっても同様な結果が得られる。

以上の様にして、１つのエンコーダパルス幅に対して１
つの通電パルス幅を求める方法では、この２者の間の関
係が直線的である必要はなく、むしろ系に最適化するた
めには、　複雑な曲線となる。通電パルス幅データをＲ
ＡＭ上にｔ！ｉつ（１カ成であれば、モーターのエンコ
ーダの他にぬ度センザ等をＣＰＵ上のプログラムにより
観測し、通電パルス幅データを書き換える。またＲＯＭ
上にデータをｔηつ構成であっても、ＲＯＭのアドレス
ラインにＮビット以上あるものを用いて、ＣＩ）Ｕ周辺
ＩＣの並列出力ポートからアドレス領域のｔｈ定を切り
換えることで、通電パルス幅データの置き換えを行う。

〔実施例〕

第１図は、本発明の１つの実施例の回路図である。直流
モーターのエンコーダパルス出力は、バッファーにより
ＴＴＬレベルに変換されているものを用い、信号１ａｌ
に入力される。この実施例では制御可能な下限のモータ
ーエンコーダパルス周期を５００　Ｈｚであるものとし
、これを８ビツトの分解能で検出する。このために、信
号線２に対して１２８ＫＨ２のＴＴＬレベルの矩形波を
入力する。（以下、特に１１定しない限り信号はＴＴＬ
レベルとする。またＨレベルとはＴＴＬの論理ｌを、Ｌ
レベルとはＴＴＬの論理０を言うものとする。）信号ａ
ｉから入力されたエンコーダパルスは、立ち上りエツジ
でモノステーブル・マルチバイブレータ−３を起動する
０図中のＲ９ｔｌｊよびＣ２は３の出力パルス幅が０．
１μｓｅｃとなる様に決定されている。８から出力され
る負論理出力パルスにより、４ビツト２進カウンター４
．５の初期値がロードされる。これとともに、エンコー
ダパルスがＩＩレベルの間、２進カウンター４．５は、
信号線２より入力される基準クロックに従いアブブカウ
／トを行う。　この間、ノＪウント値は４．５の出力と
して８ビツトで現れる。やがてエンコーダパルスレベル
が、！！レベルからＬレベルに立ち下ると、この立ち下
りエツジで、カウント値が８ビツトラフチロにセットさ
れる。８ビツトラフ、チロの出力は、ＲＯＭ７のΔ０〜
Ａ７までの下位８ビツトのアドレスラインをｆｌｔ定す
る。またＲＯＭ７のＡ８〜Ａ１２までの上位５ビツトの
アドレスラインは、系全体をコントロールするＣＰＵの
周辺ＩＣの並列出力ポートに接続するものとする。ＣＰ
Ｕはその時の負荷の条件、動作モード等の判断によりＡ
８〜ＡＩ２までの腺をｆｌｉ定し、３２通りのパターン
の中のどれかを、あらかじめ指定してお（。ＲＯＭ７の
アドレスラインが確定すると、ＲＯＭ７のデータバスＤ
Ｏ〜Ｄ７には、８′ビツトのモーター通電時間のデータ
が現れるが、実際にはＲＯＭのいわゆるアクセスタイム
が存在し、アドレスラインの確定と同時に正しいデータ
を得ることができない、　量とでこの実施例では、エン
コーダパルスの立ち下りエッシテ起動する第二のモノス
テープル・マルチバイシレーター８を用いる。ここで！
セ１Ｏ１Ｃ３は０．ｉμｓｅｃの出力パルスを発生する
様に決定される。

モノステーブル・マルチバイブレーク−８は、負のパル
スを出力し、この信号の立ち」ユリエツジで第三のモノ
ステーブルやマルチバイブレークー〇を起動する。　こ
の時点ではすでにＲＯＭ　７のデータ１）０〜１）７は
確定しており、置り１〜１七〇までの組み合せによる抵
抗値とＣＩとの時定数により、負論理パルスが信号線１
０に現れる。ここでＲ１〜Ｒ８までは、それぞれ基準と
なる抵抗値を！セとしたとき、’Ｒ／２＠、Ｒ／２’　
、−・・・・Ｒ／２１までの互いに異なる値をｔ！ｊつ
、このため、第ｎのビットのデータ線の論理レベルの０
．１をＸｎと表記したとき、データ線により駆動される
抵抗イー°Ｃは　、 となる。またＲ１〜Ｒ８＊でがずべて同一の抵抗値であ
っても、時定数の選択が８通りしか得られな（なるが、
通電パルス幅の変調は行なえる。

上記の結果得られた信号線１０上の負論理パルスを用い
て、従来例と同様にモーターの駆動回路に対して、通電
・非通電の制御を行うことができる。　この実施例では
％　ＲＯＭ　７のデーターとして、エンコーダパルス幅
が長い、すなわち回転の遅い場合はど、急峻に通電パル
ス幅の長くなる様な、曲線を用いて、従来の周期制御に
比較し、立ち上りの良い制御ができた。

また信号ｆｉｌｌｌはモーター起動時等のエンコーダパ
ルス幅が長い場合、あるいはモーターが過大の負荷変動
を受けた時に、バイナリ−カウンター５がオーバーフロ
ーしたことを示す。これをＣＰＵ側のソフトウェアによ
り検知して、ＲＯＭのＡ８〜ＡＩ２の指定を変更すれば
、より通電パルス時間の長いデータを出力し、モーター
に流入する電流エネルギーを増すことができる。　ある
いは逆に、モーターの過熱を防ぐために、通電するデユ
ーティの低いデータ領域をｔｒ１定し、モーターに障害
があった時のエラー復帰動作を行なわせることができる
。

第２図は、通電パルス幅出力を生じるＩＣに、ＮＥ５５
５およびその相当品等の、電圧制御型の可変パルス幅マ
ルチバイプレニターを用いた実施例の回路図である。第
１図の実施例と同様にして得た通電パルス幅データを、
ＲＯＭのデータバスより取り出し、これをｉ２図上の８
ビツトバツフアー１３の入力に接続する。このデータは
抵抗ラダー回路１４を通り電圧値に変換される。これを
ＮＥ５５５マルチバイブレータ−の制御電圧幼子に接続
する。また信号線１５には、第１図８のモノステーブル
・マルチバイブレーク−の出力と同一の信号が入力され
る。この結果、信号［１２には、負論理のモーター通電
パルスが得られる。

第３図は、モーター通電パルス幅データをＲＡＭ上に持
つ実施例の回路図である。　信号線１５はＣＩ’Ｕの周
辺ＩＣの出力ボートに上り駆動される。信号！ａ１５が
論理Ｌレベルであれば、ＣＰＵ側のＲＡＭへのアクセス
が可能となる。′すなわち、８ピツトラブチ１７の出力
がディスイネーブルとなり、代りにＣＰＵ側のバッフ１
−を介してＲＡＭの下位アドレスＡＯ〜Ａ７がＣＰＵよ
り供給される。また双方向バスドライバー１８は入力指
定となりＣＰＵのデータバスからの入力を受は付番Ｊる
。さらにマルチプレクサ−１９はＢ入力端となり、ｃｐ
ｕからの書き込み信号およびチップセレクト信号が有効
となる。同時にモーター通電パルス幅出力用のモノステ
ーブル・マルチバイブレータ−２０の出力ａ１６はＩＩ
シレルに固定され　゛る。以上の様な吠態で、ｃｐｕは
ＲΔＭ２１をアクセスし、モーター通電パルスデータの
口き込みを行う。

次に信号１ａ１５を論理Ｈレベルとすれば、ＣＰＵ側の
アドレスバスドライバーは切り離され、８ビツトラツチ
１７の出力が有効となる。またバスドライバー１８は出
力となり、マルチプレクサ−′１８もＡ入力側となる。

さらにモノステープル・マルチバイブレークー２０も活
性となりモーター通電パルス出力可能となる。

〔発明の効果〕

本発明は、従来の周期制御回路に比べ、　モーター側の
発生ずるエンコーダパルス幅に対して、いかなる駆動用
の通電パルス幅を選べば良いのかの対応が、複雑な曲線
上のデータであっても可能であるという点で優れている
。　これによりモーター起動時の立ち上りが早（、安定
は制御が行なえる。　また複数のデータを切り換えるこ
とにより、制御系の特性を変えることが容易である。特
にこの方式をブリ／ターに応用した場合は、印字速度モ
ードの切り換えに従ってＱ’ＭＩな制御特性の選択が行
なえる。

また特に通電パルス幅データをＲＡＭ上にｔ！）つ実施
例では、ＣＰＵ側から動作モードによって最速なデータ
を転送するのみならず、数回の試行動作を行なわせ、そ
の結果をＣＰＵ側でモニターしこれにより最碧データの
書き込みを再び行うという応用が可能となる。

【図面の簡単な説明】

第１図は本発明の１つの実施例の回路図。 第２図は１つの実施例におけるパルス幅変調部の回路図
。 第３図は１一つの実施例の回路図。 第４図は従来例の回路図。 第５図は第４図各部の波形図。 ｌ・・・・・・エンコーダパルス入力ｆｉ　号１Ｇ２１
・・・・・・通電パルス幅データを書き込むＲＡ　Ｍ以
　　上

Claims (1)

【特許請求の範囲】
1. 単位時間あたりの回転数に応じた電圧パルス波形（以下
   これをエンコーダパルスと記す）を生じる機構（以下こ
   れをエンコーダと記す）を持つ直流モーターの駆動方式
   のうち、毎回のエンコーダパルス幅を検出し、これに基
   づきモーター駆動回路に一定の時間通電を行い、単位時
   間あたりのモーター駆動電流の通電・非通電の時間間隔
   に対する変調により回転速度の一定を得るいわゆる周期
   制御装置において、１回ごとのエンコーダパルス幅をＮ
   ビットに量子化して検出するものとし、各々の、エンコ
   ーダーパルス幅の量子化値に対して、実際にモーターが
   動作している系に最適化されるべくあらかじめ設定され
   た各１個のモーター通電時間データをＲＯＭ、ＲＡＭな
   どの記憶素子上に持ち、エンコーダパルスの入力により
   自動的にモーター通電時間比を決定するモーター制御回
   路。