TWI813254B - 控制器、記憶體裝置以及控制方法 - Google Patents
控制器、記憶體裝置以及控制方法 Download PDFInfo
- Publication number
- TWI813254B TWI813254B TW111114488A TW111114488A TWI813254B TW I813254 B TWI813254 B TW I813254B TW 111114488 A TW111114488 A TW 111114488A TW 111114488 A TW111114488 A TW 111114488A TW I813254 B TWI813254 B TW I813254B
- Authority
- TW
- Taiwan
- Prior art keywords
- controller
- power consumption
- circuit
- voltage
- feedback voltage
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 17
- 230000007423 decrease Effects 0.000 claims description 18
- 230000008859 change Effects 0.000 claims description 10
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 8
- 230000008878 coupling Effects 0.000 description 3
- 238000010168 coupling process Methods 0.000 description 3
- 238000005859 coupling reaction Methods 0.000 description 3
- 230000009123 feedback regulation Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000003993 interaction Effects 0.000 description 1
- 238000012544 monitoring process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
- G11C5/147—Voltage reference generators, voltage or current regulators; Internally lowered supply levels; Compensation for voltage drops
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/4074—Power supply or voltage generation circuits, e.g. bias voltage generators, substrate voltage generators, back-up power, power control circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/30—Power supply circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1063—Control signal output circuits, e.g. status or busy flags, feedback command signals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Control Of Voltage And Current In General (AREA)
- Selective Calling Equipment (AREA)
- Communication Control (AREA)
- Power Sources (AREA)
Abstract
一種控制器,位於記憶體裝置中。控制器包含反饋調節電路。反饋調節電路用以依據控制器的功耗產生反饋電壓至供電電路,以使供電電路依據反饋電壓調整輸入至記憶體裝置的輸入電壓。當控制器的功耗越低時,反饋電壓越高,以使輸入電壓越低,而當控制器的功耗越高時,反饋電壓越低,以使輸入電壓越高。
Description
本揭示中所述實施例內容是有關於一種控制器、記憶體裝置以及控制方法,特別關於一種固態硬碟(solid-state drive;SSD)的控制器、記憶體裝置以及控制方法。
近年來,記憶體裝置廣泛的被使用。舉例來說,在各種的記憶體裝置中,固態硬碟機(SSD)時常被當作電腦之存儲器被使用。然而,記憶體裝置在運作的時候,會耗費許多電力。
本揭示之一些實施方式是關於一種控制器,位於記憶體裝置中。控制器包含反饋調節電路。反饋調節電路用以依據控制器的功耗產生反饋電壓至供電電路,以使供電電路依據反饋電壓調整輸入至記憶體裝置的輸入電壓。當控制器的功耗越低時,反饋電壓越高,以使輸入電壓越低,而當控制器的功耗越高時,反饋電壓越低,以使輸入電壓越高。
本揭示之一些實施方式是關於一種記憶體裝置,包含儲存電路、控制器、供電電路。控制器耦接於儲存電路,用以由儲存電路存取資料。供電電路耦接於控制器。控制器更用以依據控制器的功耗產生反饋電壓至供電電路,以使供電電路依據反饋電壓調整輸入至記憶體裝置的輸入電壓。當控制器的功耗越低時,反饋電壓越高,以使輸入電壓越低,而當控制器的功耗越高時,反饋電壓越低,以使輸入電壓越高。
本揭示之一些實施方式是關於一種控制方法,適用於記憶體裝置。控制方法包含以下步驟:藉由記憶體裝置的控制器,依據控制器的功耗產生反饋電壓至供電電路,以使供電電路依據反饋電壓調整輸入至控制器的輸入電壓;藉由控制器,當功耗降低時,升高反饋電壓,以使輸入電壓降低;以及藉由控制器,當功耗升高時,降低反饋電壓,以使輸入電壓升高。
綜上所述,本揭示的控制器、記憶體裝置以及控制方法在記憶體裝置不同的工作狀態之下,通過控制器內部的電壓監測反饋,對記憶體裝置的供電電壓進行自我調節,從而進一步降低記憶體裝置的功耗。
在本文中所使用的用詞『耦接』亦可指『電性耦接』,且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的記憶體裝置100的示意圖。以第1圖示例而言,記憶體裝置100包含控制器110、儲存電路150以及供電電路900。於連接關係上,控制器110耦接於儲存電路150。控制器110並耦接於供電電路900。供電電路900用以提供電力至記控制器110。
於操作上,於部分實施例中,儲存電路150用以儲存資料。控制器110用以由儲存電路150存取資料,並用以接收供電電路900的輸入電壓VI,並將輸入電壓VI傳送至控制器110。
上述記憶體裝置100的配置僅為示例的目的,記憶體裝置100的各種配置皆在本揭示的範圍中。關於記憶體裝置100的詳細操作方式,將於以下配合第2圖一併進行說明。
第2圖是依照本揭示一些實施例所繪示的控制方法200的流程圖。控制方法200可應用於如第1圖的記憶體裝置100。以下請一併參考第1圖以及第2圖。於部分實施例中,控制方法200係由第1圖中的控制器110執行。
於步驟S210中,依據控制器的功耗產生反饋電壓至供電電路,以使供電電路依據反饋電壓調整輸入至控制器的輸入電壓。
於步驟S230中,當功耗降低時,升高反饋電壓,以使供電電路輸入至控制器的輸入電壓降低。
於步驟S250中,當功耗升高時,降低反饋電壓,以使供電電路輸入至控制器的輸入電壓升高。
請參閱第1圖。如第1圖所繪示,控制器110包含反饋調節電路115。於部分實施例中,控制方法200係由反饋調節電路115所執行。
於部分實施例中,反饋調節電路115包含邏輯控制電路116和電阻電路118。
邏輯控制電路116與電阻電路118相耦接。邏輯控制電路116用以依據控制器110的功耗調整電阻電路118的電阻值,以調整輸入至供電電路900的反饋電壓FB。
舉例而言,於部分實施例中,控制器110的功耗分為五個功耗等級。每個功耗等級對應於不同的電源狀態。於其中一種實施例中,功耗100%對應於功耗等級0與電源狀態0,此為功耗最高的情況。功耗大於80%未達100%對應於功耗等級1與電源狀態1。功耗大於60%未達80%對應於功耗等級2與電源狀態2。功耗大於20%未達60%對應於功耗等級3與電源狀態3。功耗未達20%對應於功耗等級4與電源狀態4。如上所述的功耗等級與電源狀態僅為例示說明之用,本實施不以上述為限制。
於部分實施例中,功耗等級分別對應至不同的輸入電壓等級。舉例而言,功耗等級0對應的輸入電壓等級係為標準工作電壓的100%。功耗等級1對應的輸入電壓等級係為標準工作電壓的98%。功耗等級2對應的輸入電壓等級係為標準工作電壓的96%。功耗等級3對應的輸入電壓等級係為標準工作電壓的94%。功耗等級4對應的輸入電壓等級係為標準工作電壓的80%。如上所述的輸入電壓等級僅為例示說明之用,本實施不以上述為限制。
於部分實施例中,當第1圖中的控制器110的功耗等級改變時,邏輯控制電路116依據控制器110的功耗等級調整電阻電路118的電阻值。當電阻電路118的電阻值改變時,反饋電壓FB隨之改變。當反饋電壓FB改變時,供電電路900的輸入電壓VI也隨之改變。
請參閱第3圖。第3圖是依照本揭示一些實施例所繪示的電阻電路118的示意圖。如第3圖所繪示,於部分實施例中,第1圖中的電阻電路118包含可變電阻RU和可變電阻RD。可變電阻RU的一端用以接收由供電電路900所傳送的電壓。可變電阻RU的另一端耦接於輸出端U。可變電阻RD的一端耦接於輸出端U,可變電阻RD的另一端接地。輸出端U輸出反饋電壓FB。
於部分實施例中,當第1圖中的控制器110的功耗下降,例如,由功耗等級0變為功耗等級1時,邏輯控制電路116判定輸入電壓等級須由標準工作電壓的100%下降為標準工作電壓的98%。邏輯控制電路116調整第1圖中的電阻電路118的電阻值,以改變反饋電壓FB。
請一併參閱第4圖,第4圖是依照本揭示一些實施例所繪示的一操作的示意圖。當可變電阻RU的電阻值相對於可變電阻RD的電阻值的比例值降低時,於輸入電壓VI尚未改變的情況下,反饋電壓FB於短時間內會升高至高於標準反饋電壓。當供電電路900判定反饋電壓FB升高至高於標準反饋電壓時,供電電路900依據升高的反饋電壓FB進行調節以使輸入電壓VI降低。當輸入電壓VI降低時,在電阻電路118的電阻值沒有再進一步改變的情況下,反饋電壓FB降低。供電電路900持續降低輸入電壓VI直到反饋電壓FB降低至標準反饋電壓。
如第4圖所繪示,於時間點T1時,可變電阻RU的電阻值RRU相對於可變電阻RD的電阻值RRD的比例值由比例值RS2降低至比例值RS1,反饋電壓FB於時間點T1升高至高於標準反饋電壓FBS。由時間點T1至時間點T2,反饋電壓FB逐漸降低以回到標準反饋電壓FBS,輸入電壓VI隨之由電壓V2降低至電壓V1。
於另一實施例中,當第1圖中的控制器110的功耗上升,例如,由功耗等級1變為功耗等級0時,邏輯控制電路116判定輸入電壓等級須由標準工作電壓的98%上升為標準工作電壓的100%。邏輯控制電路116調整第1圖中的電阻電路118的電阻值,以改變反饋電壓FB。請一併參閱第5圖,第5圖是依照本揭示一些實施例所繪示的另一操作的示意圖。當可變電阻RU的電阻值相對於可變電阻RD的電阻值的比例值升高時,於輸入電壓VI尚未改變的情況下,反饋電壓FB於短時間內會降低至低於標準反饋電壓。當供電電路900判定反饋電壓FB降低至低於標準反饋電壓時,供電電路900依據降低的反饋電壓FB進行調節以使輸入電壓VI升高。當輸入電壓VI升高時,在電阻電路118的電阻值沒有再進一步改變的情況下,反饋電壓FB升高。供電電路900持續升高輸入電壓VI直到反饋電壓FB升高至標準反饋電壓。
如第5圖所繪示,於時間點T3時,可變電阻RU的電阻值RRU相對於可變電阻RD的電阻值RRD的比例值由比例值RS1升高至比例值RS2,反饋電壓FB於時間點T3降低至低於標準反饋電壓FBS。由時間點T3至時間點T4,反饋電壓FB逐漸升高以回到標準反饋電壓FBS,輸入電壓VI隨之由電壓V1升高至電壓V2。
於部分實施例中,第4圖和第5圖中的電壓FB、輸入電壓VI和可變電阻RU的電阻值RRU相對於可變電阻RD的電阻值RRD的比例值RRU/RRD(即電阻比例值)的變化係為漸進式變化,相較於第4圖和第5圖中所示的變化方式來說,較為和緩。
請再回頭參閱第3圖。於部分實施例中,反饋電壓FB、可變電阻RU、可變電阻RD和輸入電壓VI係依據以下算式(1)操作:
,算式(1)。
於上述算式(1)中,控制器110逐漸調整電阻電路118的電阻值,以使反饋電壓FB瞬間發生改變,供電電路900通過調整輸入電壓VI使得反饋電壓FB回到標準反饋電壓FBS。
於部分實施例中,第3圖中的可變電阻RU與可變電阻RD的電阻值可經由控制開關的導通或未導通而改變。
如上所述的邏輯控制電路116與電阻電路118為例示說明之用,各種反饋電壓的調整方法均在本案的實施方式之內。
於上述實施方式中,供電電路900於反饋電壓FB改變時,調整輸入電壓VI直到反饋電壓FB回到標準反饋電壓。
綜上所述,本揭示提供一種控制器、記憶體裝置以及控制方法,透過邏輯控制電路自動監測控制器的工作狀態,根據控制器的不同功耗,由電阻電路的分壓電阻調節,以改變反饋電壓,從而由供電電路輸出不同的輸入電壓至記憶體裝置,以進一步降低記憶體裝置的功耗。
各種功能性元件已於此公開。對於本技術領域具通常知識者而言,功能性元件可由電路(不論是專用電路,或是於一或多個處理器及編碼指令控制下操作的通用電路)實現。
雖然本揭示已以實施方式揭露如上,然其並非用以限定本揭示,任何本領域具通常知識者,在不脫離本揭示之精神和範圍內,當可作各種之更動與潤飾,因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100: 記憶體裝置
110: 控制器
115: 反饋調節電路
116: 邏輯控制電路
118: 電阻電路
150: 儲存電路
900: 供電電路
VI: 輸入電壓
FB: 反饋電壓
200: 控制方法
S210,S230,S250:步驟
RU,RD: 可變電阻
U: 輸出端
T1,T2,T3,T4: 時間點
FBS: 標準反饋電壓
V1,V2: 電壓
RRU,RRD: 電阻值
RS1,RS2: 比例值
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂,所附圖式之說明如下:
第1圖是依照本揭示一些實施例所繪示的記憶體裝置的示意圖;
第2圖是依照本揭示一些實施例所繪示的控制方法的流程圖;
第3圖是依照本揭示一些實施例所繪示的電阻電路的示意圖;
第4圖是依照本揭示一些實施例所繪示的一操作的示意圖;以及
第5圖是依照本揭示一些實施例所繪示的另一操作的示意圖。
100: 記憶體裝置
110: 控制器
115: 反饋調節電路
116: 邏輯控制電路
118: 電阻電路
150: 儲存電路
900: 供電電路
VI: 輸入電壓
FB: 反饋電壓
Claims (8)
- 一種控制器,位於一記憶體裝置中,包含:一反饋調節電路,用以依據該控制器的一功耗產生一反饋電壓至一供電電路,以使該供電電路依據該反饋電壓調整輸入至該記憶體裝置的一輸入電壓,其中該反饋調節電路包含:一電阻電路,其中當該功耗改變時,該電阻電路的一電阻值改變,以改變該反饋電壓;其中當該控制器的該功耗越低時,該反饋電壓越高,以使該輸入電壓越低,而當該控制器的該功耗越高時,該反饋電壓越低,以使該輸入電壓越高。
- 如請求項1所述的控制器,其中該功耗包含複數個功耗等級,該輸入電壓包含複數個輸入電壓等級,且該些功耗等級各自對應至該些輸入電壓等級中的一者。
- 一種記憶體裝置,包含:一儲存電路;一控制器,耦接於該儲存電路,用以由該儲存電路存取資料;以及一供電電路,耦接於該控制器;其中該控制器更用以依據該控制器的一功耗產生一反饋電壓至該供電電路,以使該供電電路依據該反饋電壓調整輸入至該記憶體裝置的一輸入電壓; 其中當該控制器的該功耗越低時,該反饋電壓越高,以使該輸入電壓越低,而當該控制器的該功耗越高時,該反饋電壓越低,以使該輸入電壓越高;其中該控制器包含:一反饋調節電路,包含:一電阻電路,其中當該功耗改變時,該電阻電路的一電阻值改變,以改變該反饋電壓。
- 如請求項3所述的記憶體裝置,其中該反饋調節電路更包含:一邏輯控制電路,耦接於該電阻電路,用以依據該功耗調整該電阻電路的該電阻值,以調整該反饋電壓。
- 如請求項3所述的記憶體裝置,其中該電阻電路更包含:一第一可變電阻;以及一第二可變電阻,與該第一可變電阻相連接;其中當該控制器的該功耗越高時,該第一可變電阻的一第一電阻值相對於該第二可變電阻的一第二電阻值的一比例值升高,以使該反饋電壓降低,而當該控制器的該功耗越低時,該第一可變電阻的該第一電阻值相對於該第二可變電阻的該第二電阻值的該比例值降低,以使該反饋電壓升高。
- 如請求項5所述的記憶體裝置,其中該第一可變電阻的一第一端用以接收該輸入電壓,且該第一可變電阻的一第二端耦接於一輸出端,其中該第二可變電阻的一第一端耦接於該輸出端,且該第二可變電阻的一第二端接地,其中該輸出端輸出該反饋電壓。
- 一種控制方法,適用於一記憶體裝置,包含:藉由該記憶體裝置的一控制器,依據該控制器的一功耗產生一反饋電壓至一供電電路,以使該供電電路依據該反饋電壓調整輸入至該控制器的一輸入電壓;藉由該控制器的一電阻電路,當該功耗改變時,改變該電阻電路的一電阻值,以改變該反饋電壓;藉由該控制器,當該功耗降低時,升高該反饋電壓,以使該輸入電壓降低;以及藉由該控制器,當該功耗升高時,降低該反饋電壓,以使該輸入電壓升高。
- 如請求項7所述的控制方法,更包含:當該功耗升高時,升高該電阻電路的一電阻比例值,以降低該反饋電壓;以及當該功耗降低時,降低該電阻電路的該電阻比例值,以升高該反饋電壓。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210132504.3 | 2022-02-14 | ||
CN202210132504.3A CN116631476A (zh) | 2022-02-14 | 2022-02-14 | 控制器、存储器装置以及控制方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202333024A TW202333024A (zh) | 2023-08-16 |
TWI813254B true TWI813254B (zh) | 2023-08-21 |
Family
ID=87558947
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW111114488A TWI813254B (zh) | 2022-02-14 | 2022-04-15 | 控制器、記憶體裝置以及控制方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US20230260554A1 (zh) |
CN (1) | CN116631476A (zh) |
TW (1) | TWI813254B (zh) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102077290A (zh) * | 2009-06-24 | 2011-05-25 | 希捷科技有限公司 | 用于在大容量存储设备中进行功率控制的系统、方法和装置 |
CN107251355A (zh) * | 2015-03-02 | 2017-10-13 | 德州仪器公司 | 电力组合器及平衡器 |
CN110086240A (zh) * | 2019-03-28 | 2019-08-02 | 华为技术有限公司 | 一种供电方法、控制方法、供电电源和检测装置 |
TW202107245A (zh) * | 2019-08-02 | 2021-02-16 | 新唐科技股份有限公司 | 控制裝置及調整方法 |
-
2022
- 2022-02-14 CN CN202210132504.3A patent/CN116631476A/zh active Pending
- 2022-04-15 TW TW111114488A patent/TWI813254B/zh active
- 2022-12-28 US US18/147,007 patent/US20230260554A1/en active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102077290A (zh) * | 2009-06-24 | 2011-05-25 | 希捷科技有限公司 | 用于在大容量存储设备中进行功率控制的系统、方法和装置 |
CN107251355A (zh) * | 2015-03-02 | 2017-10-13 | 德州仪器公司 | 电力组合器及平衡器 |
CN110086240A (zh) * | 2019-03-28 | 2019-08-02 | 华为技术有限公司 | 一种供电方法、控制方法、供电电源和检测装置 |
TW202107245A (zh) * | 2019-08-02 | 2021-02-16 | 新唐科技股份有限公司 | 控制裝置及調整方法 |
Also Published As
Publication number | Publication date |
---|---|
TW202333024A (zh) | 2023-08-16 |
US20230260554A1 (en) | 2023-08-17 |
CN116631476A (zh) | 2023-08-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018001328A1 (zh) | 电源调整装置及方法、芯片系统及运行芯片系统的方法 | |
US8726057B2 (en) | Power management of components having clock processing circuits | |
CN105573664B (zh) | 多通道存储器系统及相关功率管理方法 | |
JP4662964B2 (ja) | パルス周波数変調回路、同回路を用いた電源供給装置及び電源安定化方法 | |
US8417984B2 (en) | Dynamically scaling apparatus for a system on chip power voltage | |
CN112130657A (zh) | 基于协议的转接驱动器中的功耗管理 | |
TW201820075A (zh) | 可動態決定提供給外部裝置之電流量之電子裝置以及動態控制電流之方法 | |
US20120301321A1 (en) | Fan control circuit | |
TWI813254B (zh) | 控制器、記憶體裝置以及控制方法 | |
JP5091936B2 (ja) | ダイナミック電流供給ポンプ | |
US20150028942A1 (en) | Semiconductor integrated circuit and power management system | |
US20210257902A1 (en) | Control circuit for facilitating inrush current reduction for a voltage regulator and a voltage regulation apparatus with inrush current reduction | |
JP4390036B2 (ja) | 電源回路 | |
CN107817699A (zh) | 控制电路、控制方法和电子设备 | |
US10338649B2 (en) | Fan control apparatus and method of operating the same | |
JPH10285914A (ja) | 整流回路 | |
JP7443730B2 (ja) | ステッピングモータの制御装置及び制御方法 | |
TWI704739B (zh) | 電源供應裝置 | |
CN112350558B (zh) | 一种动态overshoot抑制电路及抑制方法 | |
US10216253B2 (en) | Universal serial bus hub and control method thereof | |
US11342894B2 (en) | Driver circuitry and associated methods | |
CN218570074U (zh) | 一种用于兼容lpddr4x的供电回路及电子设备 | |
CN103051165B (zh) | 通过por来抑制电压调整电路上电过冲的结构 | |
CN109347324A (zh) | 电源电路及降低电源输出误差的方法 | |
CN116136699A (zh) | 芯片、芯片电压调节系统和相关产品 |