KR20090115742A - 드라이버 회로 - Google Patents

드라이버 회로 Download PDF

Info

Publication number
KR20090115742A
KR20090115742A KR1020097017788A KR20097017788A KR20090115742A KR 20090115742 A KR20090115742 A KR 20090115742A KR 1020097017788 A KR1020097017788 A KR 1020097017788A KR 20097017788 A KR20097017788 A KR 20097017788A KR 20090115742 A KR20090115742 A KR 20090115742A
Authority
KR
South Korea
Prior art keywords
signal
circuit
output
driver
input
Prior art date
Application number
KR1020097017788A
Other languages
English (en)
Inventor
나오끼 마쯔모또
다까시 세끼노
Original Assignee
가부시키가이샤 어드밴티스트
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 어드밴티스트 filed Critical 가부시키가이샤 어드밴티스트
Publication of KR20090115742A publication Critical patent/KR20090115742A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/26—Testing of individual semiconductor devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31924—Voltage or current aspects, e.g. driver, receiver
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/02—Shaping pulses by amplifying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03343—Arrangements at the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로(10)에서, 입력 신호가 입력되고, 입력 신호와 동일 파형의 신호를 출력 신호로서 출력하는 메인 드라이버(14)와, 입력 신호가 입력되고, 입력 신호와 동일 파형의 비반전 신호와, 입력 신호를 반전한 파형의 반전 신호로 이루어지는 차동 신호를 출력하는 서브 드라이버(16)와, 저항(28, 30)(34, 36) 및 가변 용량 컨덴서(32)(38)에 의해 구성되며, 비반전 신호를 미분한 신호를 출력하고, 반전 신호를 미분한 신호를 출력하는 미분 회로와, 메인 드라이버(14)의 출력 신호 신호와 비반전 신호를 미분한 신호를 가산한 고역 강조 신호 또는 메인 드라이버(14)의 출력 신호와 비반전 신호를 가산한 저역 강조 신호를 출력 신호로서 출력하는 가산부(26)를 갖고 있다.
Figure P1020097017788
메인 드라이버, 서브 드라이버, 저항, 가변 용량 컨덴서, 반전 신호, 비반전 신호, 저역 강조 신호, 고역 강조 신호

Description

드라이버 회로{DRIVER CIRCUIT}
본 발명은, 접속처의 회로에 신호를 공급하는 드라이버 회로에 관한 것이다.
반도체 시험 장치는, 피시험 디바이스(이하, DUT라고 함)에 소정의 패턴 데이터의 신호를 입력하고, 그 신호에 의한 DUT의 출력 파형으로부터 출력 데이터를 판독하여, 출력 데이터와 기대치 데이터를 비교함으로써, DUT의 동작을 시험하는 장치이다.
최근, CPU, MPU, 메모리 등에서의 전송 비트 레이트가 고속화됨에 따라서, 각 LSI간의 접속부에서의 전송 손실을 보상할 필요가 생겼다. 통상적으로, 전송 선로는 적분 특성을 갖고 있어, 전송 선로에 의해 신호의 고주파 성분이 손실된다. 이 때문에, LSI의 내부에, 전송 손실을 보상하기 위한 고역 강조 회로가 설치되어 있는 경우가 있다.
이와 같은 고역 강조 회로를 내장한 LSI에 대해서는, 고역 강조 회로가 정상적으로 동작하고 있는지의 여부를 시험할 필요가 있다.
<발명의 개시>
<발명이 해결하고자 하는 과제>
전송 손실을 보상하기 위해서 DUT에 내장된 고역 강조 회로를 시험하는 반도 체 시험 장치에서는, 임의의 손실 조건에 의한 전송 손실을 받은 신호를 모의한 신호를 생성할 수 있어, 다양한 DUT를 시험하는 것이 가능한 것이 바람직하다.
또한, 반도체 시험 장치에는, DUT에 공급하는 신호로서, 고역을 강조한 고역 강조 신호를 생성하는 것이 요구되는 경우도 있다. 예를 들면, 반도체 시험 장치의 드라이버 회로측에서, 전송 선로에 의한 신호의 손실분을 미리 보상한 고역 강조 신호를 생성하는 것이 요구되는 경우가 있다.
전송 손실을 받은 신호를 모의한 신호, 즉 저역을 강조한 저역 강조 신호나, 고역 강조 신호는, 저항과 컨덴서에 의해 구성되는 RC 미분 회로, RC 적분 회로를 이용하여 실현할 수 있다.
그러나, 단순하게 구성한 미분 회로, 적분 회로를 이용하여 전송 손실을 모의한 것에서는, 임의의 전송 손실을 모의하는 것은 곤란하다. 혹은 회로의 복잡화, 대규모화를 초래하게 된다.
본 발명의 목적은, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 원하는 고역 강조 신호 및 저역 강조 신호를 생성할 수 있어, 임의의 전송 손실을 모의할 수 있는 드라이버 회로를 제공하는 것에 있다.
<과제를 해결하기 위한 수단>
상기 목적은, 입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로로서, 상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제1 신호를 출력하는 메인 드라이버와, 상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제2 신호를 출력하는 서브 드라이버와, 저항 및 가변 용량 컨덴서에 의해 구성되며, 상기 제2 신 호를 미분한 제3 신호를 출력하는 미분 회로와, 상기 제1 신호와 상기 제3 신호를 가산한 상기 출력 신호를 출력하는 가산부를 갖는 것을 특징으로 하는 드라이버 회로에 의해 달성된다.
또한, 상기 목적은, 입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로로서, 상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제1 신호를 출력하는 메인 드라이버와, 상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제2 신호와, 상기 입력 신호를 반전한 제3 신호로 이루어지는 차동 신호를 출력하는 서브 드라이버와, 저항 및 가변 용량 컨덴서에 의해 구성되며, 상기 제2 신호를 미분한 제4 신호를 출력하고, 상기 제3 신호를 미분한 제5 신호를 출력하는 미분 회로와, 상기 제1 신호와 상기 제4 신호를 가산한 고역 강조 신호 또는 상기 제1 신호와 상기 제5 신호를 가산한 저역 강조 신호를 상기 출력 신호로서 출력하는 가산부를 갖는 것을 특징으로 하는 드라이버 회로에 의해 달성된다.
또한, 상기의 드라이버 회로에서, 상기 가변 용량 컨덴서는, 다이오드로 이루어지도록 하여도 된다.
또한, 상기의 드라이버 회로에서, 상기 가변 용량 컨덴서는, 트랜지스터로 이루어지도록 하여도 된다.
<발명의 효과>
본 발명에 따르면, 입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로에서, 입력 신호가 입력되고, 입력 신호에 따른 제1 신호를 출력하는 메인 드라이버와, 입력 신호가 입력되고, 입력 신호에 따른 제2 신호를 출력하는 서브 드 라이버와, 저항 및 가변 용량 컨덴서에 의해 구성되며, 제2 신호를 미분한 제3 신호를 출력하는 미분 회로와, 제1 신호와 제3 신호를 가산한 출력 신호를 출력하는 가산부를 구비하므로, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 원하는 고역 강조 신호 및 저역 강조 신호를 생성할 수 있어, 임의의 전송 손실을 모의할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 드라이버 회로의 구성을 도시하는 블록도.
도 2는 본 발명의 일 실시 형태에 따른 드라이버 회로의 각 점에서의 신호의 파형을 도시하는 파형도(그 1).
도 3은 본 발명의 일 실시 형태에 따른 드라이버 회로의 각 점에서의 신호의 파형을 도시하는 파형도(그 2).
도 4는 비반전 신호 고역 강조 회로 및 반전 신호 고역 강조 회로를 구성하는 RC 미분 회로에서 가변 용량 컨덴서 대신에 통상의 컨덴서를 이용한 경우의 문제점을 설명하는 도면.
도 5는 본 발명의 일 실시 형태에 따른 드라이버 회로의 구체적인 회로 구성을 도시하는 회로도.
도 6은 본 발명의 일 실시 형태에 따른 드라이버 회로의 구체적인 회로 구성에서 비반전 신호 고역 강조 회로와 반전 신호 고역 강조 회로에 공통의 RC 미분 회로의 구성을 도시하는 회로도.
도 7은 본 발명의 일 실시 형태의 변형예에 따른 드라이버 회로에서 비반전 신호 고역 강조 회로와 반전 신호 고역 강조 회로에 공통의 RC 미분 회로의 구성을 도시하는 회로도.
<부호의 설명>
10 : 드라이버 회로
12 : 신호 생성부
14 : 메인 드라이버
16 : 서브 드라이버
18 : 비반전 신호 고역 강조 회로
20 : 반전 신호 고역 강조 회로
22, 24 : 승산 회로
26 : 가산부
28, 30 : 저항
32 : 가변 용량 컨덴서
34, 36 : 저항
38 : 가변 용량 컨덴서
40 : 컨덴서
42 : 컨덴서
44 : 드라이버 회로
46, 48, 50, 52 : 트랜지스터
54, 56 : 저항
58 : 정전류 회로
60, 62 : 트랜지스터
64, 66 : 정전류 회로
68, 70, 72, 74 : 트랜지스터
76, 78 : 구동 전원
80, 82 : 가변 용량 다이오드
84, 86 : 트랜지스터
<발명을 실시하기 위한 최량의 형태>
[일 실시 형태]
본 발명의 일 실시 형태에 따른 드라이버 회로에 대해서 도 1 내지 도 6을 이용하여 설명한다. 도 1은 본 실시 형태에 따른 드라이버 회로의 구성을 도시하는 블록도, 도 2 및 도 3은 본 실시 형태에 따른 드라이버 회로의 각 점에서의 신호의 파형을 도시하는 파형도, 도 4는 비반전 신호 고역 강조 회로 및 반전 신호 고역 강조 회로를 구성하는 RC 미분 회로에서 가변 용량 컨덴서 대신에 통상의 컨덴서를 이용한 경우의 문제점을 설명하는 도면, 도 5는 본 실시 형태에 따른 드라이버 회로의 구체적인 회로 구성을 도시하는 회로도, 도 6은 본 실시 형태에 따른 드라이버 회로의 구체적인 회로 구성에서 비반전 신호 고역 강조 회로와 반전 신호 고역 강조 회로에 공통의 RC 미분 회로를 도시하는 회로도이다.
본 실시 형태에 따른 드라이버 회로(10)는, 반도체 시험 장치에서의 드라이 버 회로로서, 신호 생성부(12)에 의해 생성된 신호가 입력 신호로서 입력되고, 입력 신호에 따라서, 고역을 강조한 고역 강조 신호, 또는 저역을 강조한 저역 강조 신호, 즉 전송 손실을 모의한 모의 신호를 생성하고, 생성한 신호를 DUT에 공급하는 것이다. 저역 강조 신호에 의해, 전송 손실을 보상하기 위해서 DUT에 내장된 고역 강조 회로를 시험할 수 있다.
본 실시 형태에 따른 드라이버 회로(10)는, 도 1에 도시한 바와 같이, 메인 드라이버(14)와, 서브 드라이버(16)와, 비반전 신호 고역 강조 회로(18)와, 반전 신호 고역 강조 회로(20)와, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)의 각각에 대응하여 설치된 2개의 승산 회로(22, 24)와, 가산부(26)를 갖고 있다.
본 실시 형태에 따른 드라이버 회로(10)에는, 신호 생성부(12)에 의해 생성된 소정의 파형을 갖는 신호가 입력 신호로서 입력된다. 신호 생성부(12)에 의해 생성되는 신호로서는, 예를 들면, 소정의 펄스 폭 및 진폭을 갖는 방형파 형상의 펄스 신호가 이용된다.
메인 드라이버(14)는, 신호 생성부(12)에 의해 생성된 신호가 입력 신호로서 입력되고, 입력 신호와 동일 파형의 신호를 출력 신호로서 출력한다.
서브 드라이버(16)는, 차동 드라이버에 의해 구성되어 있고, 신호 생성부(12)에 의해 생성된 신호가 입력 신호로서 입력되고, 입력 신호와 동일 파형의 비반전 신호와, 입력 신호를 반전한 파형의 반전 신호로 이루어지는 차동 신호를 출력 신호로서 출력한다.
비반전 신호 고역 강조 회로(18)는, 저항(28, 30) 및 가변 용량 컨덴서(32)로 이루어지는 RC 미분 회로로서 구성되어 있다. 비반전 신호 고역 강조 회로(18)는, 드라이버 회로(10)의 출력 신호로서 고역을 강조한 고역 강조 신호를 생성하는 고역 강조 동작 시에서, 메인 드라이버(14)의 출력 신호에 가산되는, 비반전 신호의 고역을 강조한 신호를 생성하기 위한 것이다. 즉, 비반전 신호 고역 강조 회로(18)는, 서브 드라이버(16)로부터 출력되는 차동 신호 중 비반전 신호가 입력 신호로서 입력되고, 입력 신호의 고주파 성분을 투과하고, 입력 신호의 고역을 강조한 신호, 즉 입력 신호를 미분한 미분 신호를 출력 신호로서 출력한다.
반전 신호 고역 강조 회로(20)는, 저항(34, 36) 및 가변 용량 컨덴서(38)로 이루어지는 RC 미분 회로로서 구성되어 있다. 반전 신호 고역 강조 회로(20)는, 드라이버 회로(10)의 출력 신호로서 저역을 강조한 저역 강조 신호를 생성하는 저역 강조 동작 시에서, 메인 드라이버(14)의 출력 신호에 가산되는, 반전 신호의 고역을 강조한 신호를 생성하기 위한 것이다. 즉, 반전 신호 고역 강조 회로(20)는, 서브 드라이버(16)로부터 출력되는 차동 신호 중 반전 신호가 입력 신호로서 입력되고, 입력 신호의 고주파 성분을 투과하고, 입력 신호의 고역을 강조한 신호, 즉 입력 신호를 미분한 미분 신호를 출력 신호로서 출력한다.
승산 회로(22)는, 대응하는 비반전 신호 고역 강조 회로(18)의 출력 신호가 입력 신호로서 입력되고, 입력 신호에 소정의 보정값을 곱함으로써 입력 신호의 진폭을 조정한 신호를 출력 신호로서 출력한다.
승산 회로(24)는, 대응하는 반전 신호 고역 강조 회로(20)의 출력 신호가 입 력 신호로서 입력되고, 입력 신호에 소정의 보정값을 곱함으로써 입력 신호의 진폭을 조정한 신호를 출력 신호로서 출력한다.
가산부(26)는, 2개의 승산 회로(22, 24)의 각각에 대응하여 설치된 2개의 가산 회로(40, 42)를 갖고 있다.
가산 회로(40)는, 고역 강조 동작 시에서, 메인 드라이버(14)의 출력 신호 및 대응하는 승산 회로(22)의 출력 신호가 입력되고, 승산 회로(22)에 의해 진폭이 조정된 비반전 신호 고역 강조 회로(18)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산한 신호를 출력 신호로서 출력한다.
가산 회로(42)는, 저역 강조 동작 시에서, 메인 드라이버(14)의 출력 신호 및 대응하는 승산 회로(24)의 출력 신호가 입력되고, 승산 회로(24)에 의해 진폭이 조정된 반전 신호 고역 강조 회로(20)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산한 신호를 출력 신호로서 출력한다.
이렇게 하여, 가산부(26)는, 고역 강조 동작 시에서의 출력 신호로서 가산 회로(40)의 출력 신호를 출력하고, 저역 강조 동작 시에서의 출력 신호로서 가산 회로(42)의 출력 신호를 출력한다.
가산부(26)의 출력 신호는, DUT에 입력되어, DUT의 시험이 행해진다.
본 실시 형태에 따른 드라이버 회로(10)는, 고역이 강조된 고역 강조 신호를 출력 신호로서 출력하는 고역 강조 동작과, 저역이 강조된 저역 강조 신호를 출력 신호로서 출력하는 저역 강조 동작을 선택적으로 행한다.
고역 강조 동작 시에서는, 승산 회로(22)에 의해 진폭이 조정된 비반전 신호 고역 강조 회로(18)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산한 고역 강조 신호를 출력 신호로서 출력한다.
도 2는 고역 강조 동작 시에서의 본 실시 형태에 따른 드라이버 회로(10)의 각 점에서의 신호의 파형을 도시하는 파형도로서, 도 1에 도시한 회로 구성의 A점, B점, C1점, D1점, E1점, F점에서의 신호의 파형을 도시하고 있다. 도 2의 (a)는 신호 생성부(12)에 의해 생성되는 신호(A점의 신호) 및 메인 드라이버(14)의 출력 신호(B점의 신호)의 파형을 도시하고 있다. 도 2의 (b)는 서브 드라이버(16)가 출력하는 차동 신호 중 비반전 신호(C1점의 신호)의 파형을 도시하고 있다. 도 2의 (c)는 비반전 신호 고역 강조 회로(18)의 출력 신호(D1점의 신호)의 파형을 도시하고 있다. 도 2의 (d)는 승산 회로(22)의 출력 신호(E1점의 신호)의 파형을 도시하고 있다. 도 2의 (e)는 가산부(26)의 출력 신호(F점의 신호)의 파형을 도시하고 있다.
메인 드라이버(14)의 출력 신호는, 도 2의 (a)에 도시한 바와 같이, 신호 생성부(12)에 의해 생성된 신호와 동일 파형의 신호이다.
또한, 서브 드라이버(16)가 출력하는 차동 신호 중 비반전 신호는, 도 2의 (b)에 도시한 바와 같이, 신호 생성부(12)에 의해 생성된 신호와 동일 파형의 신호이다.
비반전 신호 고역 강조 회로(18)의 출력 신호는, 도 2의 (c)에 도시한 바와 같이, 도 2의 (b)에 도시한 서브 드라이버(16)의 비반전 신호의 고역을 강조한 미분 신호이다. 여기서, 가변 용량 컨덴서(32)의 용량을 제어함으로써, 비반전 신호 고역 강조 회로(18)로부터 출력되는 미분 신호를 임의 파형으로 정형할 수 있다.
승산 회로(22)의 출력 신호는, 도 2의 (d)에 도시한 바와 같이, 도 2의 (c)에 도시한 비반전 신호 고역 강조 회로(18)의 출력 신호의 진폭을 예를 들면 1/2배로 조정한 파형의 신호이다.
가산부(26)의 출력 신호는, 도 2의 (e)에 도시한 바와 같이, 도 2의 (a)에 도시한 메인 드라이버(14)의 출력 신호에, 도 2의 (d)에 도시한 진폭이 예를 들면1/2배로 조정된 비반전 신호 고역 강조 회로(18)의 출력 신호를 가산 회로(40)에 의해 가산한 파형의 신호이다. 이와 같이, 본 실시 형태에 따른 드라이버 회로(10)는, 고역 강조 동작 시에서, 승산 회로(22)에 의해 진폭이 조정된 비반전 신호 고역 강조 회로(18)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산함으로써, 메인 드라이버(14)의 출력 신호의 엣지가 강조된 파형의 고역 강조 신호를 생성한다.
또한, 저역 강조 동작 시에서는, 승산 회로(24)에 의해 진폭이 조정된 반전 신호 고역 강조 회로(20)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산한 저역 강조 신호, 즉 전송 손실을 모의한 모의 신호를 출력 신호로서 출력한다.
도 3은 저역 강조 동작 시에서의 본 실시 형태에 따른 드라이버 회로의 각 점에서의 신호의 파형을 도시하는 파형도로서, 도 1에 도시한 회로 구성의 A점, B점, C2점, D2점, E2점, F점에서의 신호의 파형을 도시하고 있다. 도 3의 (a)는 신호 생성부(12)에 의해 생성되는 신호(A점의 신호) 및 메인 드라이버(14)의 출력 신호폭 점의 신호)의 파형을 도시하고 있다. 도 3의 (b)는 서브 드라이버(16)가 출 력하는 차동 신호 중 반전 신호(C2점의 신호)의 파형을 도시하고 있다. 도 3의 (c)는 반전 신호 고역 강조 회로(20)의 출력 신호(D2점의 신호)의 파형을 도시하고 있다. 도 3의 (d)는 승산 회로(24)의 출력 신호(E2점의 신호)의 파형을 도시하고 있다. 도 3의 (e)는 가산부(26)의 출력 신호(F점의 신호)의 파형을 도시하고 있다.
메인 드라이버(14)의 출력 신호는, 도 3의 (a)에 도시한 바와 같이, 신호 생성부(12)에 의해 생성된 신호와 동일 파형의 신호이다.
또한, 서브 드라이버(16)가 출력하는 차동 신호 중 반전 신호는, 도 3의 (b)에 도시한 바와 같이, 신호 생성부(12)에 의해 생성된 신호를 반전한 파형의 신호이다.
반전 신호 고역 강조 회로(20)의 출력 신호는, 도 3의 (c)에 도시한 바와 같이, 도 3의 (b)에 도시한 서브 드라이버(16)의 반전 신호의 고역을 강조한 미분 신호이다. 여기서, 가변 용량 컨덴서(38)의 용량을 제어함으로써, 반전 신호 고역 강조 회로(20)로부터 출력되는 미분 신호를 임의 파형으로 정형할 수 있다.
승산 회로(24)의 출력 신호는, 도 3의 (d)에 도시한 바와 같이, 도 3의 (c)에 도시한 반전 신호 고역 강조 회로(20)의 출력 신호의 진폭을 예를 들면 1/2배로 조정한 파형의 신호이다.
가산부(26)의 출력 신호는, 도 3의 (e)에 도시한 바와 같이, 도 3의 (a)에 도시한 메인 드라이버(14)의 출력 신호에, 도 3의 (d)에 도시한 진폭이 예를 들면1/2배로 조정된 반전 신호 고역 강조 회로(20)의 출력 신호를 가산 회로(42)에 의 해 가산한 파형의 신호이다. 이와 같이, 본 실시 형태에 따른 드라이버 회로(10)는, 저역 강조 동작 시에서, 승산 회로(24)에 의해 진폭이 조정된 반전 신호 고역 강조 회로(20)의 출력 신호를 메인 드라이버(14)의 출력 신호에 가산함으로써, 메인 드라이버(14)의 출력 신호의 엣지가 무디어진 파형의 저역 강조 신호를 생성한다.
본 실시 형태에 따른 드라이버 회로(10)는, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)를 구성하는 RC 미분 회로의 컨덴서로서, 용량의 변경이 가능한 가변 용량 컨덴서(32, 38)가 이용되고 있는 것에 주된 특징이 있다. 또한, 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)는, 후술하는 바와 같이, 구체적인 회로 구성에서, 공통의 RC 미분 회로에 의해 구성되고, 가변 용량 컨덴서(32, 38)에는 공통의 가변 용량 컨덴서가 이용되고 있다.
가변 용량 컨덴서(32, 38)의 용량을 변경함으로써, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)를 구성하는 RC 미분 회로의 시상수를 제어할 수 있다. 이에 의해, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)로부터 출력되는 미분 신호의 파형을 임의의 파형으로 정형할 수 있다. 이렇게 하여, 본 실시 형태에 따른 드라이버 회로(10)는, 임의의 파형으로 정형된 미분 신호를 메인 드라이버(14)의 출력 신호에 가산함으로써, 고역 강조 신호 또는 저역 강조 신호를 출력 신호로서 생성한다.
따라서, 본 실시 형태에 따른 드라이버 회로(10)는, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 고역 강조 동작 시에서 출력 신호로 서 생성하는 고역 강조 신호를 임의의 파형으로 정형하고, 또한, 저역 강조 동작 시에서 출력 신호로서 생성하는 저역 강조 신호를 임의의 파형으로 정형할 수 있다. 이에 의해, 본 실시 형태에 따른 드라이버 회로(10)는, 임의의 전송 손실을 모의할 수 있다.
또한, 본 실시 형태에 따른 드라이버 회로(10)는, 가변 저항을 이용하는 것이 아니라, 가변 용량 컨덴서(32, 38)에 의해, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)를 구성하는 RC 미분 회로의 시상수를 제어한다. 이 때문에, RC 미분 회로의 시상수의 제어에 수반하여 게인이 변동되는 일도 없다.
이와 같은 본 실시 형태에 따른 드라이버 회로(10)에 대하여, 가변 용량 컨덴서(32, 38) 대신에 용량의 변경이 불가한 통상의 컨덴서를 이용한 경우, RC 미분 회로의 시상수가 고정되게 되기 때문에, 임의의 전송 손실을 모의할 수는 없다.
또한, 이 경우, 다양한 손실 조건에 의한 전송 손실을 모의하려고 하면, 서브 드라이버, 비반전 신호 고역 강조 회로, 반전 신호 고역 강조 회로, 승산 회로, 및 가산 회로의 조를 복수조 준비하고, 각 조의 비반전 신호 고역 강조 회로 및 반전 신호 고역 강조 회로를 구성하는 RC 미분 회로가 서로 다른 시상수를 갖도록, 저항의 저항값 및 컨덴서의 용량값을 설정할 필요가 있다.
도 4는 가변 용량 컨덴서(32, 38) 대신에 용량의 변경이 불가한 통상의 컨덴서(40, 42)를 이용한 경우에서, 서브 드라이버 등의 조를 복수조 구비한 드라이버 회로(44)의 구성을 도시하는 블록도이다.
도시한 바와 같이, 복수의 서브 드라이버(16-1, …, 16-n)의 각각에 대응하 여, 복수의 비반전 신호 고역 강조 회로(18-1, …, 18-n) 및 복수의 반전 신호 고역 강조 회로(20-1, …, 20-n)가 설치되어 있다.
복수의 비반전 신호 고역 강조 회로(18-1, …, 18-n)의 각각에 대응하여, 복수의 승산 회로(22-1, …, 22-n)가 설치되어 있다. 또한, 복수의 반전 신호 고역 강조 회로(20-1, …, 20-n)의 각각에 대응하여, 복수의 승산 회로(24-1, …, 24-n)가 설치되어 있다.
가산부(26)에는, 복수의 승산 회로(22-1, …, 22-n)의 각각에 대응하여, 복수의 가산 회로(40-1, …, 40-n)가 설치되어 있다. 또한, 복수의 승산 회로(24-1, …, 24-n)의 각각에 대응하여, 복수의 가산 회로(42-1, …, 42-n)가 설치되어 있다.
복수의 비반전 신호 고역 강조 회로(18-1, …, 18-n)는, 각각 저항(28, 30) 및 용량의 변경이 불가한 통상의 컨덴서(40)로 이루어지는 RC 미분 회로에 의해 구성되고, RC 미분 회로의 시상수가 서로 다르도록, 저항(28, 30)의 저항값 및 컨덴서(40)의 용량값은 서로 다르다. 또한, 복수의 반전 신호 고역 강조 회로(20-1, …, 20-n)는, 각각 저항(34, 36) 및 용량의 변경이 불가한 통상의 컨덴서(42)로 이루어지는 RC 미분 회로에 의해 구성되고, RC 미분 회로의 시상수가 서로 다르도록, 저항(34, 36)의 저항값 및 컨덴서(42)의 용량값은 서로 다르다.
이와 같이, 가변 용량 컨덴서(32, 38) 대신에 통상의 컨덴서(40, 42)를 이용한 경우에서 다양한 손실 조건에 의한 전송 손실을 모의하기 위해서는, 서로 시상수가 다른 복수의 RC 미분 회로를 준비할 필요가 있다. 이 때문에, 회로의 복잡 화, 대규모화를 초래하게 된다. 또한, 임의의 전송 손실을 모의하기 위해서는, 서로 시상수가 다른 RC 미분 회로를 무한으로 준비해야만 한다. 따라서, 통상의 컨덴서(40, 42)를 이용한 것에서는, 임의의 전송 손실을 모의하는 것은, 실제상 불가능하다.
이에 대하여, 본 실시 형태에 따른 드라이버 회로(10)는, 전술한 바와 같이, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)를 구성하는 RC 미분 회로의 컨덴서로서 가변 용량 컨덴서(32, 38)를 이용하므로, RC 미분 회로의 시상수를 적절히 조정하는 것이 가능하여, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 임의의 전송 손실을 모의할 수 있다.
다음으로, 본 실시 형태에 따른 드라이버 회로(10)의 구체적인 회로 구성에 대해서 도 5 및 도 6을 이용하여 설명한다.
도 5에 도시한 바와 같이, 메인 드라이버(14)는, 2개의 트랜지스터(46, 48)와, 2개의 트랜지스터(46, 48)의 각각의 콜렉터에 에미터가 접속된 2개의 트랜지스터(50, 52)와, 2개의 트랜지스터(50, 52)의 각각의 콜렉터에 접속된 부하 저항으로서의 2개의 저항(54, 56)과, 2개의 트랜지스터(46, 48)의 에미터에 공통으로 접속된 정전류 회로(58)를 갖고 있다.
서브 드라이버(16)는, 2개의 트랜지스터(60, 62)와, 2개의 트랜지스터(60, 62)의 에미터의 각각에 접속된 정전류 회로(64, 66)를 갖고 있다.
비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)는, 서브 드라이버(16)의 트랜지스터(60)의 에미터측과 트랜지스터(62)의 에미터측 사이에 직렬로 접속된 저항(28, 30)(34, 36) 및 가변 용량 컨덴서(32)(38)로 이루어지는 공통의 RC 미분 회로로서 구성되어 있다. 이와 같이, 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)가 공통의 RC 미분 회로에 의해 구성되어 있기 때문에, 복잡한 회로 구성을 필요로 하지 않고 신호의 저역 강조와 고역 강조를 실현할 수 있다. 또한, RC 미분 회로는, 반드시 2개의 저항을 가질 필요는 없고, 저항(28, 30)(34, 36) 중 어느 하나를 갖는 것이어도 된다.
승산 회로(22)는, 서브 드라이버(16)의 트랜지스터(62)의 콜렉터에 에미터가 접속된 2개의 트랜지스터(68, 70)를 갖고 있다. 승산 회로(24)는, 서브 드라이버(16)의 트랜지스터(60)의 콜렉터에 에미터가 접속된 2개의 트랜지스터(72, 74)를 갖고 있다.
메인 드라이버(14)의 트랜지스터(50, 52)의 베이스에는, 구동 전원(76)이 접속된다. 메인 드라이버(14)의 저항(54, 56)에는, 구동 전원(78)이 접속된다.
도 6은 상기 도 5에 도시한 회로 구성에서, 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)에 공통되는 RC 미분 회로의 구체적 구성을 도시하고 있다.
도시한 바와 같이, RC 미분 회로는, 저항(28)(34), 가변 용량 컨덴서(32)(38) 및 저항(30)(36)이 직렬로 접속되어 구성되어 있다.
가변 용량 컨덴서(32)(38)는, 서로 캐소드끼리가 접속된 2개의 가변 용량 다이오드(바리캡 또는 바랙터)(80, 82)에 의해 구성되어 있다. 가변 용량 다이오드(80)의 애노드는 저항(28)(34)에 접속되고, 가변 용량 다이오드(82)의 애노드는 저항(30)(36)에 접속되어 있다. 가변 용량 다이오드(80, 82)의 캐소드에는, 용량을 제어하기 위한 제어 전압 Vcont가 외부 단자로부터 인가된다. 가변 용량 다이오드(80, 82)에 인가되는 역방향 바이어스를 제어 전압 Vcont에 의해 제어함으로써, 가변 용량 다이오드(80, 82)의 애노드-캐소드간 용량, 즉 가변 용량 컨덴서(32)(36)의 용량이 제어된다. 이에 의해, 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)에 공통되는 RC 미분 회로의 시상수를 제어할 수 있다. 이렇게 하여 RC 미분 회로의 시상수를 제어함으로써, RC 미분 회로에 의해 생성되는 미분 신호를 임의의 파형으로 정형할 수 있다.
메인 드라이버(14)에서는, 한쪽의 트랜지스터(46)의 베이스에, 신호 생성부(12)에 의해 생성된 신호 PAT가 입력된다. 다른 쪽의 트랜지스터(48)의 베이스에는, 소정의 참조 전압 Vref1(PATB)을 갖는 신호가 입력된다. 이에 의해, 다른 쪽의 트랜지스터(48)의 콜렉터로부터, 한쪽의 트랜지스터(46)의 베이스에 입력된 신호와 동일 파형의 신호가 출력된다. 트랜지스터(48)의 콜렉터로부터 출력된 신호는, 트랜지스터(52)를 통하여, 메인 드라이버(14)의 출력 신호로서 출력된다.
서브 드라이버(16)에서는, 한쪽의 트랜지스터(60)의 베이스에, 메인 드라이버(14)와 마찬가지로, 신호 생성부(12)에 의해 생성된 신호 PAT가 입력된다. 다른 쪽의 트랜지스터(62)의 베이스에는, 소정의 참조 전압 Vref1(PATB)을 갖는 신호가 입력된다.
이에 의해, 한쪽의 트랜지스터(60)의 콜렉터로부터, 트랜지스터(60)의 베이 스에 입력된 신호를 반전한 파형의 신호가 출력된다. 여기서, 트랜지스터(60)의 콜렉터로부터 출력되는 신호는, 저항(34, 36)(28, 30) 및 가변 용량 컨덴서(38)(32)로 이루어지는 RC 미분 회로로서 구성되는 반전 신호 고역 강조 회로(20)에 의해 고역이 강조되어, 이들 소자 상수에 의해 정해지는 컷오프 주파수 이상의 고주파 성분만이 출력된다. 여기서, 가변 용량 컨덴서(38)(32)의 용량을 적절히 조정함으로써, 트랜지스터(60)의 콜렉터로부터 출력되는 미분 신호를 임의의 파형으로 정형할 수 있다.
트랜지스터(60)의 콜렉터로부터 출력된 신호는, 승산 회로(24)에 입력된다.
또한, 다른 쪽의 트랜지스터(62)의 콜렉터로부터는, 한쪽의 트랜지스터(60)의 베이스에 입력된 신호와 동일 파형의 신호가 출력된다. 여기서, 트랜지스터(62)의 콜렉터로부터 출력되는 신호는, 저항(28, 30)(34, 36) 및 가변 용량 컨덴서(32)(38)로 이루어지는 RC 미분 회로로서 구성되는 비반전 신호 고역 강조 회로(18)에 의해 고역이 강조되어, 이들 소자 상수에 의해 정해지는 컷오프 주파수 이상의 고주파 성분만이 출력된다. 여기서, 가변 용량 컨덴서(32)(38)의 용량을 적절히 조정함으로써, 트랜지스터(62)의 콜렉터로부터 출력되는 미분 신호를 임의의 파형으로 정형할 수 있다.
트랜지스터(62)의 콜렉터로부터 출력된 신호는, 승산 회로(22)에 입력된다.
승산 회로(22)에서는, 트랜지스터(62)의 콜렉터로부터 출력된 신호가, 트랜지스터(68) 및 트랜지스터(70)의 에미터측에 입력된다. 여기서, 한쪽의 트랜지스 터(68)의 베이스에는, 소정의 전압 Vmag1을 갖는 신호가 입력된다. 다른 쪽의 트랜지스터(70)의 베이스에는, 소정의 참조 전압 Vref2를 갖는 신호가 입력된다. 이에 의해, 한쪽의 트랜지스터(68)의 콜렉터로부터, 트랜지스터(62)의 콜렉터로부터 출력된 신호의 진폭을 조정한 신호가 출력된다.
승산 회로(22)의 트랜지스터(68)의 콜렉터로부터 출력된 신호는, 가산 회로(40)에 의해 메인 드라이버(14)의 출력 신호에 가산된다.
승산 회로(24)에서는, 트랜지스터(60)의 콜렉터로부터 출력된 신호가, 트랜지스터(72) 및 트랜지스터(74)의 에미터측에 입력된다. 여기서, 한쪽의 트랜지스터(72)의 베이스에는, 소정의 전압 Vmag2를 갖는 신호가 입력된다. 다른 쪽의 트랜지스터(74)의 베이스에는, 소정의 참조 전압 Vref2를 갖는 신호가 입력된다. 이에 의해, 한쪽의 트랜지스터(72)의 콜렉터로부터, 트랜지스터(60)의 콜렉터로부터 출력된 신호의 진폭을 조정한 신호가 출력된다.
승산 회로(24)의 트랜지스터(72)의 콜렉터로부터 출력된 신호는, 가산 회로(42)에 의해 메인 드라이버(14)의 출력 신호에 가산된다.
드라이버 회로(10)의 출력 신호 Vout로서 고역 강조 신호를 출력하는 고역 강조 동작에서는, 트랜지스터(60)의 콜렉터로부터 출력된 신호를 승산 회로(24)에 의해 제로로 하고, 승산 회로(22)의 출력 신호만을 메인 드라이버(14)의 출력 신호에 가산한다. 승산 회로(22)에서, 트랜지스터(68)의 베이스에 입력하는 신호의 전압 Vmag1을 변경함으로써, 고역 강조 신호의 강조량을 변경할 수 있다.
또한, 드라이버 회로(10)의 출력 신호 Vout로서 저역 강조 신호를 출력하는 저역 강조 동작에서는, 트랜지스터(62)의 콜렉터로부터 출력된 신호를 승산 회로(22)에 의해 제로로 하고, 승산 회로(24)의 출력 신호만을 메인 드라이버(14)의 출력 신호에 가산한다. 승산 회로(24)에서, 트랜지스터(72)의 베이스에 입력하는 신호의 전압 Vmag2를 변경함으로써, 저역 강조 신호의 강조량을 변경할 수 있다.
이와 같이, 본 실시 형태에 따르면, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 임의의 파형을 갖는 원하는 고역 강조 신호 및 저역 강조 신호를 생성할 수 있어, 임의의 전송 손실을 모의할 수 있다.
또한, 상기에서는, 가변 용량 컨덴서(32)(38)로서, 가변 용량 다이오드(80, 82)를 이용하는 경우에 대하여 설명하였지만, 가변 용량 컨덴서(32)(38)는 이에 한정되는 것이 아니라, 가변 용량 컨덴서(32)(38)로서, 예를 들면 트랜지스터를 이용하여도 된다.
도 7은 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)에 공통되는 RC 미분 회로의 가변 용량 컨덴서(32)(38)에 트랜지스터를 이용한 경우의 RC 미분 회로의 구성을 도시하는 회로도이다.
도시한 바와 같이, RC 미분 회로는, 저항(28)(34), 가변 용량 컨덴서(32)(38) 및 저항(30)(36)이 직렬로 접속되어 구성되어 있다.
가변 용량 컨덴서(32)(38)는, 서로 에미터끼리가 접속된 2개의 트랜지스 터(84, 86)에 의해 구성되어 있다. 트랜지스터(84)의 콜렉터는 저항(28)(34)에 접속되고, 트랜지스터(86)의 콜렉터는 저항(30)(36)에 접속되어 있다. 트랜지스터(84, 86)의 에미터 및 베이스에는, 용량을 제어하기 위한 제어 전압 Vcont가 외부단자로부터 인가된다. 제어 전압 Vcont에 의해, 트랜지스터(84, 86)의 베이스-콜렉터간 용량, 즉 가변 용량 컨덴서(32)(36)의 용량이 제어된다. 이에 의해, 비반전 신호 고역 강조 회로(18)와 반전 신호 고역 강조 회로(20)에 공통되는 RC 미분 회로의 시상수를 제어할 수 있다. 이렇게 하여 RC 미분 회로의 시상수를 제어함으로써, RC 미분 회로에 의해 생성되는 미분 신호를 임의의 파형으로 정형할 수 있다.
[변형 실시 형태]
본 발명은 상기 실시 형태에 한하지 않고 다양한 변형이 가능하다.
예를 들면, 상기 실시 형태에서는, 신호 생성부(12)에 의해 방형파 형상의 펄스 신호를 드라이버 회로에 공급하는 경우에 대하여 설명하였지만, 신호 생성부(12)에 의해 드라이버 회로에 공급하는 신호로서는, 삼각파 형상의 펄스 신호 등의 다양한 신호를 이용할 수 있다.
또한, 상기 실시 형태에서는, 메인 드라이버(14)가, 입력 신호와 동일 파형의 출력 신호를 출력하는 경우에 대하여 설명하였지만, 메인 드라이버(14)는, 입력 신호에 따른 소정의 파형을 갖는 비반전 신호를 출력 신호로서 출력하는 것이면 된다.
또한, 상기 실시 형태에서는, 서브 드라이버(16)가, 입력 신호와 동일 파형 의 비반전 신호와, 입력 신호를 반전한 파형의 반전 신호로 이루어지는 차동 신호를 출력하는 경우에 대하여 설명하였지만, 서브 드라이버(16)는, 입력 신호에 따른 소정의 파형을 갖는 비반전 신호와 반전 신호로 이루어지는 차동 신호를 출력하는 것이면 된다.
또한, 상기 실시 형태에서는, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20)를 구비하고, 고역 강조 동작 및 저역 강조 동작의 양 동작이 가능한 경우에 대하여 설명하였지만, 비반전 신호 고역 강조 회로(18) 및 반전 신호 고역 강조 회로(20) 중 어느 한쪽을 구비하고, 고역 강조 동작 및 저역 강조 동작 중 어느 한쪽의 동작이 가능한 구성으로 하여도 된다.
또한, 상기 실시 형태에서는, 반도체 시험 장치에서 DUT를 시험하기 위한 신호를 생성하는 드라이버 회로로서 본 발명에 따른 드라이버 회로를 이용하는 경우에 대해서 설명하였지만, 본 발명은, 반도체 시험 장치에서의 드라이버 회로에 한하지 않고, 접속처의 회로에 신호를 공급하는 드라이버 회로에 널리 적용할 수 있다.
본 발명에 따른 드라이버 회로는, 복잡, 대규모의 회로 구성을 필요로 하지 않고 간단한 회로 구성으로, 원하는 고역 강조 신호 및 저역 강조 신호를 생성할 수 있어, 임의의 전송 손실을 모의할 수 있는 것이다. 따라서, 반도체 시험 장치에 의한 DUT의 시험의 정밀도 향상에 매우 유용하다.

Claims (4)

  1. 입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로로서,
    상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제1 신호를 출력하는 메인 드라이버와,
    상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제2 신호를 출력하는 서브 드라이버와,
    저항 및 가변 용량 컨덴서에 의해 구성되며, 상기 제2 신호를 미분한 제3 신호를 출력하는 미분 회로와,
    상기 제1 신호와 상기 제3 신호를 가산한 상기 출력 신호를 출력하는 가산부
    를 갖는 것을 특징으로 하는 드라이버 회로.
  2. 입력 신호에 따른 파형의 출력 신호를 출력하는 드라이버 회로로서,
    상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제1 신호를 출력하는 메인 드라이버와,
    상기 입력 신호가 입력되고, 상기 입력 신호에 따른 제2 신호와, 상기 입력 신호를 반전한 제3 신호로 이루어지는 차동 신호를 출력하는 서브 드라이버와,
    저항 및 가변 용량 컨덴서에 의해 구성되며, 상기 제2 신호를 미분한 제4 신호를 출력하고, 상기 제3 신호를 미분한 제5 신호를 출력하는 미분 회로와,
    상기 제1 신호와 상기 제4 신호를 가산한 고역 강조 신호 또는 상기 제1 신 호와 상기 제5 신호를 가산한 저역 강조 신호를 상기 출력 신호로서 출력하는 가산부
    를 갖는 것을 특징으로 하는 드라이버 회로.
  3. 제1항 또는 제2항에 있어서,
    상기 가변 용량 컨덴서는, 다이오드로 이루어지는 것을 특징으로 하는 드라이버 회로.
  4. 제1항 또는 제2항에 있어서,
    상기 가변 용량 컨덴서는, 트랜지스터로 이루어지는 것을 특징으로 하는 드라이버 회로.
KR1020097017788A 2007-02-27 2008-02-18 드라이버 회로 KR20090115742A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-047470 2007-02-27
JP2007047470A JP2008211620A (ja) 2007-02-27 2007-02-27 ドライバ回路

Publications (1)

Publication Number Publication Date
KR20090115742A true KR20090115742A (ko) 2009-11-05

Family

ID=39721087

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097017788A KR20090115742A (ko) 2007-02-27 2008-02-18 드라이버 회로

Country Status (5)

Country Link
US (1) US8115520B2 (ko)
JP (1) JP2008211620A (ko)
KR (1) KR20090115742A (ko)
TW (1) TW200842387A (ko)
WO (1) WO2008105251A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5540479B2 (ja) * 2008-08-26 2014-07-02 株式会社リコー ドライバ回路
TWI399022B (zh) * 2010-05-24 2013-06-11 Powerforest Technology Corp 外差雙斜率迴授控制電路及其控制方法與具此控制電路之電源供應系統
US8705601B2 (en) * 2010-08-30 2014-04-22 Tektronix, Inc. Apparatus and method for varying inter symbol interference and bandwidth extension pre-emphasis on a high speed digital signal
JP2012195885A (ja) * 2011-03-17 2012-10-11 Fujitsu Ltd 信号整形回路
CN103036532B (zh) * 2011-10-10 2016-10-12 神讯电脑(昆山)有限公司 低功率元件自动测试电路
US9148130B1 (en) * 2012-05-10 2015-09-29 Cadence Design Systems, Inc. System and method for boosting a selective portion of a drive signal for chip-to-chip transmission
JP6340799B2 (ja) * 2014-01-21 2018-06-13 富士通株式会社 エンファシス信号生成回路
JP5910707B2 (ja) * 2014-11-26 2016-04-27 富士通株式会社 信号整形回路
JP6556574B2 (ja) * 2015-01-20 2019-08-07 キヤノンメディカルシステムズ株式会社 波形整形フィルタ及び放射線検出装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4430626A (en) * 1979-11-28 1984-02-07 Dbx, Inc. Networks for the log domain
JP3629346B2 (ja) * 1996-12-25 2005-03-16 株式会社アドバンテスト 信号伝送方式及び伝送線路駆動回路
US6360180B1 (en) * 1999-05-10 2002-03-19 Teradyne, Inc. Driver with transmission path loss compensation
US6956908B2 (en) * 2001-08-30 2005-10-18 Micron Technology, Inc. Technique to simultaneously distribute clock signals and data on integrated circuits, interposers, and circuit boards
JP2004172660A (ja) * 2002-11-15 2004-06-17 Nec Corp イコライザ回路
US20060280239A1 (en) 2005-06-09 2006-12-14 Joachim Moll Signal shaping circuit
US7538582B2 (en) 2005-10-28 2009-05-26 Advantest Corporation Driver circuit, test apparatus and adjusting method
WO2007096940A1 (ja) * 2006-02-20 2007-08-30 Fujitsu Limited 半導体回路
US20070230355A1 (en) 2006-03-30 2007-10-04 Advantest Corporation Test apparatus and test method
JP2008219718A (ja) * 2007-03-07 2008-09-18 Advantest Corp ドライバ回路

Also Published As

Publication number Publication date
TWI367342B (ko) 2012-07-01
JP2008211620A (ja) 2008-09-11
WO2008105251A1 (ja) 2008-09-04
TW200842387A (en) 2008-11-01
US8115520B2 (en) 2012-02-14
US20100060325A1 (en) 2010-03-11

Similar Documents

Publication Publication Date Title
KR20090115742A (ko) 드라이버 회로
US7990177B2 (en) Driver circuit for producing signal simulating transmission loss
US8324947B2 (en) Output apparatus and test apparatus
JP4939227B2 (ja) 振幅可変ドライバ回路、及び試験装置
US6922071B2 (en) Setting multiple chip parameters using one IC terminal
CN114578255B (zh) 一种电源电压的测试方法及系统
US9772351B2 (en) Pulsed current source with internal impedance matching
Chien A current-/voltage-controlled four-slope operation square-/triangular-wave generator and a dual-mode pulse width modulation signal generator employing current-feedback operational amplifiers
JP3905889B2 (ja) ドライバ回路
CN110476071B (zh) 光电二极管仿真器、测试电路和仿真光电二极管的方法
JPS6332379A (ja) 能動負荷回路網
CN106680690B (zh) 应用于ate测试的单端输入差分输出的时钟驱动方法
JP2007057533A (ja) テストデータ発生器、テストシステム及びテスト方法
US7161437B2 (en) Voltage-controlled oscillator and quadrature modulator
CN111308310A (zh) 一种氮化镓器件的动态Rds（on）参数测试机
CN111669151A (zh) 一种高频信号输出电路
JP5235141B2 (ja) ドライバ回路および試験装置
Chien OTA-and CFOA-based Duty-cycle Tunable Square/Triangular Wave Generator with Independently Controllable Frequency and Amplitude
EP3428674B1 (en) Comb signal generator, measuring device and method
JP2964985B2 (ja) 半導体試験装置の波形整形回路
JPH06236449A (ja) アナログ乗算器
US3383527A (en) Load curve simulator
JPH07264022A (ja) プログラマブル遅延発生装置
JPH0837453A (ja) プログラマブル遅延回路
CN115113088A (zh) 一种拉载电流测试装置、电源及服务器

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application