JP4704401B2 - ピン番号変換装置 - Google Patents
ピン番号変換装置 Download PDFInfo
- Publication number
- JP4704401B2 JP4704401B2 JP2007211159A JP2007211159A JP4704401B2 JP 4704401 B2 JP4704401 B2 JP 4704401B2 JP 2007211159 A JP2007211159 A JP 2007211159A JP 2007211159 A JP2007211159 A JP 2007211159A JP 4704401 B2 JP4704401 B2 JP 4704401B2
- Authority
- JP
- Japan
- Prior art keywords
- pin
- pin number
- semiconductor device
- logical
- test
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
Description
Claims (2)
- ソフトウェア上の仮想的なピンの番号である論理ピン番号と、前記論理ピン番号に一対一に対応するハードウェア上のピンの番号である物理ピン番号とを変換することができるピン番号変換装置であって、
前記論理ピン番号と前記物理ピン番号を変換するべきかどうかを識別する識別ビットを含む、複数ビットからなるアドレス信号を出力するコントローラと、
前記識別ビットに基づいて、前記論理ピン番号と前記物理ピン番号を変換することができるピンアサインコンバータとを備え、
前記ピンアサインコンバータは、前記識別ビットに基づいて、前記アドレス信号に含まれるピンの番号を指定するピン指定ビットが前記論理ピン番号と前記物理ピン番号のいずれであるかを識別し、前記ピン指定ビットが前記論理ピン番号であるとき、前記論理ピン番号を前記物理ピン番号に変換することを特徴とするピン番号変換装置。 - 前記ピンアサインコンバータが、前記論理ピン番号を前記物理ピン番号に割り付けるピンアサインデータを格納するピンマップメモリを有することを特徴とする請求項1に記載のピン番号変換装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211159A JP4704401B2 (ja) | 2007-08-13 | 2007-08-13 | ピン番号変換装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007211159A JP4704401B2 (ja) | 2007-08-13 | 2007-08-13 | ピン番号変換装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19205098A Division JP4047975B2 (ja) | 1998-07-07 | 1998-07-07 | 半導体デバイス試験装置及び半導体デバイス試験方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008032732A JP2008032732A (ja) | 2008-02-14 |
JP4704401B2 true JP4704401B2 (ja) | 2011-06-15 |
Family
ID=39122266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007211159A Expired - Fee Related JP4704401B2 (ja) | 2007-08-13 | 2007-08-13 | ピン番号変換装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4704401B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5841458B2 (ja) | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
JP5841457B2 (ja) * | 2012-03-01 | 2016-01-13 | 株式会社アドバンテスト | 試験装置および試験モジュール |
CN113945734B (zh) * | 2021-10-18 | 2024-05-14 | 常州同惠电子股份有限公司 | 用于元器件测量引脚输入和显示的方法 |
Family Cites Families (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2584673B2 (ja) * | 1989-06-09 | 1997-02-26 | 株式会社日立製作所 | テストデータ変更回路を有する論理回路テスト装置 |
JP2843071B2 (ja) * | 1989-11-09 | 1999-01-06 | 富士通株式会社 | 論理回路の試験装置及びその試験方法 |
-
2007
- 2007-08-13 JP JP2007211159A patent/JP4704401B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2008032732A (ja) | 2008-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4047975B2 (ja) | 半導体デバイス試験装置及び半導体デバイス試験方法 | |
US20090100305A1 (en) | Reprogrammable built-in-self-test integrated circuit and test method for the same | |
CN113272906B (zh) | 具有引脚功能映射的模式生成系统 | |
US7421632B2 (en) | Mapping logic for controlling loading of the select ram of an error data crossbar multiplexer | |
TW487919B (en) | Usage of redundancy data for displaying failure bit maps for semiconductor devices | |
US5923675A (en) | Semiconductor tester for testing devices with embedded memory | |
JP4704401B2 (ja) | ピン番号変換装置 | |
KR20070064848A (ko) | 모드별 논리적 어드레스를 설정하는 반도체 메모리 테스트장치 및 방법 | |
US20110276830A1 (en) | Test module and test method | |
US7472327B2 (en) | Pattern generator and test apparatus | |
JPWO2003052767A1 (ja) | 半導体試験装置 | |
KR20060131659A (ko) | 테스터 자원 할당의 재프로그래밍 | |
EP2365488A1 (en) | Apparatus and method for testing semiconductor integrated circuits, and a non-transitory computer-readable medium having a semiconductor integrated circuit testing program | |
JP2007248374A (ja) | Icソケット及び半導体集積回路試験装置 | |
JP3548483B2 (ja) | 半導体デバイスの試験方法および試験装置 | |
US7099791B2 (en) | System and method for linking and loading compiled pattern data | |
JP2007010396A (ja) | 半導体試験装置 | |
JPH08110371A (ja) | 半導体集積回路検査装置のテストパターンメモリの制御方式 | |
JPH10253707A (ja) | 集積回路試験装置 | |
JPH10104315A (ja) | 半導体集積回路検査装置およびその検査方法 | |
JP3778050B2 (ja) | 半導体集積回路試験装置 | |
JP3550636B2 (ja) | Ic試験装置 | |
JP4883367B2 (ja) | Ic試験装置 | |
JP2671210B2 (ja) | 半導体テスターのパターン発生器 | |
JPH0869389A (ja) | 半導体テスト装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070814 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070827 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20101221 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110201 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110301 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110309 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140318 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |