CN114281624A - 一种i2c信号完整性的测试方法、系统、装置及设备 - Google Patents

Abstract

本申请公开了一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质，基于与示波器连接的测试主机，预先控制示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告，通过测试主机运行自动化测试工具自动配置示波器并从示波器读取测试波形及波形参数，极大提高了I2C信号质量测试过程的自动化水平，减轻了测试人员的工作压力，提高了测试效率。

Description

一种I2C信号完整性的测试方法、系统、装置及设备

技术领域

本申请涉及服务器测试技术领域，特别是涉及一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质。

背景技术

I2C(Inter-Integrated Circuit，两线式串行总线)通信是一种最常见的设备通信协议，只需要时钟信号(SCL)和数据信号(SDA)两根信号线就可以实现主(Master)器件对从(Slave)器件的温度检测、在位检测、参数修改等操作，此外由于每个从器件都有一个独立的设备ID，一个主器件可以控制多个从器件，因此I2C通信被广泛使用。

在服务器或者存储器等外围设备较多的设备上，I2C链路众多，对I2C信号质量的测试是一个繁重的任务。

现有的I2C信号质量测试方法，主要包括：测试人员在印制电路板上找到待测I2C链路的时钟信号的测试点和数据信号的测试点后，分别将两个测试点连接到示波器的两个探头；设置示波器为触发模式，待测I2C链路的时钟信号为触发源；利用串口工具发送读写指令到待测I2C链路，同时从示波器获取待测I2C链路的I2C波形；在示波器上选择分析所需的波形参数，读取待测I2C链路的I2C波形的波形参数，并保存I2C波形；测试人员根据波形参数和I2C波形整理测试报告，分析得到I2C信号质量测试结果。

可以看到，目前的I2C信号质量测试的过程中需要大量人工参与，在I2C链路众多的测试背景下，不仅测试效率极为低下，还给测试人员带来了繁重的工作。

发明内容

本申请的目的是提供一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质，用于降低I2C信号质量测试的人工工作，提高I2C信号质量测试的效率。

为解决上述技术问题，本申请提供一种I2C信号完整性的测试方法，基于测试主机，包括：

预先控制与所述测试主机连接的示波器处于触发源为时钟信号的触发模式；

当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；

分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

可选的，所述测试主机还与所述被测主板上所述待测I2C链路两端的主设备和从设备连接；

所述确定被测主板的待测I2C链路传输待测I2C信号，具体为：

使用串口工具控制所述主设备向所述待测I2C链路的从设备发送I2C读写指令后，确定所述待测I2C链路所述传输待测I2C信号。

可选的，所述读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数，具体为：

调用基于实验室虚拟仪器工程平台创建的I2C测试工具，自所述示波器读取所述测试波形和所述波形参数。

可选的，所述读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数，具体包括：

接收输入的目标波形参数的类型；

自所述示波器读取所述测试波形和所述目标波形参数。

可选的，所述波形参数具体包括：从设备地址、信号上升时间、信号下降时间、信号高电平、信号低电平、时钟信号高电平保持时间、时钟信号低电平保存时间、数据信号建立时间、数据信号保持时间中的至少一项。

可选的，所述分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告，具体包括：

调用预设测试模板，将各所述波形参数与所述预设测试模板中对应的参考范围对比，得到对比结果；

汇总各所述波形参数的对比结果，根据合格项的数目和不合格项的数目，得到所述测试结果；

将所述波形参数、所述波形参数的对比结果和所述测试写过写入所述预设测试模板，得到所述测试报告。

为解决上述技术问题，本申请还提供一种I2C信号完整性的测试系统，包括测试主机和与所述测试主机连接的示波器；

其中，所述测试主机用于预先控制所述示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

为解决上述技术问题，本申请还提供一种I2C信号完整性的测试装置，基于测试主机，包括：

配置单元，用于预先控制与所述测试主机连接的示波器处于触发源为时钟信号的触发模式；

读取单元，用于当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；

分析单元，用于分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

为解决上述技术问题，本申请还提供一种I2C信号完整性的测试设备，包括：

存储器，用于存储指令，所述指令包括上述任意一项所述I2C信号完整性的测试方法的步骤；

处理器，用于执行所述指令。

为解决上述技术问题，本申请还提供一种计算机可读存储介质，其上存储有计算机程序，所述计算机程序被处理器执行时实现如上述任意一项所述I2C信号完整性的测试方法的步骤。

本申请所提供的I2C信号完整性的测试方法，基于与示波器连接的测试主机，包括：预先控制示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告，通过测试主机运行自动化测试工具自动配置示波器并从示波器读取测试波形及波形参数，极大提高了I2C信号质量测试过程的自动化水平，减轻了测试人员的工作压力，提高了测试效率。

本申请还提供了一种I2C信号完整性的测试系统、装置、设备及计算机可读存储介质，具有上述有益效果，在此不再赘述。

附图说明

为了更清楚的说明本申请实施例或现有技术的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单的介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本申请实施例提供的一种I2C信号完整性的测试方法的流程图；

图2为本申请实施例提供的一种标准I2C协议时序图以及波形参数示意图；

图3为本申请实施例提供的一种I2C信号完整性的测试系统的结构示意图；

图4为本申请实施例提供的一种I2C信号完整性的测试装置的结构示意图；

图5为本申请实施例提供的一种I2C信号完整性的测试设备的结构示意图。

具体实施方式

本申请的核心是提供一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质，用于降低I2C信号质量测试的人工工作，提高I2C信号质量测试的效率。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。

实施例一

图1为本申请实施例提供的一种I2C信号完整性的测试方法的流程图；图2为本申请实施例提供的一种标准I2C协议时序图以及波形参数示意图。

如图1所示，基于测试主机，本申请实施例提供的I2C信号完整性的测试方法包括：

S101：预先控制与测试主机连接的示波器处于触发源为时钟信号的触发模式。

S102：当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数。

S103：分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告。

针对现有技术中在进行I2C信号质量测试时，从配置示波器、将示波器探头连接测试点、从示波器调出测试波形、读取波形参数、分析测试结果、形成测试报告的均需要测试人员亲力亲为的问题，本申请实施例提供的I2C信号完整性的测试方法通过开发I2C测试工具，通过将测试主机与示波器连接后，由测试主机运行该I2C测试工具，可以实现一键获取示波器上的测试波形，并导入模板，分析波形参数并形成测试报告，提高I2C信号质量测试的自动化水平。

在具体实施中，具体可以基于实验室虚拟仪器工程平台(LabVIEW)开发I2C测试工具，使用Cable线缆连接示波器和测试主机，测试主机运行I2C测试工具后，一键导入要分析的测试波形和测试报告模板，将测试结果和测试波形一键写入到测试报告模板中并根据模板中设计要求值自动分析测试数据。

对于步骤S101来说，测试主机具体可以通过USB3.0接口与示波器的USB3.0接口连接后，控制示波器处于触发模式，触发源为时钟信号，以使示波器能够捕捉瞬时信号。

对于步骤S102来说，将示波器的两个探头分别连接待测I2C链路的时钟信号的测试点和数据信号的测试点。使用串口工具控制待测I2C链路的主设备向从设备发送读写指令，具体可以为读指令或写指令，从而使待测I2C链路上产生I2C信号，此时示波器捕获得到待测I2C链路的I2C信号的测试波形。此时，测试主机读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数，具体可以为：调用基于实验室虚拟仪器工程平台创建的I2C测试工具，自示波器读取测试波形和波形参数。

涉及到的波形参数具体可以包括：从设备地址、信号上升时间、信号下降时间、信号高电平、信号低电平、时钟信号高电平保持时间、时钟信号低电平保存时间、数据信号建立时间、数据信号保持时间中的至少一项。

如图2所示，根据标准I2C协议，通信包格式如下：起始标识+8位从设备地址+读/写标志位(0表示写操作，1表示读操作)+从设备应答信号(ACK)+读写数据+停止标识。时钟信号(SCK)高电平期间数据信号(SDA)由高变低为开始标志位，反之时钟信号(SCK)高电平期间数据信号(SDA)由低变高为停止标志位。I2C测试工具通过识别通讯包中的标识位来识别是读操作测试还是写操作测试。从设备器件芯片手册中规定时钟信号(SCK)和数据信号(SDA)的关键参数测试参考电平为VIH(0.7VCC)和VIL(0.3VCC)，设计I2C测试工具为连通示波器后自动识别图2中时钟信号(SCK)和数据信号(SDA)的VIH和VIL并自动在示波器的测试波形上显示虚线，根据虚线和测试波形的交点依次获取读操作和写操作需要测试的参数，具体测试为最大值(VH)、最小值(VL)、上升时间(tR)、下降时间(tF)、起始信号建立时间(Tsu；sta)、起始信号保持时间(Thd；sta)、停止信号保持时间(Tsu；sto)、SDA信号建立时间(Tsu；dat)、SDA信号保持时间(Thd；dat)。

可选的，还可以由测试人员自行配置所需的波形参数。则步骤S102中读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数，具体可以包括：

接收输入的目标波形参数的类型；

自示波器读取测试波形和目标波形参数。

对于步骤S103来说，具体可以由基于实验室虚拟仪器工程平台创建的I2C测试工具，或其他模板工具，按预设标准分析各波形参数得到测试结果，并按预设模板形成测试报告。

则步骤S103分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告，具体可以包括：

调用预设测试模板，将各波形参数与预设测试模板中对应的参考范围对比，得到对比结果；

汇总各波形参数的对比结果，根据合格项的数目和不合格项的数目，得到测试结果；

将波形参数、波形参数的对比结果和测试写过写入预设测试模板，得到测试报告。

此外，还可以开发人机交互界面用于提供可供观看及选配的测试项目、配置参数、测试流程等。例如，测试主机可以控制人机交互界面上显示示波器测试波形的显示窗口，并配有“连接示波器”、“导入示波器波形”、“生成测试报告”、“分析测试报告”、“导入测试报告模板”、“读写测试选择”等按钮供测试人员选择。其中，“连接示波器”按钮用于控制I2C测试工具到示波器的连通；“导入示波器波形”按钮用于将示波器中需要分析的测试波形导入I2C测试工具中；“导入测试报告模板”按钮用于将测试主机上的I2C测试用例模板导入I2C测试工具；“读写测试选择”按钮用于接收测试人员选择读测试或写测试，主设备通过I2C协议和从设备进行通信，此过程分写操作和读操作两部分，写操作测试点需要选择从机侧，读操作测试点需要选择主机侧，因此测试前需要根据待测I2C链路上传输的I2C信号的类型点击“读写选择”按钮来选择读测试还是写测试；“生成测试报告”按钮用于在接收测试人员点击后自动分析得到如图2所示的波形参数，并将波形参数和测试波形保存到测试用例模板对应位置，生成测试报告；“分析测试报告”按钮用于分析上述生成的测试报告，根据测试模板中每个测试参数的spec值(芯片手册规定参考范围)来确定测试合格项(PASS项)和不合格项(FAIL项)，并汇总输出测试结果，得到最终供测试人员查看的测试报告。

本申请实施例提供的I2C信号完整性的测试方法，基于与示波器连接的测试主机，包括：预先控制示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告，通过测试主机运行自动化测试工具自动配置示波器并从示波器读取测试波形及波形参数，极大提高了I2C信号质量测试过程的自动化水平，减轻了测试人员的工作压力，提高了测试效率。

实施例二

在上述实施例的基础上，为进一步提高I2C信号质量测试的自动化水平，在本申请实施例提供的I2C信号完整性的测试方法中，将测试主机与被测主板上待测I2C链路两端的主设备和从设备连接。

则在本申请实施例提供的I2C信号完整性的测试方法中，步骤S102中确定被测主板的待测I2C链路传输待测I2C信号，具体为：

使用串口工具控制主设备向待测I2C链路的从设备发送I2C读写指令后，确定待测I2C链路传输待测I2C信号。

在具体实施中，将控制主设备向待测I2C链路的从设备发送I2C读写指令的脚本写入I2C测试工具中，或单独开发控制脚本，具体可以设置为检测到测试主机与待测I2C链路两端的主设备和从设备连接后即调用串口工具使主设备向待测I2C链路的从设备发送I2C读写指令，同时配置在使用串口工具控制主设备向待测I2C链路的从设备发送I2C读写指令后预设时间内，从示波器读取待测I2C链路的测试波形以及测试波形的波形参数。

应用本申请实施例提供的I2C信号完整性的测试方法，在将测试主机分别与示波器、被测主板连接后，测试人员将示波器的两个探头连接在待测I2C链路的时钟信号测试点和数据信号测试点上后，即可自动实现触发待测I2C链路传输I2C信号，示波器捕获该I2C信号，测试主机读取示波器上的测试波形和波形参数，自动分析得到测试结果并形成测试报告，极大减轻了测试人员测试I2C信号质量的工作压力。

上文详述了I2C信号完整性的测试方法对应的各个实施例，在此基础上，本申请还公开了与上述方法对应的I2C信号完整性的测试系统、装置、设备及计算机可读存储介质。

实施例三

图3为本申请实施例提供的一种I2C信号完整性的测试系统的结构示意图。

如图3所示，本申请实施例提供的I2C信号完整性的测试系统包括测试主机301和与测试主机301连接的示波器302；

其中，测试主机301用于预先控制示波器302处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器302自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告。

由于系统部分的实施例与方法部分的实施例相互对应，因此系统部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

实施例四

图4为本申请实施例提供的一种I2C信号完整性的测试装置的结构示意图。

如图4所示，基于测试主机，本申请实施例提供的I2C信号完整性的测试装置包括：

配置单元401，用于预先控制与测试主机连接的示波器处于触发源为时钟信号的触发模式；

读取单元402，用于当确定被测主板的待测I2C链路传输待测I2C信号后，读取示波器自待测I2C链路的时钟信号测试点和待测I2C链路的数据信号测试点获取的测试波形以及测试波形的波形参数；

分析单元403，用于分析波形参数得到待测I2C链路的测试结果，并根据测试结果和测试波形生成待测I2C波形的测试报告。

由于装置部分的实施例与方法部分的实施例相互对应，因此装置部分的实施例请参见方法部分的实施例的描述，这里暂不赘述。

实施例五

图5为本申请实施例提供的一种I2C信号完整性的测试设备的结构示意图。

如图5所示，本申请实施例提供的I2C信号完整性的测试设备包括：

存储器510，用于存储指令，所述指令包括上述任意一项实施例所述的I2C信号完整性的测试方法的步骤；

处理器520，用于执行所述指令。

其中，处理器520可以包括一个或多个处理核心，比如3核心处理器、8核心处理器等。处理器520可以采用数字信号处理DSP(Digital Signal Processing)、现场可编程门阵列FPGA(Field－Programmable Gate Array)、可编程逻辑阵列PLA(Programmable LogicArray)中的至少一种硬件形式来实现。处理器520也可以包括主处理器和协处理器，主处理器是用于对在唤醒状态下的数据进行处理的处理器，也称中央处理器CPU(CentralProcessing Unit)；协处理器是用于对在待机状态下的数据进行处理的低功耗处理器。在一些实施例中，处理器520可以集成有图像处理器GPU(Graphics Processing Unit)，GPU用于负责显示屏所需要显示的内容的渲染和绘制。一些实施例中，处理器520还可以包括人工智能AI(Artificial Intelligence)处理器，该AI处理器用于处理有关机器学习的计算操作。

存储器510可以包括一个或多个计算机可读存储介质，该计算机可读存储介质可以是非暂态的。存储器510还可包括高速随机存取存储器，以及非易失性存储器，比如一个或多个磁盘存储设备、闪存存储设备。本实施例中，存储器510至少用于存储以下计算机程序511，其中，该计算机程序511被处理器520加载并执行之后，能够实现前述任一实施例公开的I2C信号完整性的测试方法中的相关步骤。另外，存储器510所存储的资源还可以包括操作系统512和数据513等，存储方式可以是短暂存储或者永久存储。其中，操作系统512可以为Windows。数据513可以包括但不限于上述方法所涉及到的数据。

在一些实施例中，I2C信号完整性的测试设备还可包括有显示屏530、电源540、通信接口550、输入输出接口560、传感器570以及通信总线580。

本领域技术人员可以理解，图5中示出的结构并不构成对I2C信号完整性的测试设备的限定，可以包括比图示更多或更少的组件。

本申请实施例提供的I2C信号完整性的测试设备，包括存储器和处理器，处理器在执行存储器存储的程序时，能够实现如上所述的I2C信号完整性的测试方法，效果同上。

实施例六

需要说明的是，以上所描述的系统、装置、设备实施例仅仅是示意性的，例如，模块的划分，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式，例如多个模块或组件可以结合或者可以集成到另一个系统，或一些特征可以忽略，或不执行。另一点，所显示或讨论的相互之间的耦合或直接耦合或通信连接可以是通过一些接口，装置或模块的间接耦合或通信连接，可以是电性，机械或其它的形式。作为分离部件说明的模块可以是或者也可以不是物理上分开的，作为模块显示的部件可以是或者也可以不是物理模块，即可以位于一个地方，或者也可以分布到多个网络模块上。可以根据实际的需要选择其中的部分或者全部模块来实现本实施例方案的目的。

另外，在本申请各个实施例中的各功能模块可以集成在一个处理模块中，也可以是各个模块单独物理存在，也可以两个或两个以上模块集成在一个模块中。上述集成的模块既可以采用硬件的形式实现，也可以采用软件功能模块的形式实现。

集成的模块如果以软件功能模块的形式实现并作为独立的产品销售或使用时，可以存储在一个计算机可读存储介质中。基于这样的理解，本申请的技术方案本质上或者说对现有技术做出贡献的部分或者该技术方案的全部或部分可以以软件产品的形式体现出来，该计算机软件产品存储在一个存储介质中，执行本申请各个实施例所述方法的全部或部分步骤。

为此，本申请实施例还提供一种计算机可读存储介质，该计算机可读存储介质上存储有计算机程序，计算机程序被处理器执行时实现如I2C信号完整性的测试方法的步骤。

该计算机可读存储介质可以包括：U盘、移动硬盘、只读存储器ROM(Read-OnlyMemory)、随机存取存储器RAM(Random Access Memory)、磁碟或者光盘等各种可以存储程序代码的介质。

本实施例中提供的计算机可读存储介质所包含的计算机程序能够在被处理器执行时实现如上所述的I2C信号完整性的测试方法的步骤，效果同上。

以上对本申请所提供的一种I2C信号完整性的测试方法、系统、装置、设备及计算机可读存储介质进行了详细介绍。说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的系统、装置、设备及计算机可读存储介质而言，由于其与实施例公开的方法相对应，所以描述的比较简单，相关之处参见方法部分说明即可。应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请原理的前提下，还可以对本申请进行若干改进和修饰，这些改进和修饰也落入本申请权利要求的保护范围内。

还需要说明的是，在本说明书中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

Claims (10)

1.一种I2C信号完整性的测试方法，其特征在于，基于测试主机，包括：

预先控制与所述测试主机连接的示波器处于触发源为时钟信号的触发模式；

当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；

分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

2.根据权利要求1所述的测试方法，其特征在于，所述测试主机还与所述被测主板上所述待测I2C链路两端的主设备和从设备连接；

所述确定被测主板的待测I2C链路传输待测I2C信号，具体为：

使用串口工具控制所述主设备向所述待测I2C链路的从设备发送I2C读写指令后，确定所述待测I2C链路所述传输待测I2C信号。

3.根据权利要求1所述的测试方法，其特征在于，所述读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数，具体为：

调用基于实验室虚拟仪器工程平台创建的I2C测试工具，自所述示波器读取所述测试波形和所述波形参数。

4.根据权利要求1所述的测试方法，其特征在于，所述读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数，具体包括：

接收输入的目标波形参数的类型；

自所述示波器读取所述测试波形和所述目标波形参数。

5.根据权利要求1所述的测试方法，其特征在于，所述波形参数具体包括：从设备地址、信号上升时间、信号下降时间、信号高电平、信号低电平、时钟信号高电平保持时间、时钟信号低电平保存时间、数据信号建立时间、数据信号保持时间中的至少一项。

6.根据权利要求1所述的测试方法，其特征在于，所述分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告，具体包括：

调用预设测试模板，将各所述波形参数与所述预设测试模板中对应的参考范围对比，得到对比结果；

汇总各所述波形参数的对比结果，根据合格项的数目和不合格项的数目，得到所述测试结果；

将所述波形参数、所述波形参数的对比结果和所述测试写过写入所述预设测试模板，得到所述测试报告。

7.一种I2C信号完整性的测试系统，其特征在于，包括测试主机和与所述测试主机连接的示波器；

其中，所述测试主机用于预先控制所述示波器处于触发源为时钟信号的触发模式；当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

8.一种I2C信号完整性的测试装置，其特征在于，基于测试主机，包括：

配置单元，用于预先控制与所述测试主机连接的示波器处于触发源为时钟信号的触发模式；

读取单元，用于当确定被测主板的待测I2C链路传输待测I2C信号后，读取所述示波器自所述待测I2C链路的时钟信号测试点和所述待测I2C链路的数据信号测试点获取的测试波形以及所述测试波形的波形参数；

分析单元，用于分析所述波形参数得到所述待测I2C链路的测试结果，并根据所述测试结果和所述测试波形生成所述待测I2C波形的测试报告。

9.一种I2C信号完整性的测试设备，其特征在于，包括：

存储器，用于存储指令，所述指令包括权利要求1至6任意一项所述I2C信号完整性的测试方法的步骤；

处理器，用于执行所述指令。

10.一种计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求1至6任意一项所述I2C信号完整性的测试方法的步骤。

Images