TWI474166B - A test pattern generating device, a test program generating device, a generating method, a program, and a test device - Google Patents

A test pattern generating device, a test program generating device, a generating method, a program, and a test device Download PDF

Info

Publication number
TWI474166B
TWI474166B TW101141178A TW101141178A TWI474166B TW I474166 B TWI474166 B TW I474166B TW 101141178 A TW101141178 A TW 101141178A TW 101141178 A TW101141178 A TW 101141178A TW I474166 B TWI474166 B TW I474166B
Authority
TW
Taiwan
Prior art keywords
test
sequence
user
program
test pattern
Prior art date
Application number
TW101141178A
Other languages
English (en)
Other versions
TW201335748A (zh
Inventor
Takuya Toyoda
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Publication of TW201335748A publication Critical patent/TW201335748A/zh
Application granted granted Critical
Publication of TWI474166B publication Critical patent/TWI474166B/zh

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F11/00—Error detection; Error correction; Monitoring
    • G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
    • G06F11/26—Functional testing
    • G06F11/263—Generation of test inputs, e.g. test vectors, patterns or sequences ; with adaptation of the tested hardware for testability with external testers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L43/00—Arrangements for monitoring or testing data switching networks
    • H04L43/50—Testing arrangements
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R29/00—Arrangements for measuring or indicating electric quantities not covered by groups G01R19/00 - G01R27/00
    • G01R29/26—Measuring noise figure; Measuring signal-to-noise ratio
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3183—Generation of test inputs, e.g. test vectors, patterns or sequences
    • G01R31/318307—Generation of test inputs, e.g. test vectors, patterns or sequences computer-aided, e.g. automatic test program generator [ATPG], program translations, test program debugging
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31903—Tester hardware, i.e. output processing circuits tester configuration
    • G01R31/31908—Tester set-up, e.g. configuring the tester to the device under test [DUT], down loading test patterns
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/319—Tester hardware, i.e. output processing circuits
    • G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
    • G01R31/31919—Storing and outputting test patterns

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Test And Diagnosis Of Digital Computers (AREA)

Description

試驗圖案產生裝置、試驗程式產生裝置、產生方法、程式及其試驗裝置
本發明關於一種試驗圖案產生裝置、試驗程式產生裝置、產生方法、程式及試驗裝置。
先前，當利用試驗裝置來試驗被試驗元件時，使用者是使用該試驗裝置用程式語言，作成與試驗相應之試驗程式，並將試驗程式除錯後用於試驗中(例如參照專利文獻1及2)。
專利文獻1：日本特開2006-323706號公報
專利文獻2：日本特開平11-118889號公報
然而，要作成此種試驗程式的試驗圖案，尤其作成與被試驗元件通訊之試驗圖案，使用者需要試驗裝置的硬體規格和試驗裝置用程式語言的知識及程式設計經驗等，導致難以簡單地作成試驗圖案。
於本發明的第1態樣中，提供一種試驗圖案產生裝 置、以及試驗程式產生裝置、產生方法、程式及試驗裝置，該試驗圖案產生裝置產生與具有複數個端子之被試驗元件之間進行通訊之試驗圖案，且具備：原語(primitive)產生部，其基於使用者的指示，產生週期原語(cycle primitive)，該週期原語是表示在基本週期中與複數個端子的各個之間進行通訊之訊號圖案；元件週期產生部，其基於使用者的指示，排列複數個週期原語，以產生用以表示複數個基本週期的訊號圖案之元件週期；及，序列產生部，其基於使用者的指示，排列複數個元件週期，以產生供給至被試驗元件之試驗圖案的序列。
再者，上述發明概要並未列舉出本發明所需之全部特徵。又，該等特徵群的次組合亦可成為發明。
10‧‧‧序列
20‧‧‧試驗程式
30‧‧‧被試驗元件
100‧‧‧試驗圖案產生裝置
110‧‧‧原語產生部
120‧‧‧原語記憶部
122‧‧‧週期原語
130‧‧‧元件週期產生部
140‧‧‧元件週期記憶部
150‧‧‧序列產生部
200‧‧‧設定畫面
210‧‧‧端子資訊顯示部
220‧‧‧波形資訊顯示部
230‧‧‧驅動器動作範圍顯示部
240‧‧‧選通資訊顯示部
250‧‧‧波形說明部
300‧‧‧設定畫面
310‧‧‧編號顯示部
320‧‧‧名稱顯示部
330‧‧‧端子名稱顯示部
340‧‧‧波形顯示區域
360‧‧‧設定畫面
362‧‧‧執行指定列
364‧‧‧編號顯示列
366‧‧‧名稱顯示列
368‧‧‧循環資訊顯示列
400‧‧‧試驗程式產生裝置
410‧‧‧序列保存部
420‧‧‧變數輸入部
430‧‧‧參數保存部
440‧‧‧程式產生部
500‧‧‧試驗裝置
510‧‧‧試驗程式記憶部
520‧‧‧試驗執行部
1900‧‧‧電腦
2000‧‧‧CPU
2010‧‧‧ROM
2020‧‧‧RAM
2030‧‧‧通訊介面
2040‧‧‧硬碟機
2050‧‧‧軟碟機
2060‧‧‧DVD驅動機
2070‧‧‧輸入輸出晶片
2075‧‧‧圖形控制器
2080‧‧‧顯示裝置
2082‧‧‧主機控制器
2084‧‧‧輸入輸出控制器
2090‧‧‧軟碟
2095‧‧‧DVD-ROM
第1圖是將本實施形態的試驗圖案產生裝置100的構成例與序列10一併表示。
第2圖是表示本實施形態的原語產生部110向使用者顯示之設定畫面200的構成例。
第3圖是表示本實施形態的元件週期產生部130向使用者顯示之設定畫面300的構成例。
第4圖是表示本實施形態的序列產生部150向使用者顯示之設定畫面360的構成例。
第5圖是將本實施形態的試驗程式產生裝置400的構成例與試驗程式20一併表示。
第6圖是將本實施形態的試驗裝置500的構成例與被試驗元件30一併表示。
第7圖是表示電腦1900的硬體構成的一例。
以下，利用發明的實施形態來說明本發明，但以下實施形態並不是用以限定申請專利範圍的發明。又，並非實施形態中所說明之所有特徵組合均為發明的解決手段所必需者。
第1圖是將本實施形態的試驗圖案產生裝置100的構成例與序列10一併表示。試驗圖案產生裝置100，產生與具有複數個端子之被試驗元件之間進行通訊之試驗圖案。試驗圖案產生裝置100，包括：原語產生部110、原語記憶部120、元件週期產生部130、元件週期記憶部140、及序列產生部150。
原語產生部110，基於使用者的指示，產生週期原語122，該週期原語122是表示在基本週期中與複數個端子的各個之間進行通訊之訊號圖案。此處，基本週期是試驗裝置與被試驗元件進行接收/發送訊號的1個週期，可為試驗裝置可產生的訊號的最小單位。又，週期原語122是基本週期內的訊號圖案的構成要素。
原語產生部110，是以波形圖來產生週期原語122。原語產生部110可對應使用者所輸入的用以形成訊號波形之 參數，而產生週期原語122。原語產生部110，對被試驗元件的各端子，逐一產生週期原語122。又，原語產生部110可預先記憶訊號波形的雛形(模型)，根據使用者調用(傳呼)該雛形並輸入或變更參數，而產生週期原語122。
原語記憶部120，記憶原語產生部110所產生之週期原語122。原語記憶部120可記憶使用者所輸入之參數等，作為資料檔案。原語記憶部120可為記憶資料之記憶裝置，並且可為外部記憶裝置等。又，原語記憶部120可記憶週期原語122的雛形，並可由原語產生部110調用該雛形並向使用者顯示。
元件週期產生部130，基於使用者的指示，排列複數個週期原語122，並產生用以表示複數個基本週期的訊號圖案之元件週期。此處，元件週期，對被試驗元件而言，是以具有命令或響應等含義之訊號單位而產生。元件週期產生部130，以波形圖來產生元件週期。
元件週期記憶部140，記憶元件週期產生部130所產生之元件週期。元件週期記憶部140可為記憶資料之記憶裝置，並且可為外部記憶裝置等。
序列產生部150，基於使用者的指示，排列複數個元件週期，並產生供給至被試驗元件之試驗圖案的序列10。序列產生部150，是以表格形式來產生試驗圖案的序列10。亦即，序列產生部150，依據使用者的指定，以表格形式來排列元件週期，並輸出記載該元件週期的排列之序列10，作為試驗圖案。
第2圖是表示本實施形態的原語產生部110向使用者顯示之設定畫面200的構成例。設定畫面200，具有：端子資訊顯示部210、波形資訊顯示部220、驅動器動作範圍顯示部230、選通資訊顯示部240及波形說明部250。
端子資訊顯示部210，顯示應通訊之被試驗元件的端子資訊。端子資訊顯示部210，顯示端子的名稱、正負邏輯、端子種類、及週期時間等端子資訊。端子資訊顯示部210可顯示使用者在輸入該等端子資訊之端子資訊輸入部中所輸入之結果。此時，端子資訊輸入部可顯示輸入端子資訊之畫面，以供使用者輸入端子資訊。又，端子資訊顯示部210可藉由使用者操作所顯示之區域，而輸入及變更端子資訊。
例如，端子資訊顯示部210，於表示為「Device Pin」之區域中，顯示端子的名稱。又，端子資訊顯示部210，於表示為「P/N」之區域中，顯示該端子的正負邏輯，當為正邏輯時顯示為「POSITIVE」，當為負邏輯時顯示為「NEGATIVE」。
又，端子資訊顯示部210，於表示為「type」之區域中，顯示端子的種類，當該端子為輸入輸出端子時顯示「IO」，當為驅動器端子時顯示「IN」，當為高電壓驅動器端子時顯示「INH」，當為比較器端子時顯示「OUT」。此處，輸入輸出端子，是輸入及輸出圖案訊號之端子，驅動器端子是輸入圖案訊號之端子，比較器端子是輸出響應訊號之端子。
又，端子資訊顯示部210，可於表示為「Rate」之區域 中，顯示週期原語122的1個週期的時間。於本圖中示出一例，該一例為使用者對被試驗元件的「CLE」端子上，以正邏輯，產生作為驅動器端子之1個週期300 ns之週期原語122。
波形資訊顯示部220，根據使用者的輸入，顯示所產生之週期原語122的波形資訊。波形資訊顯示部220，顯示週期原語122的波形模式、資料、及時序值等資訊。波形資訊顯示部220，可藉由使用者操作所顯示之區域，而輸入及變更波形資訊。
例如，波形資訊顯示部220，於表示為「Wave Form」之區域中，顯示波形模式。此處，作為波形模式，波形資訊顯示部220可以文字或圖標等，顯示NRZ波形、反向NRZ波形、RZ波形、反向RZ波形、高訊號、低訊號或開路等，以供使用者選擇。於本圖中示出一例，該一例為使用者選擇輸入NRZ波形，與此相對應地，波形資訊顯示部220是顯示表示NRZ波形之圖標。
又，波形資訊顯示部220，於表示為「Data」之區域中，將波形的資料值顯示為「1」或「0」。並且，波形資訊顯示部220，於表示為「e1」之區域中，顯示波形的第1時序值。又，波形資訊顯示部220，於表示為「e2」之區域中，顯示波形的第2時序值。波形資訊顯示部220可由使用者輸入第1時序值來作為波形的上升時序值，並輸入第2時序值來作為波形的下降時序值。
驅動器動作範圍顯示部230，根據使用者的輸入，顯示 所產生之圖案訊號中作為輸入至被試驗元件之驅動訊號而動作之範圍的波形資訊。驅動器動作範圍顯示部230，顯示週期原語122的波形模式、時序值等波形資訊。驅動器動作範圍顯示部230可藉由使用者操作所顯示之區域，而輸入及變更波形資訊。
驅動器動作範圍顯示部230，當端子資訊顯示部210的「type」區域顯示為「IO」，且與被試驗元件的輸入輸出端子進行通訊時，使用者輸入有效。試驗圖案產生裝置100，例如驅動器動作範圍顯示部230的表示為「Driver Enable」之區域的核取方塊，經使用者核取，與此相對應地，產生使用者所輸入之波形，作為驅動訊號。
驅動器動作範圍顯示部230，於表示為「Wave Form」之區域中，顯示波形模式。作為波形模式，驅動器動作範圍顯示部230可以文字或圖標等，顯示NRZ波形、RZ波形等，以供使用者選擇。
又，驅動器動作範圍顯示部230，於表示為「d1」之區域中，顯示波形的第3時序值。並且，驅動器動作範圍顯示部230，於表示為「d2」之區域中，顯示波形的第4時序值。驅動器動作範圍顯示部230可由使用者輸入第3時序值作為驅動器波形的起始時序值，並輸入第4時序值作為驅動器波形的結束時序值。
選通資訊顯示部240，根據使用者的輸入，顯示當以選通訊號的時序對來自被試驗元件之輸出訊號執行比較判定時的選通資訊。選通資訊顯示部240，顯示期望值、選通訊 號種類、及選通位置等選通資訊。選通資訊顯示部240可藉由使用者操作所顯示之區域，而輸入及變更選通資訊。
選通資訊顯示部240，係於端子資訊顯示部210的「type」區域顯示為「IO」或「OUT」，且與被試驗元件的輸出端子進行通訊時，使用者輸入有效。試驗圖案產生裝置100，例如於選通資訊顯示部240的表示為「Comparison Enable」之區域的核取方塊，經使用者核取，與此相對應地，於使用者輸入之選通位置處，產生與期望值比較判定之圖案訊號。
選通資訊顯示部240，於表示為「Exp」之區域中，顯示期望值。作為期望值，選通資訊顯示部240可以文字或圖標等，顯示「1」、「0」、「高」或「低」等，以供使用者選擇。又，選通資訊顯示部240，於表示為「Type」之區域中，顯示選通訊號種類。選通資訊顯示部240，可將於一個選通訊號位置處進行比較判定之選通訊號種類顯示為「Single」，將於兩個選通訊號位置之間的範圍內進行比較判定之選通訊號種類顯示為「Window」，以供使用者選擇。
又，選通資訊顯示部240，於表示為「s1」之區域中，顯示波形的第5時序值。並且，選通資訊顯示部240，於表示為「s2」之區域中，顯示波形的第6時序值。選通資訊顯示部240可由使用者輸入第5時序值作為「Single」選通的選通位置、或「Window」選通的比較判定起始位置，並輸入第6時序值作為「Window」選通的比較判定結束位置。
波形說明部250，顯示波形與形成波形之參數之時間性 的位置關係。波形說明部250，顯示大概的時間性的位置關係，以供使用者充分理解所設定之參數與波形之關係。於本圖中示出一例，該一例為波形說明部250，將第1至第6時序值與實線或虛線之波形的概略圖形一併表示。
如上所述，本實施形態的原語產生部110是顯示與被試驗元件進行接收/發送訊號的1個週期的波形的資訊，並根據使用者的輸入，產生週期原語122。由於原語產生部110是使用單選按鈕、核取方塊、滑標、旋轉按鈕、列表盒、下拉列表及文字盒等圖形化使用者介面，以供使用者輸入，因此，使用者即便不瞭解試驗裝置的硬體規格及試驗裝置用程式語言等，亦可產生週期原語122。
第3圖是表示本實施形態的元件週期產生部130向使用者顯示之設定畫面300的構成例。設定畫面300具有：編號顯示部310、名稱顯示部320、端子名稱顯示部330及波形顯示區域340。
編號顯示部310，顯示所排列之週期原語122的編號。編號顯示部310，可將週期原語122的訊號波形按照作為元件週期通訊之順序，對其標記編號並顯示。
名稱顯示部320，顯示排列之週期原語122的名稱。此處，週期原語122的名稱可為週期原語122所標記之檔案名，或者，可為週期原語122所標記之標籤。
端子名稱顯示部330，顯示被試驗元件的端子名稱。於圖中示出一例，該一例為端子名稱顯示部330，顯示被試驗元件的「LOOP」、「ALE」、「CE#」及「WE#」端子之四個端 子名稱。
波形顯示區域340，顯示排列之週期原語122的波形圖。於本圖中示出一例，該一例為使用者將「cp1」、「cp2」及「cp3」之三個週期原語122依次排列為元件週期，與此相對應地，顯示該三個週期原語122的波形圖。
此處，元件週期產生部130，於以波形圖來產生元件週期時，一旦接收使用者的指示，則啟動編輯表格形式的時序表之時序編輯器(timing editor)，並設定訊號圖案的時序值。亦即，元件週期產生部130，根據使用者的指示，啟動以表格形式顯示並編輯元件週期的時序的數值之時序編輯器，以供使用者編輯時序的數值。藉此，元件週期產生部130可以波形圖確認元件週期的波形，且直接編輯時序的具體數值。
又，元件週期產生部130，於元件週期中，包括並產生循環處理。元件週期產生部130可包括根據使用者的指定，按指定次數循環1以上的週期原語122之處理。此處，元件週期產生部130可以編號顯示部310的編號，供使用者指定循環範圍。
又，元件週期產生部130，可於元件週期中，包括一邊比較判定一邊按指定次數循環之循環處理。此時，元件週期產生部130之比較判定的結果為，可由使用者指定當與期望值一致時的處理、及當與期望值不一致時的處理。
又，元件週期產生部130，當於元件週期中包括循環處理時，由使用者指定循環變數(loop variable)，與此相對應 地，可於波形顯示區域340的波形圖或時序表中顯示循環變數的名稱。此時，元件週期產生部130可於設定畫面300中顯示循環變數的名稱。於本圖中示出一例，該一例為波形顯示區域340顯示循環變數「LP1」。此處，元件週期產生部130可藉由使用者點擊循環變數「LP1」，而顯示循環處理的詳情。
如此一來，元件週期產生部130可顯示週期原語122的波形圖，並由使用者產生元件週期。因此，使用者即便不瞭解試驗裝置的硬體規格及試驗裝置用程式語言等，亦可產生元件週期。
第4圖是表示本實施形態的序列產生部150向使用者顯示之設定畫面360的構成例。設定畫面360是以表格形式顯示序列10所包含之元件週期。設定畫面360具有：執行指定列362、編號顯示列364及名稱顯示列366。
執行指定列362，指定是否執行同一行所顯示之元件週期。執行指定列362包括核取方塊，使用者核取該核取方塊，與此相對應地，經核取之行中所輸入之元件週期則為應執行之元件週期。
編號顯示列364是顯示行編號之列。編號顯示列364可自表的第1行，由1開始依次分配編號。序列產生部150可將該編號作為將元件週期的訊號波形作為圖案訊號通訊之順序的編號。
名稱顯示列366是顯示元件週期的名稱。此處，元件週期的名稱可為元件週期所標記之檔案名，或者，可為元 件週期所標記之標籤。
此處，序列產生部150，於試驗圖案的序列中包括並產生循環處理。序列產生部150可包括根據使用者的指定，按指定次數循環1以上的元件週期之處理。此處，序列產生部150可以編號顯示列364所顯示之編號，供使用者指定循環範圍。
又，序列產生部150可於序列中，包括一邊比較判定一邊按指定次數循環之循環處理。此時，序列產生部150之比較判定之結果為，可由使用者指定當與期望值一致時的處理、及當與期望值不一致時的處理。
序列產生部150當於試驗圖案的序列中包括循環處理時，由使用者指定循環變數，與此相對應地，於表格形式的序列中顯示循環變數的名稱。此時，序列產生部150可於設定畫面360中設置循環資訊顯示列368，並顯示循環變數的名稱。於本圖中係示出一例，該一例為循環資訊顯示列368顯示循環變數「loop_w_d」。此處，序列產生部150可藉由使用者點擊循環變數「loop_w_d」，而顯示循環處理的詳情。
如此一來，序列產生部150顯示將使用者指定之元件週期作為表格形式之設定畫面360，並由使用者產生序列10。藉此，使用者即便不瞭解試驗裝置的硬體規格及試驗裝置用程式語言等，亦可產生作為試驗圖案之序列10。
第5圖是將本實施形態的試驗程式產生裝置400的構成例與試驗程式20一併表示。試驗程式產生裝置400係產 生具有複數個端子之被試驗元件的試驗程式。試驗程式產生裝置400包括：第1圖至第4圖所說明之試驗圖案產生裝置100、序列保存部410、變數輸入部420、參數保存部430及程式產生部440。
序列保存部410，將試驗圖案產生裝置100所產生之試驗圖案的序列10，保存為試驗圖案檔案。序列保存部410可為記憶資料之記憶裝置，並且可為外部記憶裝置等。
變數輸入部420，基於使用者的指示，輸入試驗圖案的序列10中所使用之變數的值。變數輸入部420可輸入相對於被試驗元件之位址值及資料值的原始資料，作為變數。又，變數輸入部420可輸入指定序列10或元件週期所包含之循環處理的循環次數之值，作為變數。
變數輸入部420可於元件週期產生部130或序列產生部150的設定畫面中，根據使用者指示循環處理的設定而被調用。變數輸入部420係根據使用者的指定而輸入變數。
參數保存部430，將變數輸入部420所輸入之變數，保存為參數檔案。參數保存部430可為記憶資料之記憶裝置，並且可為外部記憶裝置等。
程式產生部440，基於使用者的指示，將試驗圖案檔案及參數檔案與試驗程式相對應，以產生試驗程式20。程式產生部440可產生執行形式的試驗程式20。
程式產生部440，藉由預先產生具有硬體模組的算法、試驗條件及試驗流程的資訊之試驗程式，將試驗圖案與該試驗程式相對應，並產生試驗程式20。藉此，試驗程式產 生裝置400可使用由不瞭解試驗裝置的硬體規格及試驗裝置用程式語言等之使用者所產生之試驗圖案，而產生試驗程式20。
第6圖是將本實施形態的試驗裝置500的構成例與被試驗元件30一併表示。試驗裝置500，試驗具有複數個端子之被試驗元件30。試驗裝置500包括：第5圖所說明之試驗程式產生裝置400、試驗程式記憶部510及試驗執行部520。
試驗程式記憶部510，記憶試驗程式產生裝置400所產生之試驗程式20。試驗程式記憶部510可為記憶資料之記憶裝置，並且可為外部記憶裝置等。
試驗執行部520，使用與試驗程式20相對應之試驗圖案檔案所指定之試驗圖案、及參數檔案所指定之變數的值，並藉由該試驗程式20，來執行被試驗元件30的試驗。
試驗執行部520，可試驗類比電路、數位電路、類比/數位混載電路、記憶體及系統級晶片(System On Chip，SOC)等至少一個被試驗元件30。又，被試驗元件30可為記憶元件。
試驗執行部520，將基於用以試驗被試驗元件30之試驗程式20之試驗訊號，輸入至被試驗元件30，並根據試驗訊號由被試驗元件30輸出輸出訊號，從而基於該輸出訊號來判定被試驗元件30之良否。如此一來，試驗執行部520可基於試驗程式20而執行試驗，該試驗程式20利用由使用者以試驗圖案產生裝置100所產生之序列10。
於以上本實施例中，說明試驗執行部520具備試驗程式產生裝置400及試驗裝置500。或者，試驗執行部520可為設置於試驗程式產生裝置400的外部之試驗裝置。此時，圖中的試驗程式產生裝置400及試驗程式記憶部510可為個別的試驗程式產生裝置，且該試驗程式產生裝置與試驗裝置可電性連接。此處，試驗程式產生裝置與試驗裝置可藉由有線及/或無線通訊之網路連接。
藉此，試驗程式產生裝置可由個人電腦或動作站等計算機裝置構築，並可在與試驗裝置不同之處產生試驗程式。又，由於可在計算機裝置內產生試驗程式，因此可藉由在該計算機裝置內執行將該試驗程式除錯之應用程式，而有效地產生試驗程式。又，計算機裝置可藉由執行試驗結果的評價、解析應用程式，而於試驗裝置執行試驗時，由使用者進行試驗結果的評價及解析動作。
第7圖是表示電腦1900的硬體構成的一例。本實施形態的電腦1900具備：中央處理器(Central Processing Unit，CPU)周邊部，其具有藉由主機控制器(host controller)2082互相連接之CPU 2000、RAM 2020、圖形控制器(Graphic Controller)2075及顯示裝置2080；輸入輸出部，其具有藉由輸入輸出控制器(I/O控制器)2084而連接於主機控制器2082之通訊介面(通訊I/F)2030、硬碟機2040及數字多功能光碟(Digital Versatile Disc，DVD)驅動機2060；及，傳統(legacy)輸入輸出部，其具有連接於輸入輸出控制器2084之ROM 2010、軟碟機2050及輸入輸出晶片(I/O晶片)2070。
主機控制器2082，將RAM 2020與以高傳輸速率存取RAM 2020之CPU 2000及圖形控制器2075連接。CPU 2000基於容納於ROM 2010及RAM 2020中的程式而動作，並進行各部分的控制。圖形控制器2075獲取CPU 2000等在設置於RAM 2020中之視框緩衝器上所產生之影像資料，並顯示於顯示裝置2080上。或者，圖形控制器2075亦可將容納CPU 2000等所產生之影像資料之視框緩衝器包含於內部。
輸入輸出控制器2084，將主機控制器2082與作為相對高速的輸入輸出裝置之通訊介面2030、硬碟機2040及DVD驅動機2060連接。通訊介面2030，經由網路與其他裝置通訊。硬碟機2040容納電腦1900內的CPU 2000所使用之程式及資料。DVD驅動機2060，自DVD-ROM 2095讀取程式或資料，並經由RAM 2020而提供至硬碟機2040。
又，於輸入輸出控制器2084上，ROM 2010與軟碟機2050及輸入輸出晶片2070的相對低速的輸入輸出裝置連接。ROM 2010容納當起動電腦1900時所執行之啟動程式(boot program)及/或與電腦1900的硬體相關之程式等。軟碟機2050，自軟碟2090讀取程式或資料，並經由RAM 2020而提供至硬碟機2040。輸入輸出晶片2070，將軟碟機2050連接至輸入輸出控制器2084上，並且經由例如平行埠、串聯埠、鍵盤埠、及滑鼠埠等，將各種輸入輸出裝置連接至輸入輸出控制器2084上。
經由RAM 2020而提供至硬碟機2040之程式，是容納 於軟碟2090、DVD-ROM 2095、或積體電路卡(Integrated Circuit Card，IC card)等記錄媒介中，並由利用者提供。程式自記錄媒介讀出，並經由RAM 2020而安裝於電腦1900中的硬碟機2040中，於CPU 2000中執行。
程式是安裝於電腦1900中，並使電腦1900作為試驗圖案產生裝置100或試驗程式產生裝置400而發揮作用。
程式中所記述之資訊處理，是藉由讀入至電腦1900，而作為軟體與上述各種硬體資源協同動作之具體手段，亦即作為試驗圖案產生裝置100或試驗程式產生裝置400而發揮作用。並且，利用此具體手段，實現與本實施形態中的電腦1900的使用目的相應之資訊的演算或加工，藉此，構築與使用目的相應之特有的原語產生部110、原語記憶部120、元件週期產生部130、元件週期記憶部140、序列產生部150、序列保存部410、變數輸入部420、參數保存部430及程式產生部440等。
作為一例，當於電腦1900與外部裝置等之間進行通訊時，CPU 2000執行RAM 2020上所載入之通訊程式，並基於通訊程式中所記述之處理內容，對通訊介面2030指示通訊處理。通訊介面2030受CPU 2000控制，讀出設置於RAM 2020、硬碟機2040、軟碟2090或DVD-ROM 2095等記憶裝置上之發送緩衝區域等所記憶之發送資料並發送至網路，或將自網路接收之接收資料寫入至設置於記憶裝置上之接收緩衝區域等。如此一來，通訊介面2030亦可藉由直接記憶存取(Direct Memory Access，DMA)方式，在與記憶裝置 之間，對接收/發送資料進行轉送；或者，CPU 2000亦可自轉送源的記憶裝置或通訊介面2030讀出資料，並將資料寫入至轉送目的地的通訊介面2030或記憶裝置，藉此來對接收/發送資料進行轉送。
又，CPU 2000，自容納於硬碟機2040、DVD驅動機2060(DVD-ROM 2095)、軟碟機2050(軟碟2090)等外部記憶裝置中之檔案或資料庫等中，藉由DMA轉送等，將全部或必要部分讀入至RAM 2020，並對RAM 2020上的資料進行各種處理。並且，CPU 2000是藉由DMA轉送等，將完成處理之資料寫回至外部記憶裝置上。於此種處理中，由於RAM 2020可看作是暫時保持外部記憶裝置的內容，因此於本實施形態中，將RAM 2020及外部記憶裝置等總稱為記憶體、記憶部或記憶裝置等。本實施形態中的各種程式、資料、表格、及資料庫等各種資訊，是容納於此種記憶裝置上，成為資訊處理的對象。再者，CPU 2000亦可將RAM 2020的一部分保持於快取記憶體中，於快取記憶體上進行讀寫。於此種形態中，由於快取記憶體係承擔RAM 2020的一部分功能，因此於本實施形態中，除了區別表示之情況以外，快取記憶體亦包含於RAM 2020、記憶體及/或記憶裝置中。
又，CPU 2000對自RAM 2020讀出之資料，進行由程式的命令列所指定之本實施形態中所記載之各種處理，並寫回至RAM 2020上，該各種處理係包括各種演算、資訊的加工、條件判斷、及資訊的檢索、置換等。例如，CPU 2000 當進行條件判斷時，判斷相較於其他變數或常數，本實施形態所示之各種變數是否滿足大於、小於、以上、以下、及相等等條件，且當條件成立時(或不成立時)，分支至不同命令列，或調用子程式。
又，CPU 2000可檢索容納於記憶裝置內的檔案或資料庫等中之資訊。例如，當對於第1屬性的屬性值，第2屬性的屬性值分別相對應之複數個入口(entry)容納於記憶裝置中時，CPU 2000自容納於記憶裝置之複數個入口中，檢索與指定第1屬性的屬性值之條件一致之入口，並讀出容納於該入口之第2屬性的屬性值，藉此，可獲得與滿足特定條件之第1屬性相應之第2屬性的屬性值。
以上所示之程式或模組亦可容納於外部記錄媒介中。作為記錄媒介，除軟碟2090、DVD-ROM 2095以外，可使用DVD或光碟(Compact Disc，CD)等光學記錄媒介；光磁碟(Magnet Optical，MO)等光磁記錄媒介；及，磁帶媒介、IC卡等半導體記憶體等。又，亦可使用連接於專用通訊網路或網際網路之伺服器系統上設置之硬碟或RAM等記憶裝置，作為記錄媒介，並經由網路將程式提供至電腦1900。
以上，利用實施形態說明了本發明，但本發明的技術範圍並不限定於上述實施形態所述之範圍。熟悉本技術者明白可對上述實施形態施加各種變更或改良。由申請專利範圍的記載可知，施加此種變更或改良之形態亦可包含於本發明的技術範圍內。
應注意的是，申請專利範圍、說明書及圖式中所示之 裝置、系統、程式以及方法中的動作、程序、步驟及階段等各處理的執行順序，只要未特別明示為「更前」、「之前」等，另外只要並非是於後一處理中使用前一處理之輸出，則可按任意順序實現。關於申請專利範圍、說明書及圖式中的動作流程，為方便起見而採用「首先，」、「其次，」等進行說明，但並不表示必須按該順序實施。
10‧‧‧序列
100‧‧‧試驗圖案產生裝置
110‧‧‧原語產生部
120‧‧‧原語記憶部
122‧‧‧週期原語
130‧‧‧元件週期產生部
140‧‧‧元件週期記憶部
150‧‧‧序列產生部

Claims (16)

  1. 一種試驗圖案產生裝置，其產生與具有複數個端子之被試驗元件之間進行通訊之試驗圖案，且具備：原語產生部，其基於使用者的指示，產生週期原語，該週期原語是表示在基本週期中與前述複數個端子的各個之間進行通訊之訊號圖案，該指示包含前述週期原語的波形模式、波形的資料值、及上升和下降時序值；元件週期產生部，其基於使用者的指示，設定複數個前述週期原語的順序，以產生用以表示訊號圖案之元件週期，該訊號圖案具有複數個基本週期；及，序列產生部，其基於使用者的指示，設定複數個前述元件週期的順序，以產生供給至前述被試驗元件之前述試驗圖案的序列。
  2. 如請求項1所述之試驗圖案產生裝置，其中，前述原語產生部，以波形圖來產生前述週期原語，且前述序列產生部，以表格形式來產生前述試驗圖案的序列。
  3. 如請求項2所述之試驗圖案產生裝置，其中，前述序列產生部，於前述試驗圖案的序列中，包括並產生循環處理。
  4. 如請求項3所述之試驗圖案產生裝置，其中，前述序列產生部，當於前述試驗圖案的序列中包括循環處理時， 由使用者指定循環變數，與此相對應地，於前述表格形式的序列中顯示循環變數的名稱。
  5. 如請求項1至4中的任一項所述之試驗圖案產生裝置，其中，前述元件週期產生部，以波形圖來產生前述元件週期。
  6. 如請求項5所述之試驗圖案產生裝置，其中，前述元件週期產生部，以波形圖來產生元件週期時，一旦接收使用者的指示，則啟動編輯表格形式的時序表之時序編輯器，並設定前述訊號圖案的時序值。
  7. 如請求項6所述之試驗圖案產生裝置，其中，前述元件週期產生部，於元件週期中包括並產生循環處理。
  8. 如請求項7所述之試驗圖案產生裝置，其中，前述元件週期產生部，當於元件週期中包括循環處理時，由使用者指定循環變數，與此相對應地，於前述波形圖或前述時序表中顯示循環變數的名稱。
  9. 一種試驗程式產生裝置，其產生具有複數個端子之前述被試驗元件的試驗程式，且具備：如請求項1所述之試驗圖案產生裝置；序列保存部，其將前述試驗圖案產生裝置所產生之前 述試驗圖案的序列，保存為試驗圖案檔案；變數輸入部，其基於使用者的指示，輸入前述試驗圖案的序列中所使用之變數的值；參數保存部，其將所輸入之前述變數，保存為參數檔案；及，程式產生部，其基於使用者的指示，將前述試驗圖案檔案及前述參數檔案與前述試驗程式相對應，以產生前述試驗程式。
  10. 如請求項9所述之試驗程式產生裝置，其中，前述程式產生部，產生執行形式的前述試驗程式。
  11. 如請求項9所述之試驗程式產生裝置，其中，前述被試驗元件為記憶元件。
  12. 如請求項11所述之試驗程式產生裝置，其中，前述變數輸入部，輸入相對於前述記憶元件之位址值及資料值的原始資料，作為變數。
  13. 如請求項9至12中的任一項所述之試驗程式產生裝置，其中，前述變數輸入部，輸入指定前述序列或前述元件週期所包含之循環處理的循環次數之值，作為變數。
  14. 一種產生方法，其產生執行具有複數個端子之被試驗 元件的試驗之試驗程式，且具備：原語產生階段，其基於使用者的指示，產生週期原語，該週期原語是表示在基本週期中與前述複數個端子的各個之間進行通訊之訊號圖案，該指示包含前述週期原語的波形模式、波形的資料值、及上升和下降時序值；元件週期產生階段，其基於使用者的指示，設定複數個前述週期原語的順序，以產生用以表示複數個基本週期的訊號圖案之元件週期，該訊號圖案具有複數個基本週期；序列產生階段，其基於使用者的指示，設定複數個前述元件週期的順序，以產生供給至前述被試驗元件之試驗圖案的序列；序列保存階段，其將前述試驗圖案的序列，保存為試驗圖案檔案；變數輸入階段，其基於使用者的指示，輸入前述試驗圖案的序列中所使用之變數的值；參數保存階段，其將所輸入之前述變數，保存為參數檔案；及，程式產生階段，其基於使用者的指示，將前述試驗圖案檔案及前述參數檔案相對應，以產生前述試驗程式。
  15. 一種程式，其由電腦來執行如請求項14所述之產生方法。
  16. 一種試驗具有複數個端子之被試驗元件之試驗裝置， 具備：如請求項9至12中的任一項所述之試驗程式產生裝置；試驗程式記憶部，其記憶前述試驗程式產生裝置所產生之前述試驗程式；及，試驗執行部，其使用與前述試驗程式相對應之前述試驗圖案檔案所指定之前述試驗圖案、及前述參數檔案所指定之前述變數的值，並藉由該試驗程式，來執行被試驗元件的試驗。
TW101141178A 2011-11-28 2012-11-06 A test pattern generating device, a test program generating device, a generating method, a program, and a test device TWI474166B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011258916A JP2013113665A (ja) 2011-11-28 2011-11-28 試験パターン生成装置、試験プログラム生成装置、生成方法、プログラム、および試験装置

Publications (2)

Publication Number Publication Date
TW201335748A TW201335748A (zh) 2013-09-01
TWI474166B true TWI474166B (zh) 2015-02-21

Family

ID=48495136

Family Applications (1)

Application Number Title Priority Date Filing Date
TW101141178A TWI474166B (zh) 2011-11-28 2012-11-06 A test pattern generating device, a test program generating device, a generating method, a program, and a test device

Country Status (5)

Country Link
US (1) US8904247B2 (zh)
JP (1) JP2013113665A (zh)
KR (1) KR101422212B1 (zh)
CN (1) CN103135049B (zh)
TW (1) TWI474166B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9791508B2 (en) * 2016-01-20 2017-10-17 The Boeing Company Detecting and displaying flaws in a device under test
CN107564492B (zh) * 2017-09-13 2021-07-09 武汉精测电子集团股份有限公司 一种自适应级联的图形信号发生系统
JP7028064B2 (ja) * 2018-05-30 2022-03-02 横河電機株式会社 機器保全装置、機器保全方法、機器保全プログラム及び記録媒体
US10976361B2 (en) * 2018-12-20 2021-04-13 Advantest Corporation Automated test equipment (ATE) support framework for solid state device (SSD) odd sector sizes and protection modes
CN113311314A (zh) * 2021-05-27 2021-08-27 杭州万高科技股份有限公司 一种ic时序验证方法及装置
CN113553805B (zh) * 2021-07-28 2024-02-06 珠海泰芯半导体有限公司 仿真波形文件的转换方法、装置、存储介质及自动测试设备
CN119782056B (zh) * 2024-11-13 2025-08-15 北京平头哥信息技术有限公司 硬件测试方法、装置、设备和存储介质

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546408A (en) * 1994-06-09 1996-08-13 International Business Machines Corporation Hierarchical pattern faults for describing logic circuit failure mechanisms
TW200533942A (en) * 2004-04-01 2005-10-16 Agilent Technologies Inc Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
TW200846687A (en) * 2007-03-21 2008-12-01 Advantest Corp Test apparatus, electronic device, and test method
TW201009369A (en) * 2008-07-11 2010-03-01 Advantest Corp Test apparatus and semiconductor device

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4225957A (en) * 1978-10-16 1980-09-30 International Business Machines Corporation Testing macros embedded in LSI chips
JPH03294968A (ja) * 1990-04-12 1991-12-26 Ricoh Co Ltd 論理シミユレーシヨンの波形パターン作成装置
JPH09212355A (ja) * 1996-01-31 1997-08-15 Ando Electric Co Ltd 集積回路試験プログラム変換装置
JPH09251800A (ja) * 1996-03-14 1997-09-22 Hitachi Ltd アルゴリズミックパターンエディタ
JPH09257879A (ja) * 1996-03-25 1997-10-03 Ando Electric Co Ltd 集積回路試験装置
JP3657097B2 (ja) 1997-10-21 2005-06-08 ローム株式会社 テストプログラム生成システム
JP2001059858A (ja) * 1999-08-23 2001-03-06 Nec Commun Syst Ltd 検証用テストパタン設計装置及び検証用テストパタン設計方法
JP2002131373A (ja) * 2000-10-27 2002-05-09 Ando Electric Co Ltd バーンイン試験プログラムのシミュレーション装置及び方法と記憶媒体
US7290192B2 (en) * 2003-03-31 2007-10-30 Advantest Corporation Test apparatus and test method for testing plurality of devices in parallel
JP3735636B2 (ja) * 2003-03-31 2006-01-18 株式会社アドバンテスト 試験エミュレート装置、試験モジュールエミュレート装置、及びこれらのプログラムを記録した記録媒体
JP4279751B2 (ja) * 2004-08-23 2009-06-17 株式会社アドバンテスト デバイスの試験装置及び試験方法
JP4427002B2 (ja) 2005-05-20 2010-03-03 株式会社アドバンテスト 半導体試験用プログラムデバッグ装置
JP4619941B2 (ja) * 2005-12-26 2011-01-26 富士通テン株式会社 信号パターン作成装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5546408A (en) * 1994-06-09 1996-08-13 International Business Machines Corporation Hierarchical pattern faults for describing logic circuit failure mechanisms
TW200533942A (en) * 2004-04-01 2005-10-16 Agilent Technologies Inc Verification of integrated circuit tests using test simulation and integrated circuit simulation with simulated failure
TW200846687A (en) * 2007-03-21 2008-12-01 Advantest Corp Test apparatus, electronic device, and test method
TW201009369A (en) * 2008-07-11 2010-03-01 Advantest Corp Test apparatus and semiconductor device

Also Published As

Publication number Publication date
KR20130059268A (ko) 2013-06-05
CN103135049A (zh) 2013-06-05
CN103135049B (zh) 2015-08-26
TW201335748A (zh) 2013-09-01
US20130290796A1 (en) 2013-10-31
US8904247B2 (en) 2014-12-02
KR101422212B1 (ko) 2014-08-13
JP2013113665A (ja) 2013-06-10

Similar Documents

Publication Publication Date Title
TWI474166B (zh) A test pattern generating device, a test program generating device, a generating method, a program, and a test device
TWI389505B (zh) 測試裝置、測試方法以及程式
US8230370B2 (en) Circuit design assisting apparatus, computer-readable medium storing circuit design assisting program, and circuit design assisting method
US8918681B2 (en) Test module generation apparatus, test procedure generation apparatus, generation method, program, and test apparatus
US7930162B1 (en) Accelerating hardware co-simulation using dynamic replay on first-in-first-out-driven command processor
CN114662427B (zh) 一种逻辑系统设计的调试方法及设备
CN102565683A (zh) 一种测试向量的生成与验证方法
JP2005300324A (ja) 被試験対象デバイスの測定データ解析方法、プログラム、および測定データ解析システム
US20210173994A1 (en) Method and system for viewing simulation signals of a digital product
CN114185874A (zh) 一种基于大数据的建模方法、装置、开发框架及设备
JP2010175459A (ja) 診断装置、診断方法および試験装置
TWI719571B (zh) 測試觸控式行動裝置之測試裝置、測試系統及其電腦程式產品
US8490037B2 (en) Method and apparatus for tracking uncertain signals
US6532573B1 (en) LSI verification method, LSI verification apparatus, and recording medium
JP5477062B2 (ja) 半導体集積回路の試験装置、試験方法、及びプログラム
US20210173989A1 (en) Simulation signal viewing method and system for digital product
JP4918907B2 (ja) テストデータ生成プログラム、テストデータ生成装置及びテストデータ生成方法
KR102325612B1 (ko) 시뮬레이터를 구현하는 방법, 장치, 기기 및 매체
US7409620B2 (en) Simplified high speed test system
CN116069629B (zh) 测试设计的方法、电子设备及存储介质
CN120973418A (zh) 状态机跳转控制方法、jtag状态机控制器和系统
JPH1166109A (ja) 論理回路解析方法
CN119690857A (zh) 图形界面自动化回归测试方法、系统、电子设备、计算机可读存储介质以及计算机程序产品
WO2007000806A1 (ja) 半導体集積回路開発支援システム
CN120742836A (zh) 一种基于Android车机系统的自动化测试方法、装置及设备