JP2007114881A

JP2007114881A - 回路図作成装置、回路図作成エディタプログラム及び回路図作成方法

Info

Publication number: JP2007114881A
Application number: JP2005303384A
Authority: JP
Inventors: Masaaki Kobayashi; 正明小林; Yoshiyuki Okuma; 禎幸大熊
Original assignee: Elpida Memory Inc
Current assignee: Micron Memory Japan Ltd
Priority date: 2005-10-18
Filing date: 2005-10-18
Publication date: 2007-05-10

Abstract

【課題】多彩な結線関係を簡単に表現できる回路図作成方法及びこれを実現する装置を提供する。
【解決手段】上位階層の回路図において、同一構成の要素にシンボル名とシンボル番号を付与して、複数の同一構成の要素を一つの要素に一括表記する機能を有する回路図エディタに、任意のセル１０について端子接続表２２を作成し、端子接続表２２を用いた配線表現を可能とする。前記端子接続表は、上位階層の回路図におけるセルの端子１２、１３を選択し、該選択した端子１２、１３におけるシンボル番号毎の接続先を入力することによって作成される。前記上位階層の回路図にこの端子接続表を配置して、前記選択された端子と、該端子に接続される各接続先とを配線することによって、特定の端子における接続関係が一覧可能となる。
【選択図】図１３

Description

本発明は、回路図作成装置、回路図エディタプログラム及び回路図作成方法に関し、特に、同一構成の要素にシンボル名とシンボル番号を与えて、複数の同一構成の要素を一つの要素に一括表記した上位階層の回路図を出力する機能を有する回路図作成装置、回路図エディタプログラム及び回路図作成方法に関する。

上位階層に下位階層をシンボル化して配置し、詳細構成を省略した上位階層の回路図を提供する回路図エディタ（プログラム）が知られている。図１５は回路図エディタで作成されたＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）回路図の例であり、図上段に示すゲートレベルの記述は、同図下段に示す上位階層回路図においては、シンボル化される。

図１６は、データバスにつながるセル群と、その簡単化された回路図を表した図である。同図左に示すように詳細構成を同一にするセル（同一シンボルで表すことのできるセル；以下、同一セルともいう）が多数存在するような場合、多くの回路図エディタ（プログラム）において、回路図を見やすくするため、上位階層におけるセルを同図右に示すように一つのセルに一括表示できる機能が備えられている。

特許文献では、特開平７−３３４５６２号公報に対象回路図の論理接続情報、信号名で分別して、信号配線を簡略化することのできる回路図発生システムが開示されている。また、特開平６−２８２５９５号公報には、上位階層論理図に、ゲートレベル詳細論理図と、高位レベル論理記述言語で表現した機能論理図への接続クロスリファレンスを表示する多階層論理図表記生成方式が開示されている。また、特開平７−１６０７４５号公報図３の回路図データＡａ、同公報図４の簡単化された回路図データＤａからハードウェア記述データを生成するハードウェア記述自動生成方法が開示されている。

特開平７−３３４５６２号公報特開平６−２８２５９５号公報特開平７−１６０７４５号公報

しかしながら、従来の回路図エディタ（プログラム）では、同一セルであっても、接続信号が異なると、一つのセルに一括表示できないという問題点がある。例えば、図１６に示したように、すべて同一の信号、かつ、バスの順番に応じた結線である場合には、これらセル群を簡単化することが可能であるが、図１７の入出力接続表に表されるように同一セルの接続が異なる場合（端子ＩＮの接続先がＸ（Ｉ＜０＞〜Ｉ＜１＞）、Ｙ（Ｉ＜２＞〜Ｉ＜３＞）となっている）は、図１８に示すように入力信号Ｘが接続されるセルと入力信号Ｙが接続されるセルとに別途記載が必要となってしまう。

本発明の第１の視点によれば、複数の階層に分けられた回路図情報記憶手段から回路図作成に必要な回路図情報を読み出して回路図を作成する回路図作成装置であって、上位階層の回路図において、同一構成の要素にシンボル名とシンボル番号を付与して、複数の同一構成の要素を一つの要素に一括表記する機能を有し、任意の要素について端子接続表を作成し、該端子接続表を用いた配線表現を可能とした回路図作成装置が提供される。前記端子接続表は、前記上位階層の回路図中の前記一括表記された要素の端子の選択と、該選択した端子におけるシンボル番号毎の接続先と、の入力に基づき、前記一括表記された要素の特定の端子におけるシンボル番号毎の接続先を一覧可能とするものであり、前記上位階層の回路図にこの端子接続表を配置して、前記選択された端子と、該端子に接続される各接続先とを配線する。

本発明によれば、多彩な結線関係を端子接続表により表現することが可能となり、回路図の可読性を高め、かつ、回路図が煩雑化するのを阻止することができる。また、上記結線関係の修正も端子接続表の修正により容易に行うことが可能となる。

続いて、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
図１は本発明の一実施形態に係る回路図エディタがインストールされた計算機（回路図作成装置）の概略構成を表したブロック図である。図１を参照すると、計算機は、回路図エディタ１と、ディスプレイ装置等の表示手段４と、キーボード、ポインティングデバイス等の入力手段５と、磁気ディスク装置等の回路図情報記憶部６と、から構成されている。

回路図エディタ１は、同一構成のセル（最小構成要素）にシンボル名とシンボル番号を与えて、上位階層の回路図上の複数の同一セルを一括表記する機能を有しており、更に、端子接続表作成手段２と、回路図編集手段３と、を備えている。

端子接続表作成手段２は、後記する手順に従って、前記上位階層の回路図上の一括表記された同一セルの端子の選択と該選択した端子におけるシンボル番号毎の接続先と、の入力を受け付け、前記特定の端子におけるシンボル番号毎の接続先を一覧可能とする端子接続表を作成する手段である。

回路図編集手段３は、回路図エディタとしての諸機能に加えて、上位階層の回路図上に、上記端子接続表作成手段２で作成した端子接続表を表示・配線する機能を提供する。

続いて、本実施形態の動作について、回路図エディタ１における表示態様を示す各図面を参照し順序を追って説明する。まず、図１７、図１８のように、従来の回路図エディタでは簡単化に限界があったセル群を簡単化する第１の方式（端子接続表個別作成方式）について説明する。

図２は、Ｉ＜０＞〜Ｉ＜３＞の４つのセルをまとめて、シンボル名１１（Ｉ＜３：０＞）と表記しバス化したセル１０を表した図である。セル１０には、ＩＮで表される入力端子１２、Ａで表される入力端子１３が表示されており、任意のポインティングデバイスで選択可能となっている。

ここで、セル１０の端子を指定し、表作成のコマンドを起動すると、端子接続表作成手段２により、シンボル名のシンボル番号部分が記載された１行のみの端子接続表２０が作成される。図３は、セル１０の端子ＩＮを指定し、表作成のコマンドを起動した状態を表した図である。

端子接続表２０は単純な表でなく、右端にて前記セルの端子に接続されるとともに、各行には、端子（左端黒丸）が配設され、それぞれのシンボルの端子に接続すべき信号が記述される。左側の端子は通常のシンボルの端子のように、配線を接続し、それに信号名を記載する方法が適当であるが、右側の端子は、この表が配置したインスタンスと対応して存在する必要があるので、通常の配線を引くのでなく、表を作成した時点でシンボルと離れることがないような線で結ぶようにするとよい。

続いて、行追加のコマンドを起動すると、端子接続表作成手段２により、端子接続表２０に端子を備えた行が一行追加される。図４は、図３の状態から行追加のコマンドを起動した状態を表した図であり、この状態で、カーソルを表の「３：０」の部分に移動して、シンボル番号を変更することが可能である。

その後、シンボル番号を適宜修正するとともに、回路図編集手段３により配線を行うことで、図５の回路図が得られる。図５を参照すると、１：０と記載のある行にはＸが、３：２と記載のある行にはＹが接続されており、これはシンボルＩ＜０＞、Ｉ＜１＞の端子ＩＮは信号Ｘと接続され、シンボルＩ＜２＞、Ｉ＜３＞の端子ＩＮは信号Ｙと接続されることを意味している。

従って、図５は、図１７の入出力接続表と等価の図であり、図１８回路図と比べて、セルの個数が削減されるとともに、信号の接続関係がより視覚的に表現されている。また、図１７の入出力接続表に記載されたシンボル名Ｉ＜０＞〜Ｉ＜３＞と接続する信号の関係が、回路図中のシンボル名及び信号と対応していることを確認することで、回路図のチェックを行うことができる。

また、本実施形態では、同一セルの２以上の端子に端子接続表を作成することも可能である。図６は、図５の状態から更に端子Ａを選択して表作成のコマンドを実行し、端子Ａに接続される信号Ｕ、Ｖを表記した端子接続表２１を追加した状態を表した図である。同図に表されたとおり、本実施形態によれば、２以上の同一セルの端子の接続に違いがある場合でも、一つのセルでこれを表現することができる。

また図６の状態から、端子接続表２０、２１を選択した上で信号表示コマンドが実行されると、端子接続表作成手段２は、各端子接続表に、対象シンボルの接続する端子を表す列を追加する。図７は、図６の状態から、信号表示コマンドを実行し、端子ＩＮの端子接続表２０を修正した状態を表した図である。該構成によれば、各端子接続表２０、２１にシンボル側の接続端子名が記載されているため、端子接続表とセル１０間の配線を省略することが可能となり、大きな端子接続表が複数必要となった場合等に有用である。

また、図７の状態から、端子接続表２０、２１を選択した上で、表結合コマンドが実行されると、端子接続表作成手段２は、各端子接続表を一の端子接続表２２に統合する。併せて、端子接続表作成手段２は、端子接続表２２とセル１０間の配線を省略し、以後、回路図編集手段３は、端子ＩＮ、Ａに通常の配線が接続された場合はエラー表示を行う。

続いて、上記第１の方式（端子接続表個別作成方式）と同様の操作をシンボル単位で一括して行う第２の方式（端子接続表一括作成方式）について説明する。

図９は、図２同様、Ｉ＜０＞〜Ｉ＜３＞の４つのセルをまとめて、シンボル名１１（Ｉ＜３：０＞）と表記しバス化したセル１０を表した図である。ここで、セル１０自体を選択し、表作成のコマンドを起動すると、端子接続表作成手段２により、シンボル名のみが記載された１行のみの端子接続表２３が作成される。図１０は、セル１０を指定し、表作成のコマンドを起動した状態を表した図である。

続いて、信号追加のコマンドを起動すると、端子接続表作成手段２は、回路図情報記憶部６から回路図情報を読み出し、端子接続表２３の下方にセル１０の入出力信号（端子）の候補を抽出した信号名一覧２４を表示する。図１１は、図１０の状態から信号追加のコマンドを起動した状態を表した図であり、選択されたセル１０の端子ＩＮ、Ａ、Ｚが候補に上げられている。

更に、図１１の状態から任意の信号（端子）を選択すると、選択した信号（端子）が端子接続表２３に追加される。図１２は表示された候補すべてを選択した状態を表した図である。そして、自動作成された端子接続表２３の各行に必要な修正を加え、配線を行うことで、上述した第１の方式（端子接続表個別作成方式）を複数回繰り返したのと同様の回路図を作成することが可能となる。

また、本実施形態に係る回路図エディタにおいては、コピーコマンドが用意されており、シンボル番号部分や端子接続表全体をコピーし、端子接続表の他の行や他の端子接続表の作成雛形として使用することも可能である。また、上記コピーは、シンボル単位で実行することも可能であり、表を有するシンボルに付随するすべての端子接続表をコピーし、他のシンボルの端子接続用の作成雛形として使用することも可能である。上記コピーを行う場合、シンボル名部分は自動変更されるようにしても良いし、端子接続表全体をコピーするものとし、シンボル名の変更を忘れたような場合は編集終了前にエラーとするようにしてもよい。

以上、第１の方式（端子接続表個別作成方式）、第２の方式（端子接続表一括作成方式）による端子接続表の作成フローを説明したが、このような表形式で結線情報が記載される本発明によれば、回路図自体が大きく簡略化されるのみならず、端子接続表の更新により、バスの接続順を変えること等も可能となる。例えば、図１３に示されるように、端子接続表２２の対応行を修正することで、セルｎ数を増やすことなく図１４に示す入出力接続関係を表現することが可能となる。

以上本発明の好適な実施の形態を説明したが、本発明の技術的範囲は、上記した実施形態の記載に限定されるものでないことはいうまでもない。例えば、端子接続表の構成、列の配置順序、作成フロー等は適宜変更することが可能である。

本発明に係る回路図エディタがインストールされた計算機（回路図作成装置）の概略構成を表したブロック図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表個別作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表一括作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表一括作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表一括作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図フロー（端子接続表一括作成方式）を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図の応用例を説明するための図である。本発明の一実施形態に係る回路図エディタによる作図の応用例を説明するための入出力接続表である。従来の回路図エディタによって作成される回路図を説明するための図である。従来の回路図エディタによって作成される回路図を説明するための図である。入出力接続表の一例である。従来の回路図エディタによって作成される回路図を説明するための図である。

符号の説明

１回路図エディタ
２端子接続表作成手段
３回路図編集手段
４表示手段
５入力手段
６回路図情報記憶部
１０セル
１１シンボル名
１２、１３端子
２０、２１、２２、２３端子接続表
２４信号名一覧

Claims

複数の階層に分けられた回路図情報記憶手段から回路図作成に必要な回路図情報を読み出して回路図を作成する回路図作成装置であって、
上位階層の回路図において、同一構成の要素にシンボル名とシンボル番号を付与して、複数の同一構成の要素を一つの要素に一括表記する機能を有し、
前記上位階層の回路図中の前記一括表記された要素の端子の選択と、該選択した端子におけるシンボル番号毎の接続先と、の入力を受け付けて、前記一括表記された要素の特定の端子におけるシンボル番号毎の接続先を一覧可能とする端子接続表を作成する手段と、
前記上位階層の回路図に、前記端子接続表を配置するとともに、前記端子接続表を介して、前記選択された端子と、該端子に接続される各接続先とを配線する手段と、を備えたこと、
を特徴とする回路図作成装置。
前記一括表記された要素について２以上の端子が選択された場合には、前記選択された各端子名を前記端子接続表に表記し、前記端子名とシンボル番号により各要素・各端子の接続先を一覧可能とする端子接続表を作成すること、
を特徴とする請求項１に記載の回路図作成装置。
前記端子接続表は、端子名を端子名毎に行分けして記載する列と、シンボル番号を少なくとも接続先毎に行分けして記載する列と、を含んで構成され、
前記端子接続表の側端部には、前記シンボル番号を記載した列の行分けに従って端子記号が配置され、該端子記号を介して各配線先と前記端子接続表が配線接続された回路図を生成すること、
を特徴とする請求項２に記載の回路図作成装置。
前記端子接続表と、前記選択された端子を有する要素との配線を省略した回路図を生成すること、
を特徴とする請求項１乃至３いずれか一に記載の回路図作成装置。
複数の階層に分けられた回路図情報記憶手段から回路図作成に必要な回路図情報を読み出して回路図を作成する回路図作成装置を構成するコンピュータに実行させる回路図エディタプログラムであって、
上位階層の回路図において、同一構成の要素にシンボル名とシンボル番号を付与して、複数の同一構成の要素を一つの要素に一括表記する機能を前記コンピュータに実現させるとともに、
前記上位階層の回路図中の前記一括表記された要素の端子の選択と、該選択した端子におけるシンボル番号毎の接続先と、の入力を受け付けて、前記一括表記された要素の特定の端子におけるシンボル番号毎の接続先を一覧可能とする端子接続表を作成する手段と、
前記上位階層の回路図に、前記端子接続表を配置するとともに、前記端子接続表を介して、前記選択された端子と、該端子に接続される各接続先とを配線する手段と、の前記各手段として、前記コンピュータを機能させるための回路図エディタプログラム。
前記一括表記された要素について２以上の端子が選択された場合には、前記選択された各端子名を前記接続表に表記し、前記端子名とシンボル番号により各要素・各端子の接続先を一覧可能とする端子接続表を作成すること、
を特徴とする請求項５に記載の回路図エディタプログラム。
前記端子接続表は、端子名を端子名毎に行分けして記載する列と、シンボル番号を少なくとも接続先毎に行分けして記載する列と、を含んで構成され、
前記端子接続表の側端部には、前記シンボル番号を記載した列の行分けに従って端子記号が配置され、該端子記号を介して各配線先と前記端子接続表が配線接続された回路図を生成すること、
を特徴とする請求項６に記載の回路図エディタプログラム。
前記端子接続表と、前記選択された端子を有する要素との配線を省略した回路図を生成すること、
を特徴とする請求項５乃至７いずれか一に記載の回路図エディタプログラム。
複数の階層に分けられた回路図情報記憶手段から回路図作成に必要な回路図情報を読み出して回路図を作成するコンピュータを用いた回路図作成方法であって、
前記コンピュータが、上位階層の回路図において、同一構成の要素にシンボル名とシンボル番号を付与して、複数の同一構成の要素を一つの要素に一括表記するステップと、
前記上位階層の回路図中の前記一括表記された要素の端子を選択するとともに、前記選択した端子におけるシンボル番号毎の接続先とを前記コンピュータに入力して、前記コンピュータをして、前記一括表記された要素の特定の端子におけるシンボル番号毎の接続先を一覧可能とする端子接続表を作成させるステップと、
前記コンピュータをして、前記上位階層の回路図に、前記端子接続表を配置させるとともに、前記端子接続表を介して、前記選択された端子と、該端子に接続される各接続先とを配線した回路図を生成させるステップと、を含むこと、
を特徴とする回路図作成方法。
前記一括表記された要素について２以上の端子が選択された場合には、前記選択された各端子名を前記端子接続表に表記し、前記端子名とシンボル番号により各要素・各端子の接続先を一覧可能とする端子接続表を作成すること、
を特徴とする請求項９に記載の回路図作成方法。
前記コンピュータが、端子名を端子名毎に行分けして記載する列と、シンボル番号を少なくとも接続先毎に行分けして記載する列と、を含んだ端子接続表を生成出力し、
前記コンピュータが、前記端子接続表の側端部に、前記シンボル番号を記載した列の行分けに従って端子記号を配置し、該端子記号を介して各配線先と前記端子接続表を配線接続した回路図を生成すること、
を特徴とする請求項１０に記載の回路図作成方法。
前記コンピュータが、前記端子接続表と、前記選択された端子を有する要素との配線を省略した回路図を生成すること、
を特徴とする請求項９乃至１１いずれか一に記載の回路図作成方法。