JPH10228496A - レイアウト情報生成装置及びレイアウト情報生成方法 - Google Patents
レイアウト情報生成装置及びレイアウト情報生成方法Info
- Publication number
- JPH10228496A JPH10228496A JP4472897A JP4472897A JPH10228496A JP H10228496 A JPH10228496 A JP H10228496A JP 4472897 A JP4472897 A JP 4472897A JP 4472897 A JP4472897 A JP 4472897A JP H10228496 A JPH10228496 A JP H10228496A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- information
- layout
- generating
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/02—Disposition of storage elements, e.g. in the form of a matrix array
- G11C5/04—Supports for storage elements, e.g. memory modules; Mounting or fixing of storage elements on such supports
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C8/00—Arrangements for selecting an address in a digital store
- G11C8/06—Address interface arrangements, e.g. address buffers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Read Only Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【課題】ＲＯＭ部の配置情報及び座標情報を人手によら
ず自動抽出しＲＯＭ定義を生成することにより、作業工
数を特段に縮減し生産性を向上するレイアウト情報生成
装置の提供。 【解決手段】レイアウトデータのＲＯＭ部のアドレスビ
ット配列の特徴を示す代表的なＲＯＭセル部分に識別子
として前記配列構造を規定する情報をテキストデータに
て付加し、付加された情報を含むレイアウトデータを読
み込み、ＲＯＭの座標情報と前記テキストデータを抽出
し、抽出された前記ＲＯＭの座標情報から、ＲＯＭデー
タに基づいてマスクパターンを発生させるためのＲＯＭ
定義を生成する。
ず自動抽出しＲＯＭ定義を生成することにより、作業工
数を特段に縮減し生産性を向上するレイアウト情報生成
装置の提供。 【解決手段】レイアウトデータのＲＯＭ部のアドレスビ
ット配列の特徴を示す代表的なＲＯＭセル部分に識別子
として前記配列構造を規定する情報をテキストデータに
て付加し、付加された情報を含むレイアウトデータを読
み込み、ＲＯＭの座標情報と前記テキストデータを抽出
し、抽出された前記ＲＯＭの座標情報から、ＲＯＭデー
タに基づいてマスクパターンを発生させるためのＲＯＭ
定義を生成する。
Description
【０００１】
【発明の属する技術分野】本発明は、レイアウト情報生
成装置およびその生成方法に間し、特にマスクＲＯＭ
（Read Only Memory；読み出し専用メモリ）を内蔵す
る半導体集積回路に、ＲＯＭコードおよびマスクオプシ
ョンを書き込むための情報を作成するレイアウト情報生
成装置およびその生成方法に関する。
成装置およびその生成方法に間し、特にマスクＲＯＭ
（Read Only Memory；読み出し専用メモリ）を内蔵す
る半導体集積回路に、ＲＯＭコードおよびマスクオプシ
ョンを書き込むための情報を作成するレイアウト情報生
成装置およびその生成方法に関する。
【０００２】
【従来の技術】従来の技術の説明に先行して、本発明の
背景技術の説明を行う。図２５は、３２ワードのＲＯＭ
の１ビット分の構成を示す図である。まず、図２５を参
照して、レイアウト情報生成装置に関する技術の前提と
なるＲＯＭレイアウト部の構成について説明する。
背景技術の説明を行う。図２５は、３２ワードのＲＯＭ
の１ビット分の構成を示す図である。まず、図２５を参
照して、レイアウト情報生成装置に関する技術の前提と
なるＲＯＭレイアウト部の構成について説明する。
【０００３】図２５を参照すると、Ａ0〜Ａ4の５ビット
のアドレス信号のうちのＡ0〜Ａ1がＸデコーダ３２に入
力されて、Ｘ座標方向のセレクト信号線Ｘ0〜Ｘ3のうち
の１本が選択される。同様に、Ａ0〜Ａ4の５ビットのア
ドレス信号のうちのＡ2〜Ａ4がＹデコーダ３１に入力さ
れて、Ｙ座標方向のセレクト信号線Ｙ0〜Ｙ7のうち１本
が選択される。このようにして構成されたＸ座標方向お
よびＹ座標方向のセレクト信号線の交点に、矩形３３を
レイアウトすることにより、ＲＯＭセルが設定され、こ
の矩形３３即ちＲＯＭセルの有無をビット出力Ｂ0とし
て導出することによりＲＯＭが構成される。
のアドレス信号のうちのＡ0〜Ａ1がＸデコーダ３２に入
力されて、Ｘ座標方向のセレクト信号線Ｘ0〜Ｘ3のうち
の１本が選択される。同様に、Ａ0〜Ａ4の５ビットのア
ドレス信号のうちのＡ2〜Ａ4がＹデコーダ３１に入力さ
れて、Ｙ座標方向のセレクト信号線Ｙ0〜Ｙ7のうち１本
が選択される。このようにして構成されたＸ座標方向お
よびＹ座標方向のセレクト信号線の交点に、矩形３３を
レイアウトすることにより、ＲＯＭセルが設定され、こ
の矩形３３即ちＲＯＭセルの有無をビット出力Ｂ0とし
て導出することによりＲＯＭが構成される。
【０００４】この場合において、論理値「１」および
「０」の何れの場合に矩形３３がレイアウトされるか
は、回路構成および製造プロセスにより決定されるが、
以下の説明においては、論理値「１」の場合にはレイア
ウトされ、論理値「０」の場合にはレイアウトされない
ものとする。なお、このレイアウトの元データとなるの
が「ＲＯＭデータ」であり、「０」と「１」の並び（ア
ドレス分用意される）からなり、通常、保管上ＨＥＸ
（１６進）データで表現される。
「０」の何れの場合に矩形３３がレイアウトされるか
は、回路構成および製造プロセスにより決定されるが、
以下の説明においては、論理値「１」の場合にはレイア
ウトされ、論理値「０」の場合にはレイアウトされない
ものとする。なお、このレイアウトの元データとなるの
が「ＲＯＭデータ」であり、「０」と「１」の並び（ア
ドレス分用意される）からなり、通常、保管上ＨＥＸ
（１６進）データで表現される。
【０００５】次に、レイアウト情報生成装置に関する技
術の前提となるマスクオプションの構成について説明す
る。マスクオプションとは、ＲＯＭ以外の部分で、ユー
ザが選択することができるオプションであり、プルアッ
プ（ＰＵＬＬ ＵＰ）抵抗の有無、プルアップ（ＰＵＬ
Ｌ ＵＰ）・プルダウン（ＰＵＬＬ ＤＯＷＮ）の切替
え等がある。本来、この部分は、ＲＯＭデータとは無関
係であるが、ＲＯＭが内蔵されたマイクロコンピュータ
製品の場合は、入力ＲＯＭデータと共に、このマスクオ
プションの設定値も指定されるようになっている。
術の前提となるマスクオプションの構成について説明す
る。マスクオプションとは、ＲＯＭ以外の部分で、ユー
ザが選択することができるオプションであり、プルアッ
プ（ＰＵＬＬ ＵＰ）抵抗の有無、プルアップ（ＰＵＬ
Ｌ ＵＰ）・プルダウン（ＰＵＬＬ ＤＯＷＮ）の切替
え等がある。本来、この部分は、ＲＯＭデータとは無関
係であるが、ＲＯＭが内蔵されたマイクロコンピュータ
製品の場合は、入力ＲＯＭデータと共に、このマスクオ
プションの設定値も指定されるようになっている。
【０００６】図２６は、マスクオプション部が指定され
たチップの一部の回路構成の一例を示す図である。図２
６を参照すると、プルアップ用の抵抗２１を予め設定し
ておき、セル（以下「ダミーセル」と呼ぶ）２２を生成
するかしないかによって、プルアップ用の抵抗２１を回
路に反映するかしないかを決定する。
たチップの一部の回路構成の一例を示す図である。図２
６を参照すると、プルアップ用の抵抗２１を予め設定し
ておき、セル（以下「ダミーセル」と呼ぶ）２２を生成
するかしないかによって、プルアップ用の抵抗２１を回
路に反映するかしないかを決定する。
【０００７】入力ＲＯＭコードのマスクオプション指定
部によって、プルアップ抵抗がありと指定された場合に
は、ダミーセル２２をレイアウトして、図２７に示すよ
うに、プルアップ用の抵抗が回路に反映される。プルア
ップ抵抗がなしの場合には、ダミーセル２２がレイアウ
トされず、図２８に示すように、プルアップ抵抗は回路
には反映されない。
部によって、プルアップ抵抗がありと指定された場合に
は、ダミーセル２２をレイアウトして、図２７に示すよ
うに、プルアップ用の抵抗が回路に反映される。プルア
ップ抵抗がなしの場合には、ダミーセル２２がレイアウ
トされず、図２８に示すように、プルアップ抵抗は回路
には反映されない。
【０００８】次に、レイアウト情報生成装置に関する技
術の前提となるＲＯＭ定義、マスクオプション定義につ
いて説明する。
術の前提となるＲＯＭ定義、マスクオプション定義につ
いて説明する。
【０００９】ＲＯＭセルおよびマスクオプション用のダ
ミーセルをＲＯＭデータに合わせてレイアウトするため
には、予め入力アドレスに対するＲＯＭセルおよびマス
クオプションのダミーセルの位置・座標情報が必要にな
る。
ミーセルをＲＯＭデータに合わせてレイアウトするため
には、予め入力アドレスに対するＲＯＭセルおよびマス
クオプションのダミーセルの位置・座標情報が必要にな
る。
【００１０】図２５を参照して説明したＲＯＭ構成の場
合では、例えば図２９に示すように、入力アドレスＡ0
からＡ4の入力に対するＲＯＭセルの位置（選択信号
線）及び座標情報が必要になる。
合では、例えば図２９に示すように、入力アドレスＡ0
からＡ4の入力に対するＲＯＭセルの位置（選択信号
線）及び座標情報が必要になる。
【００１１】図２９に示した対応がＲＯＭ定義と呼ばれ
るものであるが、ＲＯＭセル数分のレコードが必要であ
るため（１レコードはアドレス値と位置情報（選択信
号）と座標とからなる）、記憶容量がＲＯＭのサイズに
比例して大きくなる。
るものであるが、ＲＯＭセル数分のレコードが必要であ
るため（１レコードはアドレス値と位置情報（選択信
号）と座標とからなる）、記憶容量がＲＯＭのサイズに
比例して大きくなる。
【００１２】そこで、記憶容量削減のために、隣接する
ＲＯＭセル間の座標ピッチ、アドレス刻が等しいＲＯＭ
セル群を抽出し、１まとめにしたアレイ形式でＲＯＭ定
義を表現することによって圧縮を行うことが行われてい
る。
ＲＯＭセル間の座標ピッチ、アドレス刻が等しいＲＯＭ
セル群を抽出し、１まとめにしたアレイ形式でＲＯＭ定
義を表現することによって圧縮を行うことが行われてい
る。
【００１３】例えば図３０に示すような３２個のＲＯＭ
セルで構成されるＲＯＭ群があったとする。図中、各セ
ルの中に記入されている数字は、各ＲＯＭセルに対応す
るアドレスである。
セルで構成されるＲＯＭ群があったとする。図中、各セ
ルの中に記入されている数字は、各ＲＯＭセルに対応す
るアドレスである。
【００１４】このとき、隣接ＲＯＭセルを考慮してＲＯ
Ｍ定義の圧縮を行ったものが、図３１である。本来なら
ば全ＲＯＭセル３２レコード必要であったＲＯＭ定義
が、３レコードに圧縮されている。図３１を参照する
と、基準点の定義と、１重目のアレイの定義、２重目の
アレイの定義の３つのレコードからなり、基準点の定義
情報としては、基準点の座標とアドレス、ビットからな
り、１重目のアレイの定義としては、レベル情報
（０）、方向（Ｘ方向）、ピッチ（Ｘ＿ｐ）、回数
（４）、アドレスきざみ（１）と、Ｘ方向のアレイを定
義し、２重目のアレイの定義としては、レベル情報
（１）、方向（Ｙ方向）、ピッチ（Ｙ＿ｐ）、回数
（８）、アドレスきざみ（４）と、Ｙ方向のアレイを定
義している。
Ｍ定義の圧縮を行ったものが、図３１である。本来なら
ば全ＲＯＭセル３２レコード必要であったＲＯＭ定義
が、３レコードに圧縮されている。図３１を参照する
と、基準点の定義と、１重目のアレイの定義、２重目の
アレイの定義の３つのレコードからなり、基準点の定義
情報としては、基準点の座標とアドレス、ビットからな
り、１重目のアレイの定義としては、レベル情報
（０）、方向（Ｘ方向）、ピッチ（Ｘ＿ｐ）、回数
（４）、アドレスきざみ（１）と、Ｘ方向のアレイを定
義し、２重目のアレイの定義としては、レベル情報
（１）、方向（Ｙ方向）、ピッチ（Ｙ＿ｐ）、回数
（８）、アドレスきざみ（４）と、Ｙ方向のアレイを定
義している。
【００１５】実際にレイアウトする際には、この結果を
直接もしくは展開して使用する。
直接もしくは展開して使用する。
【００１６】また、マスクオプションに関しても同様
に、対応アドレスとダミーセルの位置座標情報が必要で
ある。これをマスクオプション定義と呼ぶ。対応表等は
ＲＯＭ定義と同様であるため、説明は省略する。
に、対応アドレスとダミーセルの位置座標情報が必要で
ある。これをマスクオプション定義と呼ぶ。対応表等は
ＲＯＭ定義と同様であるため、説明は省略する。
【００１７】上記した技術内容の理解を前提として、第
１の従来技術について以下に説明する。図１７は、第１
の従来技術の構成を示すブロック図であり、また図２１
は、この第１の従来技術における処理手順を説明するた
めのフローチャートである。図１７を参照すると、この
従来の装置は、ＰＲＯＭ（Ｐrogrammable ＲＯＭ）読
み取り装置１と、ＲＯＭコード入力制御部２と、画面表
示制御部３と、ディスプレイ４と、データ処理部５と、
レイアウト情報記憶部６と、キーボード制御部７と、キ
ーボード８と、を備えて構成されている。
１の従来技術について以下に説明する。図１７は、第１
の従来技術の構成を示すブロック図であり、また図２１
は、この第１の従来技術における処理手順を説明するた
めのフローチャートである。図１７を参照すると、この
従来の装置は、ＰＲＯＭ（Ｐrogrammable ＲＯＭ）読
み取り装置１と、ＲＯＭコード入力制御部２と、画面表
示制御部３と、ディスプレイ４と、データ処理部５と、
レイアウト情報記憶部６と、キーボード制御部７と、キ
ーボード８と、を備えて構成されている。
【００１８】図１７に示したブロック図、図２１のフロ
ーチャート、図２５のＲＯＭの１ビット分の構成図、図
２６のマスクオプションのプルアップ抵抗部の構成図を
参照して、この第１の従来技術の動作について説明す
る。
ーチャート、図２５のＲＯＭの１ビット分の構成図、図
２６のマスクオプションのプルアップ抵抗部の構成図を
参照して、この第１の従来技術の動作について説明す
る。
【００１９】まず最初に、ＲＯＭセルが全てレイアウト
され、マスクオプションのダミーセルが全てレイアウト
されるものと仮定して、設計者によって、レイアウト生
成の対象とする回路図及びレイアウトパターンが解析さ
れる。ＲＯＭ部に関しては、ビット出力ごとにＸデコー
ダおよびＹデコーダ並びが解析され、図３２に示される
ように、アドレス信号値として、各ＲＯＭセルのアドレ
ス、ビット配置情報が抽出される（ステップＳ３０
１）。
され、マスクオプションのダミーセルが全てレイアウト
されるものと仮定して、設計者によって、レイアウト生
成の対象とする回路図及びレイアウトパターンが解析さ
れる。ＲＯＭ部に関しては、ビット出力ごとにＸデコー
ダおよびＹデコーダ並びが解析され、図３２に示される
ように、アドレス信号値として、各ＲＯＭセルのアドレ
ス、ビット配置情報が抽出される（ステップＳ３０
１）。
【００２０】次に、レイアウトパターン上のＲＯＭセル
群の中の１つの基準点として、図３３に示されるよう
に、基準点３４（図２５参照）のレイアウト座標（Ｘ，
Ｙ）と、基準点３４からの距離をＲＯＭセル間のピッチ
３５（Ｙp）およびピッチ３６（Ｘp）と、配列数より算
出された各ＲＯＭセルの相対位置関係によりレイアウト
座標情報が抽出される（ステップＳ３０２）。例えばセ
レクト信号線Ｙ1はアドレス信号Ａ4〜Ａ0のＡ4、Ａ3が
０でＡ2が１の時選択され、この信号線Ｙ1で選択される
ＲＯＭセルのＹ座標はＹ＋Ｙpであることが抽出され
る。
群の中の１つの基準点として、図３３に示されるよう
に、基準点３４（図２５参照）のレイアウト座標（Ｘ，
Ｙ）と、基準点３４からの距離をＲＯＭセル間のピッチ
３５（Ｙp）およびピッチ３６（Ｘp）と、配列数より算
出された各ＲＯＭセルの相対位置関係によりレイアウト
座標情報が抽出される（ステップＳ３０２）。例えばセ
レクト信号線Ｙ1はアドレス信号Ａ4〜Ａ0のＡ4、Ａ3が
０でＡ2が１の時選択され、この信号線Ｙ1で選択される
ＲＯＭセルのＹ座標はＹ＋Ｙpであることが抽出され
る。
【００２１】続いて、設計者により、各ＲＯＭセルごと
に、アドレス・ビット配置情報とレイアウトパターン上
の座標情報との対応付けが行われ、図３４に示されるビ
ット出力を示す表が作成されて、レイアウトしようとす
る矩形のサイズ３７（Ｙs）およびサイズ３８（Ｘs）と
ともに、キーボード８よりデータ処理部５に対する読み
込みが行われる（ステップＳ３０３）。
に、アドレス・ビット配置情報とレイアウトパターン上
の座標情報との対応付けが行われ、図３４に示されるビ
ット出力を示す表が作成されて、レイアウトしようとす
る矩形のサイズ３７（Ｙs）およびサイズ３８（Ｘs）と
ともに、キーボード８よりデータ処理部５に対する読み
込みが行われる（ステップＳ３０３）。
【００２２】一方、マスクオプションについても同様
に、全てのダミーセルがレイアウトされるものと仮定し
て、設計者によってレイアウト生成の対象とする回路図
およびレイアウト図より、マスクオプションのダミーセ
ルの配置と座標抽出が行われる（ステップＳ３０
１′）。
に、全てのダミーセルがレイアウトされるものと仮定し
て、設計者によってレイアウト生成の対象とする回路図
およびレイアウト図より、マスクオプションのダミーセ
ルの配置と座標抽出が行われる（ステップＳ３０
１′）。
【００２３】更に抽出されたセル座標に対して、対応す
るＲＯＭコードのアドレス・ビット情報の対応付けを行
い対応表が作成される（ステップＳ３０２′）。アドレ
ス対応ビットが０の時レイアウトするか１の時レイアウ
トするかの情報とセルの矩形のサイズ（Ｘｍ）および矩
形のサイズ（Ｙｍ）の情報とともに、キーボード８より
データ処理部５に対する読み込みが行われる（ステップ
Ｓ３０３′）。
るＲＯＭコードのアドレス・ビット情報の対応付けを行
い対応表が作成される（ステップＳ３０２′）。アドレ
ス対応ビットが０の時レイアウトするか１の時レイアウ
トするかの情報とセルの矩形のサイズ（Ｘｍ）および矩
形のサイズ（Ｙｍ）の情報とともに、キーボード８より
データ処理部５に対する読み込みが行われる（ステップ
Ｓ３０３′）。
【００２４】そしてＰＲＯＭコード読み取り装置１によ
り、ＲＯＭコード入力制御部２を介して、目的とするＲ
ＯＭコード（「ＲＯＭデータ」と同じもの）が読みとら
れて（ステップＳ３０４）、データ処理部５において
は、読み取られたれＲＯＭコードが、各ＲＯＭセル、マ
スクオプションのダミーセルのアドレス・ビット配置情
報の順序に並べ変えられ、その対応付けが行われる（ス
テップＳ３０５）。
り、ＲＯＭコード入力制御部２を介して、目的とするＲ
ＯＭコード（「ＲＯＭデータ」と同じもの）が読みとら
れて（ステップＳ３０４）、データ処理部５において
は、読み取られたれＲＯＭコードが、各ＲＯＭセル、マ
スクオプションのダミーセルのアドレス・ビット配置情
報の順序に並べ変えられ、その対応付けが行われる（ス
テップＳ３０５）。
【００２５】つづいて、アドレス・ビット配置情報の順
序に並び変えられたＲＯＭコード論理値の検査が行わ
れ、当該ＲＯＭコード論理値が「１」の場合においての
み、対応するＲＯＭセルのレイアウト座標情報に基づい
て指定されたサイズの矩形３３がレイアウトパターンと
して生成され、レイアウト情報記憶部６に格納される
（ステップＳ３０６）。
序に並び変えられたＲＯＭコード論理値の検査が行わ
れ、当該ＲＯＭコード論理値が「１」の場合においての
み、対応するＲＯＭセルのレイアウト座標情報に基づい
て指定されたサイズの矩形３３がレイアウトパターンと
して生成され、レイアウト情報記憶部６に格納される
（ステップＳ３０６）。
【００２６】このステップＳ３０６において、マスクオ
プションについては、ＲＯＭコード論理値の検査後、当
該マスクオプションが論理値「１」に対応してレイアウ
トするのか、「０」に対してレイアウトするのかを判定
して、レイアウトする場合には、対応するマスクオプシ
ョンのダミーセルのレイアウト座標情報に基づいて指定
されたサイズの矩形がレイアウトパターンとして生成さ
れ、レイアウト情報記憶部６に格納される。
プションについては、ＲＯＭコード論理値の検査後、当
該マスクオプションが論理値「１」に対応してレイアウ
トするのか、「０」に対してレイアウトするのかを判定
して、レイアウトする場合には、対応するマスクオプシ
ョンのダミーセルのレイアウト座標情報に基づいて指定
されたサイズの矩形がレイアウトパターンとして生成さ
れ、レイアウト情報記憶部６に格納される。
【００２７】そして、ステップＳ３０６による処理結果
が、画面表示制御部３を介してディスプレイ４に表示さ
れ確認される（ステップＳ３０７）。
が、画面表示制御部３を介してディスプレイ４に表示さ
れ確認される（ステップＳ３０７）。
【００２８】次に、第２の従来技術として、特開平５−
３１４２１５号公報に提案されるレイアウト生成装置に
ついて説明する。この第２の従来技術は、前記第１の従
来技術のＲＯＭレイアウト情報の生成に関する技術を改
善したレイアウト生成装置であり、図１８に、その構成
をブロック図にて示す。また図２２は、第２の従来技術
の処理フローを説明するためのフローチャートである。
３１４２１５号公報に提案されるレイアウト生成装置に
ついて説明する。この第２の従来技術は、前記第１の従
来技術のＲＯＭレイアウト情報の生成に関する技術を改
善したレイアウト生成装置であり、図１８に、その構成
をブロック図にて示す。また図２２は、第２の従来技術
の処理フローを説明するためのフローチャートである。
【００２９】図１８を参照すると、この第２の従来技術
は、ＰＲＯＭ読み取り装置１と、ＲＯＭコード入力制御
部２と、画面表示制御部３と、ディスプレイ４と、デー
タ処理部５と、レイアウト情報記憶部６と、キーボード
制御部７と、キーボード８と、ＲＯＭ位置情報抽出部９
と、レイアウト検証部１２と、論理シミュレーション実
行部１３と、を備えて構成される。図１８に示したブロ
ック図および図２２に示したフローチャートを参照し
て、この第２の従来技術の処理動作を説明する。
は、ＰＲＯＭ読み取り装置１と、ＲＯＭコード入力制御
部２と、画面表示制御部３と、ディスプレイ４と、デー
タ処理部５と、レイアウト情報記憶部６と、キーボード
制御部７と、キーボード８と、ＲＯＭ位置情報抽出部９
と、レイアウト検証部１２と、論理シミュレーション実
行部１３と、を備えて構成される。図１８に示したブロ
ック図および図２２に示したフローチャートを参照し
て、この第２の従来技術の処理動作を説明する。
【００３０】まず、論理回路図データの読み込みが行わ
れる（ステップＳ４０１）。次に、レイアウトパターン
・データが読み込まれて（ステップＳ４０２）、テスト
パターン・データの読み込みが実行される（ステップＳ
４０３）。更にＲＯＭコードの読み込みが行われる（ス
テップＳ４０４）。
れる（ステップＳ４０１）。次に、レイアウトパターン
・データが読み込まれて（ステップＳ４０２）、テスト
パターン・データの読み込みが実行される（ステップＳ
４０３）。更にＲＯＭコードの読み込みが行われる（ス
テップＳ４０４）。
【００３１】次いで、読み込まれた論理回路図データ、
テストパターン・データおよびＲＯＭコードを用いて、
論理シミュレーション実行部１３において、各ＲＯＭセ
ルのアドレス・ビット配置情報が作成される（ステップ
Ｓ４０５）。
テストパターン・データおよびＲＯＭコードを用いて、
論理シミュレーション実行部１３において、各ＲＯＭセ
ルのアドレス・ビット配置情報が作成される（ステップ
Ｓ４０５）。
【００３２】そして、論理回路図データとレイアウト・
パターンを用いて、レイアウト検証部１２において、各
ＲＯＭセルの座標情報が作成される（ステップＳ４０
６）。
パターンを用いて、レイアウト検証部１２において、各
ＲＯＭセルの座標情報が作成される（ステップＳ４０
６）。
【００３３】次に、ＲＯＭ位置情報抽出部９において
は、各ＲＯＭセルのアドレス・ビット配置情報と座標情
報との対応付けが行われ（ステップＳ４０７）、当該ア
ドレス・ビット配置情報と座標情報との対応付けは、デ
ータ処理部５において、ＲＯＭコードに対応するよう
に、アドレス・ビット配置情報の順序に並び変えられる
（ステップＳ４０８）。
は、各ＲＯＭセルのアドレス・ビット配置情報と座標情
報との対応付けが行われ（ステップＳ４０７）、当該ア
ドレス・ビット配置情報と座標情報との対応付けは、デ
ータ処理部５において、ＲＯＭコードに対応するよう
に、アドレス・ビット配置情報の順序に並び変えられる
（ステップＳ４０８）。
【００３４】そして、並べ変えられたＲＯＭコードの論
理値が「１」の場合にのみ、当該座標に対して、別途、
キーボード８およびキーボード制御部７によるキー入力
を介して指定されたサイズの矩形を出力することによ
り、データ処理部５を介してレイアウト・パターンが生
成され、レイアウト情報記憶部６に、作成されたレイア
ウト・パターンを格納する（ステップＳ４０９）。そし
て生成されたレイアウトパターンの確認を行う（ステッ
プＳ４１０）。
理値が「１」の場合にのみ、当該座標に対して、別途、
キーボード８およびキーボード制御部７によるキー入力
を介して指定されたサイズの矩形を出力することによ
り、データ処理部５を介してレイアウト・パターンが生
成され、レイアウト情報記憶部６に、作成されたレイア
ウト・パターンを格納する（ステップＳ４０９）。そし
て生成されたレイアウトパターンの確認を行う（ステッ
プＳ４１０）。
【００３５】この第２の従来技術が上記第１の従来技術
と相違する点は、第２の従来技術においては、上記第１
の従来技術には含まれない、ＲＯＭ位置情報抽出部９、
レイアウト検証部１２、および論理シミュレーション実
行部１３が新たに付加されていることであり、その結
果、アドレス・ビット配置情報および座標情報が、論理
シミュレーションおよびレイアウト検証により、自動的
に作成される、という点で改善が見られる。
と相違する点は、第２の従来技術においては、上記第１
の従来技術には含まれない、ＲＯＭ位置情報抽出部９、
レイアウト検証部１２、および論理シミュレーション実
行部１３が新たに付加されていることであり、その結
果、アドレス・ビット配置情報および座標情報が、論理
シミュレーションおよびレイアウト検証により、自動的
に作成される、という点で改善が見られる。
【００３６】しかしながら、この第２の従来技術では、
上記第１の従来技術で説明したマスクオプションについ
ての改善は一切行われていない。
上記第１の従来技術で説明したマスクオプションについ
ての改善は一切行われていない。
【００３７】更に、第３の従来技術として、特開平６−
２１５０６９号公報に提案されるマスクパターン生成装
置について説明する。この第３の従来技術は、上記第１
の従来技術のＲＯＭレイアウト情報の生成に関する技術
を改善したマスクパターン生成装置であり、図１９及び
図２０に、その構成をブロック図にて示し、また図２３
に、その処理を説明するためのフローチャートを示す。
図２３は、ＲＯＭ座標情報を抽出し、それに対応するＲ
ＯＭアドレス情報を得るための処理に関するフローチャ
ート、図２０は、図１９に対する構成図である。
２１５０６９号公報に提案されるマスクパターン生成装
置について説明する。この第３の従来技術は、上記第１
の従来技術のＲＯＭレイアウト情報の生成に関する技術
を改善したマスクパターン生成装置であり、図１９及び
図２０に、その構成をブロック図にて示し、また図２３
に、その処理を説明するためのフローチャートを示す。
図２３は、ＲＯＭ座標情報を抽出し、それに対応するＲ
ＯＭアドレス情報を得るための処理に関するフローチャ
ート、図２０は、図１９に対する構成図である。
【００３８】図１９及び図２０を参照すると、この第３
の従来技術は、チップレイアウトデータファイル１０５
からＲＯＭ座標情報を抽出するためのＲＯＭ座標抽出部
１０６、ＲＯＭアドレス情報を受け取るためのＲＯＭア
ドレス情報読み取り部１０７、チップレイアウトデータ
１、ＲＯＭ座標抽出部１０６で抽出されたＲＯＭ座標情
報、ＲＯＭアドレス情報、およびＲＯＭデータファイル
１０８からのＲＯＭデータに基づいて、マスクパターン
を生成するためのマスクパターン生成部１０９と、を備
えて構成される。図１９及び図２０に示したブロック
図、および図２３に示したフローチャートを参照して、
この第３の従来技術の処理を説明する。
の従来技術は、チップレイアウトデータファイル１０５
からＲＯＭ座標情報を抽出するためのＲＯＭ座標抽出部
１０６、ＲＯＭアドレス情報を受け取るためのＲＯＭア
ドレス情報読み取り部１０７、チップレイアウトデータ
１、ＲＯＭ座標抽出部１０６で抽出されたＲＯＭ座標情
報、ＲＯＭアドレス情報、およびＲＯＭデータファイル
１０８からのＲＯＭデータに基づいて、マスクパターン
を生成するためのマスクパターン生成部１０９と、を備
えて構成される。図１９及び図２０に示したブロック
図、および図２３に示したフローチャートを参照して、
この第３の従来技術の処理を説明する。
【００３９】ステップＳ５０１では、ＣＰＵ１０２はレ
イアウトセル名を受け取る。次にＣＰＵ１０２は、記憶
装置１０３に格納されるチップレイアウトデータから、
ステップＵ１で受け取ったレイアウトセル名称に一致す
るレイアウトセル名称を有するＲＯＭ座標情報を得る
（ステップＳ５０２）。これとともにＣＰＵ１０２は、
ＲＯＭ座標情報に対応するＲＯＭアドレス情報を受け取
る（ステップＳ５０３）。ついでステップ５０２で得ら
れたＲＯＭ座標情報に含まれるレイアウトセルの繰り返
し数に基づいて、アドレス情報が妥当であるか否かを判
定する（ステップＳ５０４）。ステップＳ５０４の判定
でチェックＯＫの場合、ステップＳ５０５に進み、他に
アドレス情報を受け取るべきレイアウトセルが存在する
かどうかを判定する。そしてステップＳ５０５の判定
で、レイアウトセルが無ければ、全ての処理を終了す
る。
イアウトセル名を受け取る。次にＣＰＵ１０２は、記憶
装置１０３に格納されるチップレイアウトデータから、
ステップＵ１で受け取ったレイアウトセル名称に一致す
るレイアウトセル名称を有するＲＯＭ座標情報を得る
（ステップＳ５０２）。これとともにＣＰＵ１０２は、
ＲＯＭ座標情報に対応するＲＯＭアドレス情報を受け取
る（ステップＳ５０３）。ついでステップ５０２で得ら
れたＲＯＭ座標情報に含まれるレイアウトセルの繰り返
し数に基づいて、アドレス情報が妥当であるか否かを判
定する（ステップＳ５０４）。ステップＳ５０４の判定
でチェックＯＫの場合、ステップＳ５０５に進み、他に
アドレス情報を受け取るべきレイアウトセルが存在する
かどうかを判定する。そしてステップＳ５０５の判定
で、レイアウトセルが無ければ、全ての処理を終了す
る。
【００４０】第３の従来技術の変形例（上記特開平６−
２１５０６９号公報の実施例２参照）として、アドレス
情報を自動で抽出する方法について、図２４のフローチ
ャートを参照して、説明する。
２１５０６９号公報の実施例２参照）として、アドレス
情報を自動で抽出する方法について、図２４のフローチ
ャートを参照して、説明する。
【００４１】ステップＳ６０１では、ＣＰＵ１０２は、
メモリアレイ部を構成するレイアウトセルの名称を受け
取る。ＣＰＵ１０２は、レイアウトセル名に基づいて、
チップレイアウトデータからＲＯＭ座標情報を抽出する
（ステップＳ６０２）。ＣＰＵ１０２は、他のレイアウ
トセルが存在するか否かを判定する（ステップＳ６０
３）。ステップＳ６０３の判定で、他のレイアウトセル
名が存在すれば（ステップＳ６０４のＹｅｓ分岐）、ス
テップＳ６０１、ステップＳ６０２の処理を繰り返す。
メモリアレイ部を構成するレイアウトセルの名称を受け
取る。ＣＰＵ１０２は、レイアウトセル名に基づいて、
チップレイアウトデータからＲＯＭ座標情報を抽出する
（ステップＳ６０２）。ＣＰＵ１０２は、他のレイアウ
トセルが存在するか否かを判定する（ステップＳ６０
３）。ステップＳ６０３の判定で、他のレイアウトセル
名が存在すれば（ステップＳ６０４のＹｅｓ分岐）、ス
テップＳ６０１、ステップＳ６０２の処理を繰り返す。
【００４２】ステップＳ６０３の判定で他のレイアウト
セルがない場合、ＣＰＵ１０２は、アドレスデコーダ名
の入力を受け付け、そのデコーダ名とチップレイアウト
データから、デコーダ部の回路接続情報を抽出し、更に
その回路接続情報を用いて論理シミュレーションを行い
ＲＯＭアドレス情報を抽出する（ステップＳ６０４）。
セルがない場合、ＣＰＵ１０２は、アドレスデコーダ名
の入力を受け付け、そのデコーダ名とチップレイアウト
データから、デコーダ部の回路接続情報を抽出し、更に
その回路接続情報を用いて論理シミュレーションを行い
ＲＯＭアドレス情報を抽出する（ステップＳ６０４）。
【００４３】最後に、ＣＰＵ１０２は、ＲＯＭ座標情報
およびＲＯＭアドレス情報を記憶装置１０３に格納し処
理を終了する。
およびＲＯＭアドレス情報を記憶装置１０３に格納し処
理を終了する。
【００４４】この第３の従来技術が上記第１の従来技術
と相違する点は、上記第１の従来技術には含まれないＲ
ＯＭ座標情報抽出部１０６、ＲＯＭアドレス情報受け取
り部１０７が付加されており、入力されたセルに対応す
るＲＯＭ座標情報が自動的に作成されるという点で改善
が見られる。
と相違する点は、上記第１の従来技術には含まれないＲ
ＯＭ座標情報抽出部１０６、ＲＯＭアドレス情報受け取
り部１０７が付加されており、入力されたセルに対応す
るＲＯＭ座標情報が自動的に作成されるという点で改善
が見られる。
【００４５】また、図２４を参照して説明した第３の従
来技術の処理では、ＲＯＭアドレス情報を入力されたア
ドレスデコーダ名とチップレイアウト情報から、論理シ
ミュレーションを行いアドレス情報を自動で抽出してい
る点において改善が見られる。
来技術の処理では、ＲＯＭアドレス情報を入力されたア
ドレスデコーダ名とチップレイアウト情報から、論理シ
ミュレーションを行いアドレス情報を自動で抽出してい
る点において改善が見られる。
【００４６】図２３を参照して説明した処理方式におい
ては、アドレス情報については、従来どおり手入力で行
っており、またこの第３の従来技術は上記第１の従来技
術で説明したマスクオプション部についての改善は一切
行われていない。
ては、アドレス情報については、従来どおり手入力で行
っており、またこの第３の従来技術は上記第１の従来技
術で説明したマスクオプション部についての改善は一切
行われていない。
【００４７】
【発明が解決しようとする課題】以上説明したように、
上記した各従来技術は下記記載の問題点を有している。
上記した各従来技術は下記記載の問題点を有している。
【００４８】（１）上記第１の従来技術においては、多
大の作業工数と時間とが必要とされる他、人手処理によ
る入力ミス等が発生する可能性が高い、という問題点を
有している。
大の作業工数と時間とが必要とされる他、人手処理によ
る入力ミス等が発生する可能性が高い、という問題点を
有している。
【００４９】その理由は、上記第１の従来技術において
は、設計者により、レイアウト・パターン図および論理
回路図等を参照して、ＲＯＭセルの配置情報とその座標
情報、マスクオプションの配置情報とその座標情報とを
予め作成して入力することが必要とされている、ためで
ある。
は、設計者により、レイアウト・パターン図および論理
回路図等を参照して、ＲＯＭセルの配置情報とその座標
情報、マスクオプションの配置情報とその座標情報とを
予め作成して入力することが必要とされている、ためで
ある。
【００５０】（２）論理シミュレーションおよびレイア
ウト検証を用いる方法により、上記問題点（１）の改善
を図る上記第２の従来技術においては、レイアウト検証
を行う際に、レイアウトパターンと論理回路図データと
の照合を行うために、ＲＯＭ部をトランジスタ素子によ
り全て表記した論理回路図データを作成することが必要
とされ、このため作業工数を要する、という問題点を有
している。
ウト検証を用いる方法により、上記問題点（１）の改善
を図る上記第２の従来技術においては、レイアウト検証
を行う際に、レイアウトパターンと論理回路図データと
の照合を行うために、ＲＯＭ部をトランジスタ素子によ
り全て表記した論理回路図データを作成することが必要
とされ、このため作業工数を要する、という問題点を有
している。
【００５１】より詳細には、論理回路図におけるＲＯＭ
部分は、通常、論理記号およびトランジスタ素子等によ
り記述されていず、機能ユニットとして記述されてお
り、また論理シミュレーション時においても、出力ビッ
ト数分の長さを持つアドレス数分の配列（マトリック
ス）としてメモリ上に展開して処理が行われることによ
り、ＲＯＭ部をトランジスタ素子で表記した論理回路図
データを作成することが必要とされており、さらに、こ
の論理回路情報を基に論理シミュレーションを実行する
場合にもシミュレーションに時間を要することになり、
その結果、多大な工数と時間を要する、ことになる。
部分は、通常、論理記号およびトランジスタ素子等によ
り記述されていず、機能ユニットとして記述されてお
り、また論理シミュレーション時においても、出力ビッ
ト数分の長さを持つアドレス数分の配列（マトリック
ス）としてメモリ上に展開して処理が行われることによ
り、ＲＯＭ部をトランジスタ素子で表記した論理回路図
データを作成することが必要とされており、さらに、こ
の論理回路情報を基に論理シミュレーションを実行する
場合にもシミュレーションに時間を要することになり、
その結果、多大な工数と時間を要する、ことになる。
【００５２】そして、上記第２の従来技術は、ＲＯＭ部
を対象とした論理シミュレーション、レイアウト検証を
行うものであり、チップ全体に配置されたマスクオプシ
ョン部の配置情報、及び座標情報の抽出には適してい
ず、結局、マスクオプション部については、上記第１の
従来技術と同様に、人手作業によって配置情報と座標情
報の抽出を行うことが必要とされている。
を対象とした論理シミュレーション、レイアウト検証を
行うものであり、チップ全体に配置されたマスクオプシ
ョン部の配置情報、及び座標情報の抽出には適してい
ず、結局、マスクオプション部については、上記第１の
従来技術と同様に、人手作業によって配置情報と座標情
報の抽出を行うことが必要とされている。
【００５３】（３）次に、ＲＯＭ座標情報抽出部、ＲＯ
Ｍアドレス情報読み取り部を新たに付加した上記第３の
従来技術は、上記第１の従来技術と同じように、人手処
理による入力ミス等が発生する可能性があるという問題
点を有している。
Ｍアドレス情報読み取り部を新たに付加した上記第３の
従来技術は、上記第１の従来技術と同じように、人手処
理による入力ミス等が発生する可能性があるという問題
点を有している。
【００５４】その理由は、上記第３の従来技術において
は、ＲＯＭ部の座標情報の抽出については自動で行われ
ているが、アドレス情報は人手入力が必要とされている
ためである。
は、ＲＯＭ部の座標情報の抽出については自動で行われ
ているが、アドレス情報は人手入力が必要とされている
ためである。
【００５５】また、アドレス情報を自動で抽出する処理
を実現する上記第３の従来技術の変形例（実施例２）で
は、論理シミュレーションを用いて、回路図情報とチッ
プレイアウトデータからアドレス情報を抽出している
が、この方法は、前述したように、出力ビット数分の長
さを持つアドレス数分の配列（マトリックス）をメモリ
上に展開して処理を行わなければならず、多大な時間を
必要とするという、問題点を有している。
を実現する上記第３の従来技術の変形例（実施例２）で
は、論理シミュレーションを用いて、回路図情報とチッ
プレイアウトデータからアドレス情報を抽出している
が、この方法は、前述したように、出力ビット数分の長
さを持つアドレス数分の配列（マトリックス）をメモリ
上に展開して処理を行わなければならず、多大な時間を
必要とするという、問題点を有している。
【００５６】そして、論理シミュレーションを用いて回
路図情報とチップレイアウトデータからアドレス情報を
抽出するという従来の方法においても、ＲＯＭ部を対象
としたアドレス、座標の抽出しか行っていず、マスクオ
プション部については、上記第１の従来技術と同様に、
人手作業によって配置情報と座標情報を抽出することが
必要とされている。
路図情報とチップレイアウトデータからアドレス情報を
抽出するという従来の方法においても、ＲＯＭ部を対象
としたアドレス、座標の抽出しか行っていず、マスクオ
プション部については、上記第１の従来技術と同様に、
人手作業によって配置情報と座標情報を抽出することが
必要とされている。
【００５７】したがって、本発明は、上記問題点に鑑み
てなされたものであって、その目的は、ＲＯＭ部の配置
情報及び座標情報を人手によらず自動抽出しＲＯＭ定義
を生成することにより、作業工数を特段に縮減し生産性
を向上するレイアウト情報生成装置を提供することにあ
る。また本発明の他の目的は、マスクオプション部につ
いても論理シミュレーションの使用を不要として配置情
報及び座標情報を抽出可能とし作業工数及び時間を特段
に縮減し生産性を向上するレイアウト情報生成装置を提
供することにある。
てなされたものであって、その目的は、ＲＯＭ部の配置
情報及び座標情報を人手によらず自動抽出しＲＯＭ定義
を生成することにより、作業工数を特段に縮減し生産性
を向上するレイアウト情報生成装置を提供することにあ
る。また本発明の他の目的は、マスクオプション部につ
いても論理シミュレーションの使用を不要として配置情
報及び座標情報を抽出可能とし作業工数及び時間を特段
に縮減し生産性を向上するレイアウト情報生成装置を提
供することにある。
【００５８】
【課題を解決するための手段】前記目的を達成する本願
第１発明のレイアウト情報生成装置は、レイアウトデー
タのＲＯＭ部のアドレスビット並びの特徴を示す代表的
なＲＯＭセル部分に識別子としてデキストデータからな
るアドレスビット情報を付加する第１の手段と、前記第
１の手段で付加された情報を含むレイアウトデータを読
み込み、ＲＯＭの座標情報とテキストデータを抽出する
第２の手段と、抽出されたＲＯＭ座標情報からＲＯＭデ
ータに基づいてマスクパターンを発生させるためのＲＯ
Ｍ定義を生成する第３の手段と、を備えたことを特徴と
する。
第１発明のレイアウト情報生成装置は、レイアウトデー
タのＲＯＭ部のアドレスビット並びの特徴を示す代表的
なＲＯＭセル部分に識別子としてデキストデータからな
るアドレスビット情報を付加する第１の手段と、前記第
１の手段で付加された情報を含むレイアウトデータを読
み込み、ＲＯＭの座標情報とテキストデータを抽出する
第２の手段と、抽出されたＲＯＭ座標情報からＲＯＭデ
ータに基づいてマスクパターンを発生させるためのＲＯ
Ｍ定義を生成する第３の手段と、を備えたことを特徴と
する。
【００５９】また、本願第２発明の装置は、レイアウト
データのＲＯＭ部のアドレスビット並びの特徴を示す代
表的なＲＯＭセル部分に識別子としてテキストデータか
らなるアドレスビット情報を付加する第１の手段と、レ
イアウトデータの全てのマスクオプション部にパターン
発生のための識別子としてテキストデータを付加する第
２の手段と、自動レイアウトツールから出力されるデザ
イン情報とライブラリ情報を読み込む第３の手段と、前
記第１の手段と前記第２の手段で付加された情報を含む
レイアウトデータを読み込み、ＲＯＭ座標とマスクオプ
ション座標情報と前記テキストデータを抽出する第４の
手段と、前記第３の手段で読み込まれたセル情報と、前
記第４の手段で読み込まれたセルの情報からマスクオプ
ション部を特定する第５の手段と、ＲＯＭデータに基づ
いて、ＲＯＭのマスクパターンを発生させるためのＲＯ
Ｍ定義を生成する第６の手段と、更にマスクオプション
のマスクパターンを発生させるためのマスクオプション
定義を生成するための第７の手段と、を備えたことを特
徴とする。
データのＲＯＭ部のアドレスビット並びの特徴を示す代
表的なＲＯＭセル部分に識別子としてテキストデータか
らなるアドレスビット情報を付加する第１の手段と、レ
イアウトデータの全てのマスクオプション部にパターン
発生のための識別子としてテキストデータを付加する第
２の手段と、自動レイアウトツールから出力されるデザ
イン情報とライブラリ情報を読み込む第３の手段と、前
記第１の手段と前記第２の手段で付加された情報を含む
レイアウトデータを読み込み、ＲＯＭ座標とマスクオプ
ション座標情報と前記テキストデータを抽出する第４の
手段と、前記第３の手段で読み込まれたセル情報と、前
記第４の手段で読み込まれたセルの情報からマスクオプ
ション部を特定する第５の手段と、ＲＯＭデータに基づ
いて、ＲＯＭのマスクパターンを発生させるためのＲＯ
Ｍ定義を生成する第６の手段と、更にマスクオプション
のマスクパターンを発生させるためのマスクオプション
定義を生成するための第７の手段と、を備えたことを特
徴とする。
【００６０】また、本願第３発明のレイアウト情報生成
方法は、（ａ）レイアウトデータのＲＯＭ部のアドレス
ビット並びの特徴を示す代表的なＲＯＭセル部分に識別
子としてテキストデータからなるアドレスビット情報を
付加するステップ、（ｂ）上記ステップ（ａ）で付加さ
れた情報を含むレイアウトデータを読み込み、ＲＯＭの
座標情報とテキストデータを抽出するステップ、及び、
（ｃ）抽出されたＲＯＭ座標情報からＲＯＭデータに基
づいてマスクパターンを発生させるためのＲＯＭ定義を
生成するステップ、を含むことを特徴とする。
方法は、（ａ）レイアウトデータのＲＯＭ部のアドレス
ビット並びの特徴を示す代表的なＲＯＭセル部分に識別
子としてテキストデータからなるアドレスビット情報を
付加するステップ、（ｂ）上記ステップ（ａ）で付加さ
れた情報を含むレイアウトデータを読み込み、ＲＯＭの
座標情報とテキストデータを抽出するステップ、及び、
（ｃ）抽出されたＲＯＭ座標情報からＲＯＭデータに基
づいてマスクパターンを発生させるためのＲＯＭ定義を
生成するステップ、を含むことを特徴とする。
【００６１】また、本願第３発明のレイアウト情報生成
方法は、（ａ）レイアウトデータのＲＯＭ部のアドレス
ビット並びの特徴を示す代表的なＲＯＭセル部分に識別
子としてテキストデータからなるアドレスビット情報を
付加するステップ、（ｂ）レイアウトデータの全てのマ
スクオプション部にパターン発生のための識別子として
テキストデータを付加するためのステップ、（ｃ）自動
レイアウトツールから出力される、デザイン情報とライ
ブラリ情報を読み込むステップ、（ｄ）上記ステップ
（ａ）と上記ステップ（ｂ）で付加された情報を含むレ
イアウトデータを読み込み、ＲＯＭ座標とマスクオプシ
ョン座標情報とテキストデータを抽出するステップ、
（ｅ）上記ステップ（ｃ）で読み込まれたセル情報と上
記ステップ（ｄ）で読み込まれたセル情報からマスクオ
プション部を特定するステップ、（ｆ）ＲＯＭデータに
基づいてＲＯＭのマスクパターンを発生させるためのＲ
ＯＭ定義を生成するステップ、及び、（ｇ）マスクオプ
ションのマスクパターンを発生させるためのマスクオプ
ション定義を生成するステップ、を含むことを特徴とす
る。
方法は、（ａ）レイアウトデータのＲＯＭ部のアドレス
ビット並びの特徴を示す代表的なＲＯＭセル部分に識別
子としてテキストデータからなるアドレスビット情報を
付加するステップ、（ｂ）レイアウトデータの全てのマ
スクオプション部にパターン発生のための識別子として
テキストデータを付加するためのステップ、（ｃ）自動
レイアウトツールから出力される、デザイン情報とライ
ブラリ情報を読み込むステップ、（ｄ）上記ステップ
（ａ）と上記ステップ（ｂ）で付加された情報を含むレ
イアウトデータを読み込み、ＲＯＭ座標とマスクオプシ
ョン座標情報とテキストデータを抽出するステップ、
（ｅ）上記ステップ（ｃ）で読み込まれたセル情報と上
記ステップ（ｄ）で読み込まれたセル情報からマスクオ
プション部を特定するステップ、（ｆ）ＲＯＭデータに
基づいてＲＯＭのマスクパターンを発生させるためのＲ
ＯＭ定義を生成するステップ、及び、（ｇ）マスクオプ
ションのマスクパターンを発生させるためのマスクオプ
ション定義を生成するステップ、を含むことを特徴とす
る。
【００６２】
【発明の実施の形態】本発明の実施の形態について以下
に説明する。本発明のレイアウト情報生成装置は、その
好ましい実施の形態として、ＰＲＯＭ等により与えられ
ているＲＯＭコードデータをレイアウトするレイアウト
情報生成装置において、予めレイアウト設計時に、ＲＯ
Ｍ部の代表的なＲＯＭセル部分にパターン発生のための
テキストデータを付加する手段と、付加されたレイアウ
トデータを読み込む手段と、抽出されたＲＯＭ座標情報
からＲＯＭデータに基づいてマスクパターンを発生させ
るためのＲＯＭ定義を生成する手段と、を、少なくとも
備えて構成される。
に説明する。本発明のレイアウト情報生成装置は、その
好ましい実施の形態として、ＰＲＯＭ等により与えられ
ているＲＯＭコードデータをレイアウトするレイアウト
情報生成装置において、予めレイアウト設計時に、ＲＯ
Ｍ部の代表的なＲＯＭセル部分にパターン発生のための
テキストデータを付加する手段と、付加されたレイアウ
トデータを読み込む手段と、抽出されたＲＯＭ座標情報
からＲＯＭデータに基づいてマスクパターンを発生させ
るためのＲＯＭ定義を生成する手段と、を、少なくとも
備えて構成される。
【００６３】また本発明のレイアウト情報生成装置は、
その好ましい実施の形態として、ＰＲＯＭ等により与え
られているＲＯＭコードデータをレイアウトするレイア
ウト情報生成装置において、予めレイアウト設計時にお
いて、ＲＯＭ部の代表的なＲＯＭセル部分にパターン発
生のためのテキストデータを付加する手段と、マスクオ
プション部のセル上にパターン発生のためのテキストデ
ータを付加する手段と、自動レイアウトツールから出力
される、デザイン情報とライブラリ情報を読み込む手段
と、テキストデータを付加されたレイアウトデータを読
み込む手段、および読み込んだレイアウト情報とデザイ
ン情報からマスクオプション部の特定を行う手段と、Ｒ
ＯＭデータに基づいてＲＯＭのマスクパターンを発生さ
せるためのＲＯＭ定義を作成するための手段と、更にマ
スクオプションのマスクパターンを発生させるためのマ
スクオプション定義を作成するための手段と、を、少な
くとも備えて構成される。
その好ましい実施の形態として、ＰＲＯＭ等により与え
られているＲＯＭコードデータをレイアウトするレイア
ウト情報生成装置において、予めレイアウト設計時にお
いて、ＲＯＭ部の代表的なＲＯＭセル部分にパターン発
生のためのテキストデータを付加する手段と、マスクオ
プション部のセル上にパターン発生のためのテキストデ
ータを付加する手段と、自動レイアウトツールから出力
される、デザイン情報とライブラリ情報を読み込む手段
と、テキストデータを付加されたレイアウトデータを読
み込む手段、および読み込んだレイアウト情報とデザイ
ン情報からマスクオプション部の特定を行う手段と、Ｒ
ＯＭデータに基づいてＲＯＭのマスクパターンを発生さ
せるためのＲＯＭ定義を作成するための手段と、更にマ
スクオプションのマスクパターンを発生させるためのマ
スクオプション定義を作成するための手段と、を、少な
くとも備えて構成される。
【００６４】そして本発明のレイアウト情報生成方法
は、その好ましい実施の形態として、予めレイアウト設
計時に、ＲＯＭ部の代表的なＲＯＭセル部分にパターン
発生のためのテキストデータを付加する第１のステッ
プ、付加されたレイアウトデータを読み込む第２のステ
ップ、抽出されたＲＯＭ座標情報からＲＯＭデータに基
づいてマスクパターンを発生させるためのＲＯＭ定義を
生成する第３のステップ、とを、有することを特徴とし
ている。
は、その好ましい実施の形態として、予めレイアウト設
計時に、ＲＯＭ部の代表的なＲＯＭセル部分にパターン
発生のためのテキストデータを付加する第１のステッ
プ、付加されたレイアウトデータを読み込む第２のステ
ップ、抽出されたＲＯＭ座標情報からＲＯＭデータに基
づいてマスクパターンを発生させるためのＲＯＭ定義を
生成する第３のステップ、とを、有することを特徴とし
ている。
【００６５】さらに本発明のレイアウト情報生成方法
は、その好ましい実施の形態として、ＰＲＯＭ等により
与えられているＲＯＭコードデータをレイアウトするレ
イアウト情報生成方法において、あらかじめレイアウト
設計時において、ＲＯＭ部の代表的なＲＯＭセル部分に
パターン発生のためのテキストデータを付加する第１の
ステップ、マスクオプション部のセル上にパターン発生
のためのテキストデータを付加する第２のステップ、自
動レイアウトツールから出力される、デザイン情報とラ
イブラリ情報を読み込む第３のステップ、テキストデー
タを付加されたレイアウトデータを読み込む第４のステ
ップ、第３のステップと第４のステップで読み込んだレ
イアウト情報とデザイン情報からマスクオプション部の
特定を行う第５のステップ、ＲＯＭデータに基づいてＲ
ＯＭのマスクパターンを発生させるためのＲＯＭ定義を
作成する第６のステップ、マスクオプションのマスクパ
ターンを発生させるためのマスクオプション定義を作成
するための第７のステップ、とを、少なくとも備えて構
成されることを特徴としている。
は、その好ましい実施の形態として、ＰＲＯＭ等により
与えられているＲＯＭコードデータをレイアウトするレ
イアウト情報生成方法において、あらかじめレイアウト
設計時において、ＲＯＭ部の代表的なＲＯＭセル部分に
パターン発生のためのテキストデータを付加する第１の
ステップ、マスクオプション部のセル上にパターン発生
のためのテキストデータを付加する第２のステップ、自
動レイアウトツールから出力される、デザイン情報とラ
イブラリ情報を読み込む第３のステップ、テキストデー
タを付加されたレイアウトデータを読み込む第４のステ
ップ、第３のステップと第４のステップで読み込んだレ
イアウト情報とデザイン情報からマスクオプション部の
特定を行う第５のステップ、ＲＯＭデータに基づいてＲ
ＯＭのマスクパターンを発生させるためのＲＯＭ定義を
作成する第６のステップ、マスクオプションのマスクパ
ターンを発生させるためのマスクオプション定義を作成
するための第７のステップ、とを、少なくとも備えて構
成されることを特徴としている。
【００６６】
【実施例】上記した本発明の実施の形態について更に詳
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
細に説明すべく、本発明の実施例について図面を参照し
て以下に説明する。
【００６７】
【実施例１】図１は、本発明の第１の実施例の構成を示
すブロック図である。また、図３は、本実施例の動作を
説明するためのフローチャートである。さらに、図５乃
至図９は、ＲＯＭセル上にテキストデータを付加したレ
イアウトデータを模式的に示す図である。
すブロック図である。また、図３は、本実施例の動作を
説明するためのフローチャートである。さらに、図５乃
至図９は、ＲＯＭセル上にテキストデータを付加したレ
イアウトデータを模式的に示す図である。
【００６８】図１を参照すると、本実施例は、ＰＲＯＭ
読み取り装置１と、ＲＯＭコード入力制御部２と、画面
表示制御部３と、ディスプレイ４と、データ処理部５
と、レイアウト情報記憶部６と、キーボード制御部７
と、キーボード８と、レイアウトデータ解析部１０と、
ＲＯＭ定義生成部１１と、を備えて構成されている。
読み取り装置１と、ＲＯＭコード入力制御部２と、画面
表示制御部３と、ディスプレイ４と、データ処理部５
と、レイアウト情報記憶部６と、キーボード制御部７
と、キーボード８と、レイアウトデータ解析部１０と、
ＲＯＭ定義生成部１１と、を備えて構成されている。
【００６９】図３を参照すると、まず、設計者は基盤と
なるレイアウトデータを読み込み、ＲＯＭ部のアドレス
の並びに対して特徴のあるＲＯＭセルに、識別子として
のテキストデータを付加する（ステップＳ１０１）。設
計者はＲＯＭのレイアウトを実際に行っているので、こ
こでアドレスに対する解析は不要である。
なるレイアウトデータを読み込み、ＲＯＭ部のアドレス
の並びに対して特徴のあるＲＯＭセルに、識別子として
のテキストデータを付加する（ステップＳ１０１）。設
計者はＲＯＭのレイアウトを実際に行っているので、こ
こでアドレスに対する解析は不要である。
【００７０】ステップＳ１０１における、テキストデー
タの付加の方法について、図５乃至図９を参照して以下
に詳細に説明する。
タの付加の方法について、図５乃至図９を参照して以下
に詳細に説明する。
【００７１】図５は、ｎビット×６４ワードの０ビット
目のＲＯＭの並びを示したレイアウトデータの一部であ
る。図５において、ＲＯＭセルを示す記号である矩形内
の数字は各ＲＯＭセルに対応するアドレスを示してい
る。
目のＲＯＭの並びを示したレイアウトデータの一部であ
る。図５において、ＲＯＭセルを示す記号である矩形内
の数字は各ＲＯＭセルに対応するアドレスを示してい
る。
【００７２】図５を参照して、まず０から３１アドレス
分までは横に４アドレス分、縦にその繰り返しが８個分
アドレス昇順に同一ピッチで並んでおり、３２から６３
アドレス分までは、０から３１アドレス分の並びがその
まま右へシフトされている形となっている。この時、設
計者は以下のようにテキストデータを付加する。
分までは横に４アドレス分、縦にその繰り返しが８個分
アドレス昇順に同一ピッチで並んでおり、３２から６３
アドレス分までは、０から３１アドレス分の並びがその
まま右へシフトされている形となっている。この時、設
計者は以下のようにテキストデータを付加する。
【００７３】まず、０〜３アドレス分のＸ方向の４回の
繰り返しを定義するために、第０アドレスの基準となる
ＲＯＭセルには、繰り返しのレベルと、その繰り返し数
を、テキストデータとして付加する。更に繰り返しの２
つ目のＲＯＭセル（第１アドレス）には、そのピッチ計
算のための印としてテキストデータを付加する。図６
に、上記したテキストデータが付加された様子を模式的
に示す。図６を参照して、第０アドレスのＲＯＭセルに
は、「レベル１・第１セル・４回繰り返し」の情報を示
すテキストデータが付加され、第１アドレスのＲＯＭセ
ルには、「レベル１・第２セル」の情報を示すテキスト
データが付加される。
繰り返しを定義するために、第０アドレスの基準となる
ＲＯＭセルには、繰り返しのレベルと、その繰り返し数
を、テキストデータとして付加する。更に繰り返しの２
つ目のＲＯＭセル（第１アドレス）には、そのピッチ計
算のための印としてテキストデータを付加する。図６
に、上記したテキストデータが付加された様子を模式的
に示す。図６を参照して、第０アドレスのＲＯＭセルに
は、「レベル１・第１セル・４回繰り返し」の情報を示
すテキストデータが付加され、第１アドレスのＲＯＭセ
ルには、「レベル１・第２セル」の情報を示すテキスト
データが付加される。
【００７４】更に、０〜３１アドレス分のＹ方向の４ア
ドレス刻の８回の繰り返しを定義するために、先程と同
様に、繰り返しのレベルとその繰り返し数を、第０アド
レスのセルにテキストデータとして付加する。更に繰り
返しの２つ目となるＲＯＭセル（第４アドレス）にテキ
ストデータを付加する。図７に、以上のテキストデータ
が付加された様子を模式的に示す。図７を参照して、第
０アドレスのＲＯＭセルには、「レベル２・第１セル・
８回繰り返し」の情報を示すテキストデータが付加さ
れ、第４アドレスのＲＯＭセルには、「レベル２・第２
セル」の情報を示すテキストデータが付加される。
ドレス刻の８回の繰り返しを定義するために、先程と同
様に、繰り返しのレベルとその繰り返し数を、第０アド
レスのセルにテキストデータとして付加する。更に繰り
返しの２つ目となるＲＯＭセル（第４アドレス）にテキ
ストデータを付加する。図７に、以上のテキストデータ
が付加された様子を模式的に示す。図７を参照して、第
０アドレスのＲＯＭセルには、「レベル２・第１セル・
８回繰り返し」の情報を示すテキストデータが付加さ
れ、第４アドレスのＲＯＭセルには、「レベル２・第２
セル」の情報を示すテキストデータが付加される。
【００７５】また、０〜６３アドレス分のＸ方向の３２
アドレス刻の２回の繰り返しを定義するために、先程と
同様、繰り返しのレベルとその繰り返し数を第０アドレ
スのセルにテキストデータとして付加する。更に、繰り
返しの２つ目となるＲＯＭセル（第３２アドレス目）に
テキストデータを付加する。図８に、以上のテキストデ
ータが付加された状態を模式的に示す。図８を参照し
て、第０アドレスのＲＯＭセルには、「レベル３・第１
セル・２回繰り返し」の情報を示すテキストデータが付
加され、第３２アドレスのＲＯＭセルには、「レベル３
・第２セル」の情報を示すテキストデータが付加され
る。
アドレス刻の２回の繰り返しを定義するために、先程と
同様、繰り返しのレベルとその繰り返し数を第０アドレ
スのセルにテキストデータとして付加する。更に、繰り
返しの２つ目となるＲＯＭセル（第３２アドレス目）に
テキストデータを付加する。図８に、以上のテキストデ
ータが付加された状態を模式的に示す。図８を参照し
て、第０アドレスのＲＯＭセルには、「レベル３・第１
セル・２回繰り返し」の情報を示すテキストデータが付
加され、第３２アドレスのＲＯＭセルには、「レベル３
・第２セル」の情報を示すテキストデータが付加され
る。
【００７６】以上全ての並びの定義に必要なテキストデ
ータの付加が終了すれば、テキストの付加を終了する。
ータの付加が終了すれば、テキストの付加を終了する。
【００７７】図５に示すレイアウトデータに対して全て
のテキストデータが付加されたものを、図９に示す。
のテキストデータが付加されたものを、図９に示す。
【００７８】このような手順で、全てのＲＯＭ部に対し
て、そのアドレスの並びが判定できるように、テキスト
データの付加を行う。
て、そのアドレスの並びが判定できるように、テキスト
データの付加を行う。
【００７９】再び図３の流れ図を参照して、次に、デー
タ処理部３で、ステップＳ１０１でテキストデータが付
加されたレイアウトパターンデータを読み込む（ステッ
プＳ１０２）。読み込んだレイアウトパターンデータ中
のＲＯＭ部に付加されたテキストデータの抽出を行う
（ステップＳ１０３）。
タ処理部３で、ステップＳ１０１でテキストデータが付
加されたレイアウトパターンデータを読み込む（ステッ
プＳ１０２）。読み込んだレイアウトパターンデータ中
のＲＯＭ部に付加されたテキストデータの抽出を行う
（ステップＳ１０３）。
【００８０】さらにそのＲＯＭ部にテキストデータが付
加されたセルの座標情報を抽出する（ステップＳ１０
４）。
加されたセルの座標情報を抽出する（ステップＳ１０
４）。
【００８１】そして読み込まれたテキストデータと、ス
テップＳ１０４で抽出された座標情報と、を用いて、Ｒ
ＯＭ定義を作成する（ステップＳ１０５）。ここで、ス
テップＳ１０５において、例えば図９に模式的に示した
一連のテキストデータからどのようにしてＲＯＭ定義を
作成するかについて以下に詳細に説明する。
テップＳ１０４で抽出された座標情報と、を用いて、Ｒ
ＯＭ定義を作成する（ステップＳ１０５）。ここで、ス
テップＳ１０５において、例えば図９に模式的に示した
一連のテキストデータからどのようにしてＲＯＭ定義を
作成するかについて以下に詳細に説明する。
【００８２】まず、繰り返しレベルの低いものからテキ
ストデータの抽出を行う。より詳細には、第１レベルの
テキストデータの抽出が行われる。すなわち、図６で付
加されているテキストデータの抽出を行い、第１セルか
らそのＲＯＭセルの矩形のサイズを抽出し、第１セルの
座標（ベース座標）と第２セルの座標情報とから、セル
間のピッチを自動計算する。
ストデータの抽出を行う。より詳細には、第１レベルの
テキストデータの抽出が行われる。すなわち、図６で付
加されているテキストデータの抽出を行い、第１セルか
らそのＲＯＭセルの矩形のサイズを抽出し、第１セルの
座標（ベース座標）と第２セルの座標情報とから、セル
間のピッチを自動計算する。
【００８３】以上の処理から、図１０に示すようなＲＯ
Ｍ定義が作成される（ただし、ＲＯＭの矩形サイズの定
義については、各ＲＯＭ定義共通のものとして、別途作
成される）。図１０を参照して、ベース座標（Ｘｇ、Ｙ
ｇ）、アドレスビットは（０、０）、レベルが１の配列
（アレイ）について、方向はＸ方向、ピッチはＸp1、繰
り返し回数は４、アドレスきざみは１であるという定義
情報が生成される。
Ｍ定義が作成される（ただし、ＲＯＭの矩形サイズの定
義については、各ＲＯＭ定義共通のものとして、別途作
成される）。図１０を参照して、ベース座標（Ｘｇ、Ｙ
ｇ）、アドレスビットは（０、０）、レベルが１の配列
（アレイ）について、方向はＸ方向、ピッチはＸp1、繰
り返し回数は４、アドレスきざみは１であるという定義
情報が生成される。
【００８４】さらに、第２レベルに対しても同様にし
て、図７で付加されたテキストデータから、ピッチとア
ドレス刻を計算する。以上の処理から、図１１に示すよ
うな、ＲＯＭ定義が作成される。図１１を参照して、レ
ベルが２の配列について、方向はＹ方向、ピッチはＹp
1、繰り返し回数は８、アドレスきざみは４であるとい
う定義情報が生成される。
て、図７で付加されたテキストデータから、ピッチとア
ドレス刻を計算する。以上の処理から、図１１に示すよ
うな、ＲＯＭ定義が作成される。図１１を参照して、レ
ベルが２の配列について、方向はＹ方向、ピッチはＹp
1、繰り返し回数は８、アドレスきざみは４であるとい
う定義情報が生成される。
【００８５】同様に、第３レベルに対しては、図１２の
ようなＲＯＭ定義が作成される。図１２を参照して、レ
ベルが３の配列について、方向はＸ方向、ピッチはＸp
2、繰り返し回数は２、アドレスきざみは３２であると
いう定義情報が生成される。
ようなＲＯＭ定義が作成される。図１２を参照して、レ
ベルが３の配列について、方向はＸ方向、ピッチはＸp
2、繰り返し回数は２、アドレスきざみは３２であると
いう定義情報が生成される。
【００８６】ステップＳ１０５では、図５に示したｎビ
ット×６４ワードの０ビット目のＲＯＭの並びを示した
レイアウトデータに対応するＲＯＭ定義として、図１０
から図１２に示したＲＯＭ定義を全て組み合わせた定義
情報として、図１３に示すＲＯＭ定義を生成する。
ット×６４ワードの０ビット目のＲＯＭの並びを示した
レイアウトデータに対応するＲＯＭ定義として、図１０
から図１２に示したＲＯＭ定義を全て組み合わせた定義
情報として、図１３に示すＲＯＭ定義を生成する。
【００８７】再び図３を参照して、次に、ＲＯＭコード
入力制御部２を介して、ＰＲＯＭ読み取り装置１よりＲ
ＯＭコードの読み込みが行われ（ステップＳ１０６）、
読み込まれたＲＯＭコードの内容にしたがって、指定さ
れた矩形がレイアウトされ、レイアウト情報記憶部６に
記憶される（ステップＳ１０７）。
入力制御部２を介して、ＰＲＯＭ読み取り装置１よりＲ
ＯＭコードの読み込みが行われ（ステップＳ１０６）、
読み込まれたＲＯＭコードの内容にしたがって、指定さ
れた矩形がレイアウトされ、レイアウト情報記憶部６に
記憶される（ステップＳ１０７）。
【００８８】そして、作成されたレイアウトパターン
が、画面表示制御部３を介してディスプレイ４によって
表示され、当該レイアウトパターンの確認が行われる
（ステップＳ１０８）。
が、画面表示制御部３を介してディスプレイ４によって
表示され、当該レイアウトパターンの確認が行われる
（ステップＳ１０８）。
【００８９】
【実施例２】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例の構成を示すブロ
ック図である。また図４は、本発明の第２の実施例の動
作を説明するためのフローチャートである。
する。図２は、本発明の第２の実施例の構成を示すブロ
ック図である。また図４は、本発明の第２の実施例の動
作を説明するためのフローチャートである。
【００９０】図２を参照すると、本実施例は、ＰＲＯＭ
読み取り装置１と、ＲＯＭコード制御部２と、画面表示
制御部３と、ディスプレイ４と、データ処理部５と、レ
イアウト情報記憶部６と、キーボード制御部７と、キー
ボード８と、レイアウトデータ解析部１０と、デザイン
情報解析部１４と、ＲＯＭ定義生成部１１と、マスクオ
プション定義生成部１５と、を備えて構成されている。
読み取り装置１と、ＲＯＭコード制御部２と、画面表示
制御部３と、ディスプレイ４と、データ処理部５と、レ
イアウト情報記憶部６と、キーボード制御部７と、キー
ボード８と、レイアウトデータ解析部１０と、デザイン
情報解析部１４と、ＲＯＭ定義生成部１１と、マスクオ
プション定義生成部１５と、を備えて構成されている。
【００９１】図４を参照すると、まず、設計者は基盤と
なるレイアウトデータを読み込み、そのＲＯＭ部のアド
レスの並びに対して特徴のあるＲＯＭセルに、テキスト
データを付加する（ステップＳ２０１）。このステップ
Ｓ２０１は、図３を参照して説明した前記第１の実施例
のステップＳ１０１と同様であるため、その説明は省略
する。
なるレイアウトデータを読み込み、そのＲＯＭ部のアド
レスの並びに対して特徴のあるＲＯＭセルに、テキスト
データを付加する（ステップＳ２０１）。このステップ
Ｓ２０１は、図３を参照して説明した前記第１の実施例
のステップＳ１０１と同様であるため、その説明は省略
する。
【００９２】次に、設計者は基盤となるレイアウトデー
タを読み込み、そのマスクオプション部のダミーセルに
対して、マスクオプションの種類と、対応する入力ＲＯ
Ｍデータのアドレス等の必要情報と、をテキストデータ
として付加する（ステップＳ２０２）。
タを読み込み、そのマスクオプション部のダミーセルに
対して、マスクオプションの種類と、対応する入力ＲＯ
Ｍデータのアドレス等の必要情報と、をテキストデータ
として付加する（ステップＳ２０２）。
【００９３】ここで、テキストデータの付加の方法につ
いて、図１４、図１５及び図１６を参照して説明する。
このうち、図１４は、実際のレイアウトデータの一部で
あり、マスクオプション（プルアップ抵抗有／無）が存
在する例を示したものである。
いて、図１４、図１５及び図１６を参照して説明する。
このうち、図１４は、実際のレイアウトデータの一部で
あり、マスクオプション（プルアップ抵抗有／無）が存
在する例を示したものである。
【００９４】設計者は、このダミーセルに対して、マス
クオプションの種類、対応ＲＯＭデータアドレス、セル
のレイアウト層を、テキストデータとして付加する。ダ
ミーセルにテキストデータを付加した様子を図１５に示
す。図１５を参照して、ダミーセル２２には、「プルア
ップ抵抗・対応ＲＯＭアドレス・レイアウト層名」の情
報がテキストデータとして付加されている。
クオプションの種類、対応ＲＯＭデータアドレス、セル
のレイアウト層を、テキストデータとして付加する。ダ
ミーセルにテキストデータを付加した様子を図１５に示
す。図１５を参照して、ダミーセル２２には、「プルア
ップ抵抗・対応ＲＯＭアドレス・レイアウト層名」の情
報がテキストデータとして付加されている。
【００９５】再び図４を参照して、次に、データ処理部
３で自動レイアウトツールから出力された、デザイン情
報とライブラリ情報を読み込み、レイアウト上に存在す
る全てのセル情報を抽出する（ステップＳ２０３）。
３で自動レイアウトツールから出力された、デザイン情
報とライブラリ情報を読み込み、レイアウト上に存在す
る全てのセル情報を抽出する（ステップＳ２０３）。
【００９６】次に、同じくデータ処理部３で、ステップ
Ｓ２０１とステップＳ２０２でテキストデータの付加さ
れた、レイアウトパターンデータを読み込む（ステップ
Ｓ２０４）。
Ｓ２０１とステップＳ２０２でテキストデータの付加さ
れた、レイアウトパターンデータを読み込む（ステップ
Ｓ２０４）。
【００９７】そして、読み込まれたレイアウトデータか
ら、まずマスクオプション部に付加されたテキストデー
タを抽出する（ステップＳ２０５）。
ら、まずマスクオプション部に付加されたテキストデー
タを抽出する（ステップＳ２０５）。
【００９８】更に、そのマスクオプション部のセルの情
報を抽出し（ステップＳ２０６）、ステップＳ２０３と
ステップＳ２０６で抽出されたセル情報との照合を行
い、マスクオプション部を特定する（ステップＳ２０
７）。
報を抽出し（ステップＳ２０６）、ステップＳ２０３と
ステップＳ２０６で抽出されたセル情報との照合を行
い、マスクオプション部を特定する（ステップＳ２０
７）。
【００９９】ここで、ステップＳ２０５で抽出されたテ
キストデータを解析し（ステップＳ２０８）、マスクオ
プション定義を作成する（ステップＳ２０９）。図１６
に、ステップＳ２０９で作成されたマスクオプション定
義を示す。
キストデータを解析し（ステップＳ２０８）、マスクオ
プション定義を作成する（ステップＳ２０９）。図１６
に、ステップＳ２０９で作成されたマスクオプション定
義を示す。
【０１００】さらに、今度は、ＲＯＭ部に対してＲＯＭ
定義を作成する処理、すなわちステップＳ２１０からス
テップＳ２１２の処理を行う。この処理は、前記第１の
実施例のステップＳ１０３からステップＳ１０５までと
同様であるため、その説明を省略する。
定義を作成する処理、すなわちステップＳ２１０からス
テップＳ２１２の処理を行う。この処理は、前記第１の
実施例のステップＳ１０３からステップＳ１０５までと
同様であるため、その説明を省略する。
【０１０１】ＲＯＭ定義、マスクオプション定義が完成
すれば、入力ＲＯＭコードの内容に従ってＲＯＭセルの
矩形、マスクオプションの矩形をレイアウトする（ステ
ップＳ２１３）。最後に生成されたレイアウトパターン
を確認し（ステップＳ２１４）、処理を終了する。
すれば、入力ＲＯＭコードの内容に従ってＲＯＭセルの
矩形、マスクオプションの矩形をレイアウトする（ステ
ップＳ２１３）。最後に生成されたレイアウトパターン
を確認し（ステップＳ２１４）、処理を終了する。
【０１０２】
【発明の効果】以上説明したように、本発明によれば、
下記記載の効果を奏する。
下記記載の効果を奏する。
【０１０３】（１）本発明の第１の効果は、従来方式の
人手による配置情報および座標情報の抽出に要する作業
工数および時間と較べて、その工数及び時間を大幅に削
減することができると共に、人為的なミスを未然に防止
することができる、ということである。
人手による配置情報および座標情報の抽出に要する作業
工数および時間と較べて、その工数及び時間を大幅に削
減することができると共に、人為的なミスを未然に防止
することができる、ということである。
【０１０４】その理由は、本発明においては、基盤とな
るレイアウトパターンのＲＯＭ部とマスクオプション部
にテキスト情報として識別子を付加することにより、各
ＲＯＭセルの配置情報および座標情報としてのＲＯＭ定
義、マスクオプションのダミーセルの配置情報および座
標情報としてマスクオプション定義が自動的に抽出され
るように構成されている、ためである。
るレイアウトパターンのＲＯＭ部とマスクオプション部
にテキスト情報として識別子を付加することにより、各
ＲＯＭセルの配置情報および座標情報としてのＲＯＭ定
義、マスクオプションのダミーセルの配置情報および座
標情報としてマスクオプション定義が自動的に抽出され
るように構成されている、ためである。
【０１０５】（２）本発明の具体的な効果を定量的に説
明すると、レイアウトデータからのＲＯＭ部の配置情
報、座標情報とを調べ、ピッチ計算を行い、ＲＯＭ定
義、マスクオプション定義を作成するのに、人手作業で
あると約２週間程度の時間を要するのに対して、本発明
によれば、検証も含めて２日程度で全ての処理終了が見
込まれる。
明すると、レイアウトデータからのＲＯＭ部の配置情
報、座標情報とを調べ、ピッチ計算を行い、ＲＯＭ定
義、マスクオプション定義を作成するのに、人手作業で
あると約２週間程度の時間を要するのに対して、本発明
によれば、検証も含めて２日程度で全ての処理終了が見
込まれる。
【０１０６】（３）また、本発明の別の効果として、従
来採用されている論理シミュレーションを行うことが不
要となるために、論理シミュレーションの実行に対応す
る準備工数および時間を削除することが可能になるとと
もに、当該論理シミュレーションを行わずとも設計品質
の高い装置が得られる、ということである。
来採用されている論理シミュレーションを行うことが不
要となるために、論理シミュレーションの実行に対応す
る準備工数および時間を削除することが可能になるとと
もに、当該論理シミュレーションを行わずとも設計品質
の高い装置が得られる、ということである。
【０１０７】（４）また、本発明の更に別の効果とし
て、マスクオプションに対してもその配置情報と座標情
報の人手による抽出作業を不要としたことにより、大幅
な工数と時間の削減が可能であり、人為的にミスを更に
少なくすることができる、ということである。
て、マスクオプションに対してもその配置情報と座標情
報の人手による抽出作業を不要としたことにより、大幅
な工数と時間の削減が可能であり、人為的にミスを更に
少なくすることができる、ということである。
【０１０８】その理由は、本発明においては、マスクオ
プションに関するダミーセルのレイアウト定義であるマ
スクオプション定義を自動生成するように構成したこと
による。
プションに関するダミーセルのレイアウト定義であるマ
スクオプション定義を自動生成するように構成したこと
による。
【図１】本発明の第１の実施例の構成を示すブロック図
である。
である。
【図２】本発明の第２の実施例の構成を示すブロック図
である。
である。
【図３】本発明の第１の実施例の処理フローを示すフロ
ーチャートである。
ーチャートである。
【図４】本発明の第２の実施例の処理フローを示すフロ
ーチャートである。
ーチャートである。
【図５】本発明の実施例を説明するための図であり、６
４ワード８ビットのＲＯＭの０ビット目を示すレイアウ
トデータを模式的に示す図である。
４ワード８ビットのＲＯＭの０ビット目を示すレイアウ
トデータを模式的に示す図である。
【図６】本発明の実施例を説明するための図であり、図
５の第０〜第３アドレスまでの並びを定義するためにテ
キストを付加したレイアウトデータを模式的に示す図で
ある。
５の第０〜第３アドレスまでの並びを定義するためにテ
キストを付加したレイアウトデータを模式的に示す図で
ある。
【図７】本発明の実施例を説明するための図であり、図
５の第０〜第３１アドレスまでの並びを定義するために
テキストを付加したレイアウトデータを模式的に示す図
である。
５の第０〜第３１アドレスまでの並びを定義するために
テキストを付加したレイアウトデータを模式的に示す図
である。
【図８】本発明の実施例を説明するための図であり、図
５の第０〜第６３アドレスまでの並びを定義するために
テキストを付加したレイアウトデータを模式的に示す図
である。
５の第０〜第６３アドレスまでの並びを定義するために
テキストを付加したレイアウトデータを模式的に示す図
である。
【図９】本発明の実施例を説明するための図であり、図
５〜図８の全てのテキストデータが付加されたレイアウ
トデータを模式的に示す図である。
５〜図８の全てのテキストデータが付加されたレイアウ
トデータを模式的に示す図である。
【図１０】本発明の実施例を説明するための図であり、
図６で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
図６で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
【図１１】本発明の実施例を説明するための図であり、
図７で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
図７で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
【図１２】本発明の実施例を説明するための図であり、
図８で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
図８で付加されたテキストデータから得られるＲＯＭ定
義を示す図である。
【図１３】本発明の実施例を説明するための図であり、
図８で全てのテキストデータが付加されたレイアウトデ
ータから得られるＲＯＭ定義を示す図である。
図８で全てのテキストデータが付加されたレイアウトデ
ータから得られるＲＯＭ定義を示す図である。
【図１４】本発明の第２の実施例を説明するための図で
あり、マスクオプション（プルアップ抵抗の有無）を含
むレイアウトデータの模式図である。
あり、マスクオプション（プルアップ抵抗の有無）を含
むレイアウトデータの模式図である。
【図１５】本発明の実施例を説明するための図であり、
図１４に対してマスクオプション定義のためにテキスト
データを付加したレイアウトデータを模式的に示す図で
ある。
図１４に対してマスクオプション定義のためにテキスト
データを付加したレイアウトデータを模式的に示す図で
ある。
【図１６】本発明の実施例を説明するための図であり、
図１４に対してマスクオプション定義のためにテキスト
データを付加したレイアウトデータを模式的に示す図で
ある。
図１４に対してマスクオプション定義のためにテキスト
データを付加したレイアウトデータを模式的に示す図で
ある。
【図１７】第１の従来技術の構成を示すブロック図であ
る。
る。
【図１８】第２の従来技術の構成を示すブロック図であ
る。
る。
【図１９】第３の従来技術の構成を示すブロック図であ
る。
る。
【図２０】第３の従来技術のシステム構成を示す図であ
る。
る。
【図２１】第１の従来技術の処理フローを示すフローチ
ャートである。
ャートである。
【図２２】第２の従来技術の処理フローを示すフローチ
ャートである。
ャートである。
【図２３】第３の従来技術の処理フローを示すフローチ
ャートである。
ャートである。
【図２４】第３の従来技術の変形例の処理フローを示す
フローチャートである。
フローチャートである。
【図２５】３２ワードＲＯＭ１ビット分の構成を示す図
である。
である。
【図２６】プルアップ抵抗有無のマスクオプションの構
成を示す図である。
成を示す図である。
【図２７】ダミーセルをレイアウトした場合の構成を示
す図である。
す図である。
【図２８】ダミーセルをレイアウトしなかった場合の構
成を示す図である。
成を示す図である。
【図２９】３２ワード１ビット分のＲＯＭのセルの位置
・座標情報の対応を示す図である。
・座標情報の対応を示す図である。
【図３０】３２ワードで構成される１ビットのＲＯＭの
構成を示す図である。
構成を示す図である。
【図３１】３２ワード１ビット分のＲＯＭに対応する圧
縮されたＲＯＭ定義を示す図である。
縮されたＲＯＭ定義を示す図である。
【図３２】ＲＯＭセルのアドレスビット配置情報を示す
図である。
図である。
【図３３】各ＲＯＭセルに対するアドレス対応表を示す
図である。
図である。
【図３４】各ＲＯＭセルに対する座標対応表を示す図で
ある。
ある。
１ ＰＲＯＭ読み取り装置 ２ ＲＯＭコード入力制御部 ３ 画面表示制御部 ４ ディスプレイ ５ データ処理部 ６ レイアウト情報記憶部 ７ キーボード制御部 ８ キーボード １０ レイアウトデータ解析部 １１ ＲＯＭ定義生成部 １４ デザイン情報解析部 １６ マスクオプション定義生成部 ２１ プルアップ抵抗 ２２ ダミーセル
Claims (6)
- 【請求項１】レイアウトデータのＲＯＭ部のアドレスビ
ット配列の特徴を示す代表的なＲＯＭセル部分に識別子
として前記配列構造を規定する情報を含むテキストデー
タを付加する第１の手段と、 前記第１の手段で付加された情報を含むレイアウトデー
タを読み込み前記テキストデータを抽出する第２の手段
と、 抽出された前記テキストデータの付加されたＲＯＭセル
の座標情報を抽出し、該座標情報から、マスクパターン
を発生させるためのＲＯＭ定義を生成する第３の手段
と、 を備えたことを特徴とする、レイアウト情報生成装置。 - 【請求項２】レイアウトデータのＲＯＭ部のアドレスビ
ット配列の特徴を示す代表的なＲＯＭセル部分に識別子
として前記配列構造を規定する情報を含むテキストデー
タを付加する第１の手段と、 レイアウトデータの全てのマスクオプション部にパター
ン発生のための識別子としてマスクオプション座標情報
を含むテキストデータを付加する第２の手段と、 自動レイアウトツールから出力されるデザイン情報とラ
イブラリ情報を読み込む第３の手段と、 前記第１の手段と前記第２の手段で付加された情報を含
むレイアウトデータを読み込み、前記各テキストデータ
を抽出してＲＯＭ座標とマスクオプション座標情報を抽
出する第４の手段と、 前記第３の手段で読み込まれた情報と、前記第４の手段
で読み込まれたＲＯＭセルの情報と、からマスクオプシ
ョン部を特定する第５の手段と、 ＲＯＭデータに基づいて、ＲＯＭのマスクパターンを発
生させるためのＲＯＭ定義を生成する第６の手段と、 更に、マスクオプションのマスクパターンを発生させる
ためのマスクオプション定義を生成するための第７の手
段と、 を備えたことを特徴とするレイアウト情報生成装置。 - 【請求項３】（ａ）レイアウトデータのＲＯＭ部のアド
レスビット配列の特徴を示す代表的なＲＯＭセル部分に
識別子として前記配列構造を規定する情報を含むテキス
トデータを付加するステップ、 （ｂ）上記ステップ（ａ）で付加された情報を含むレイ
アウトデータを読み込み前記テキストデータを抽出する
ステップ、及び、 （ｃ）抽出された前記テキストデータの付加されたＲＯ
Ｍセルの座標情報を抽出し、該座標情報から、マスクパ
ターンを発生させるためのＲＯＭ定義を生成するステッ
プ、 を含むことを特徴とする、レイアウト情報生成方法。 - 【請求項４】（ａ）レイアウトデータのＲＯＭ部のアド
レスビット配列の特徴を示す代表的なＲＯＭセル部分に
識別子として前記配列構造を規定する情報を含むテキス
トデータを付加するステップ、 （ｂ）レイアウトデータの全てのマスクオプション部に
パターン発生のための識別子としてマスクオプション座
標情報を含むテキストデータを付加するためのステッ
プ、 （ｃ）自動レイアウトツールから出力される、デザイン
情報とライブラリ情報を読み込むステップ、 （ｄ）上記ステップ（ａ）と上記ステップ（ｂ）で付加
された情報を含むレイアウトデータを読み込み、前記各
テキストデータを抽出してＲＯＭ座標とマスクオプショ
ン座標情報を抽出するステップ、 （ｅ）上記ステップ（ｃ）で読み込まれた情報と、上記
ステップ（ｄ）で読み込まれたＲＯＭセルの情報と、か
ら、マスクオプション部を特定するステップ、 （ｆ）ＲＯＭデータに基づいて、ＲＯＭのマスクパター
ンを発生させるためのＲＯＭ定義を生成するステップ、
及び、 （ｇ）マスクオプションのマスクパターンを発生させる
ためのマスクオプション定義を生成するステップ、 を含むことを特徴とする、レイアウト情報生成方法。 - 【請求項５】（ａ）レイアウトデータのＲＯＭ部のアド
レスビット配列の特徴を示す代表的なＲＯＭセル部分に
識別子として前記配列構造を規定する情報を含むテキス
トデータを付加する処理、 （ｂ）上記（ａ）の処理で付加された情報を含むレイア
ウトデータを読み込み前記テキストデータを抽出する処
理、及び、 （ｃ）抽出された前記テキストデータの付加されたＲＯ
Ｍセルの座標情報を抽出し、該座標情報から、マスクパ
ターンを発生させるためのＲＯＭ定義を生成する処理、 の上記（ａ）〜（ｃ）の各処理を情報処理装置で実行さ
せてレイアウト情報を生成するプログラムを記録した記
録媒体。 - 【請求項６】（ａ）レイアウトデータのＲＯＭ部のアド
レスビット配列の特徴を示す代表的なＲＯＭセル部分に
識別子として前記配列構造を規定する情報を含むテキス
トデータを付加する処理、 （ｂ）レイアウトデータの全てのマスクオプション部に
パターン発生のための識別子としてマスクオプション座
標情報を含むテキストデータを付加するための処理、 （ｃ）自動レイアウトツールから出力される、デザイン
情報とライブラリ情報を読み込む処理、 （ｄ）上記（ａ）の処理と上記（ｂ）の処理で付加され
た情報を含むレイアウトデータを読み込み、前記各テキ
ストデータを抽出してＲＯＭ座標とマスクオプション座
標情報を抽出する処理、 （ｅ）上記（ｃ）の処理で読み込まれた情報と、上記
（ｄ）の処理で読み込まれたＲＯＭセルの情報と、か
ら、マスクオプション部を特定する処理、 （ｆ）ＲＯＭデータに基づいて、ＲＯＭのマスクパター
ンを発生させるためのＲＯＭ定義を生成する処理、及
び、 （ｇ）マスクオプションのマスクパターンを発生させる
ためのマスクオプション定義を生成する処理、 の上記（ａ）〜（ｇ）の各処理を情報処理装置で実行さ
せてレイアウト情報を生成するプログラムを記録した記
録媒体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4472897A JP3011120B2 (ja) | 1997-02-13 | 1997-02-13 | レイアウト情報生成装置及びレイアウト情報生成方法 |
| US09/023,765 US6263477B1 (en) | 1997-02-13 | 1998-02-13 | Layout information generating apparatus and method thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4472897A JP3011120B2 (ja) | 1997-02-13 | 1997-02-13 | レイアウト情報生成装置及びレイアウト情報生成方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11251587A Division JP2000113027A (ja) | 1999-09-06 | 1999-09-06 | レイアウト情報生成装置及びレイアウト情報生成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10228496A true JPH10228496A (ja) | 1998-08-25 |
| JP3011120B2 JP3011120B2 (ja) | 2000-02-21 |
Family
ID=12699513
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4472897A Expired - Lifetime JP3011120B2 (ja) | 1997-02-13 | 1997-02-13 | レイアウト情報生成装置及びレイアウト情報生成方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6263477B1 (ja) |
| JP (1) | JP3011120B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10017767A1 (de) * | 2000-04-10 | 2001-10-18 | Infineon Technologies Ag | Verfahren zur Herstellung von Masken für die Fertigung von Halbleiterstrukturen |
| JP4126189B2 (ja) * | 2002-04-10 | 2008-07-30 | 株式会社日立ハイテクノロジーズ | 検査条件設定プログラム、検査装置および検査システム |
| US7333667B2 (en) * | 2004-12-23 | 2008-02-19 | Kabushiki Kaisha Toshiba | Image encoding apparatus and image encoding method |
| JP4828870B2 (ja) * | 2005-06-09 | 2011-11-30 | 株式会社東芝 | 評価パタンの作成方法およびプログラム |
| US9659137B2 (en) * | 2014-02-18 | 2017-05-23 | Samsung Electronics Co., Ltd. | Method of verifying layout of mask ROM |
| CN110851902B (zh) * | 2019-11-06 | 2023-04-07 | 广东博智林机器人有限公司 | 一种空间排布方案的生成方法及装置 |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS56152068A (en) | 1980-04-23 | 1981-11-25 | Nec Corp | Selection circuit for graphic data |
| US4701860A (en) * | 1985-03-07 | 1987-10-20 | Harris Corporation | Integrated circuit architecture formed of parametric macro-cells |
| JP2993163B2 (ja) | 1991-03-12 | 1999-12-20 | 日本電気株式会社 | パターン露光装置用データ作成方法 |
| US5784327A (en) * | 1991-06-12 | 1998-07-21 | Hazani; Emanuel | Memory cell array selection circuits |
| US5237669A (en) * | 1991-07-15 | 1993-08-17 | Quarterdeck Office Systems, Inc. | Memory management method |
| US5348558A (en) * | 1992-04-23 | 1994-09-20 | Mitsubishi Denki Kabushiki Kaisha | Layout pattern generating apparatus |
| JPH05314215A (ja) | 1992-05-11 | 1993-11-26 | Mitsubishi Electric Corp | レイアウトパターン発生装置 |
| JP2766921B2 (ja) | 1992-10-26 | 1998-06-18 | 三菱電機株式会社 | レイアウトパターン発生装置 |
| JP2967664B2 (ja) | 1992-12-04 | 1999-10-25 | 日本電気株式会社 | 半導体記憶回路生成方法 |
| JPH06215069A (ja) | 1993-01-14 | 1994-08-05 | Sharp Corp | マスクパターン生成装置、及びその方法 |
| JP2705549B2 (ja) | 1993-12-22 | 1998-01-28 | 日本電気株式会社 | 集積回路設計データ変換装置およびそのデータの階層展開方法 |
| CA2145363C (en) * | 1994-03-24 | 1999-07-13 | Anthony Mark Jones | Ram interface |
| US5577213A (en) * | 1994-06-03 | 1996-11-19 | At&T Global Information Solutions Company | Multi-device adapter card for computer |
| JP2798031B2 (ja) | 1995-12-27 | 1998-09-17 | 日本電気株式会社 | レイアウト情報生成装置およびその生成方法 |
-
1997
- 1997-02-13 JP JP4472897A patent/JP3011120B2/ja not_active Expired - Lifetime
-
1998
- 1998-02-13 US US09/023,765 patent/US6263477B1/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6263477B1 (en) | 2001-07-17 |
| JP3011120B2 (ja) | 2000-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3057019B2 (ja) | 部品選定装置及びｃａｄ機能を備えた部品選定システム | |
| JP2000155859A (ja) | 数値解析用メッシュ生成方法およびメッシュ生成装置 | |
| US20060259891A1 (en) | System and method of generating an auto-wiring script | |
| US5130932A (en) | Generating device for production system simulator | |
| US6775796B2 (en) | Creation of memory array bitmaps using logical to physical server | |
| JP3011120B2 (ja) | レイアウト情報生成装置及びレイアウト情報生成方法 | |
| JPH10256386A (ja) | マスクパターンデータの作成方法 | |
| JP2000113027A (ja) | レイアウト情報生成装置及びレイアウト情報生成方法 | |
| JP2798031B2 (ja) | レイアウト情報生成装置およびその生成方法 | |
| JP2990155B1 (ja) | 検証用テストパタン設計装置および検証用テストパタン設計方法 | |
| JPH09259170A (ja) | 集積回路用セルの波形情報ライブラリ作成装置 | |
| JPH07271548A (ja) | 文字列出力方法 | |
| JPH0731671B2 (ja) | 数式入力編集方式 | |
| JP2000010963A (ja) | 表示データ生成装置 | |
| JPH05233764A (ja) | 立体形状モデリング方式 | |
| JP2002092067A (ja) | 実部品のピン配置を保持したピン番号データ作成装置及び方法並びに記録媒体 | |
| JPH07182401A (ja) | 印刷回路基板設計支援装置 | |
| JPH0765053A (ja) | 対話型レイアウト検証装置 | |
| JPH03116275A (ja) | テストパターン作成方法およびその処理システム | |
| Gabrielson | Mesh generation for two-dimensional regions using a DVST (Direct View Storage Tube) graphics terminal | |
| JPH09167170A (ja) | 電子回路の設計方法、半導体メモリの設計方法及びデータ処理システム | |
| JPH08194733A (ja) | 機能ブロック配置装置及び方法 | |
| JPH08115346A (ja) | 文字列表示方法 | |
| JPH0327475A (ja) | レイアウト検証装置 | |
| JPH08220195A (ja) | 検証用テストパタン設計方式 |